SU1345354A2 - Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы - Google Patents
Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы Download PDFInfo
- Publication number
- SU1345354A2 SU1345354A2 SU864061536A SU4061536A SU1345354A2 SU 1345354 A2 SU1345354 A2 SU 1345354A2 SU 864061536 A SU864061536 A SU 864061536A SU 4061536 A SU4061536 A SU 4061536A SU 1345354 A2 SU1345354 A2 SU 1345354A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- signal
- converter
- register
- input
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и технике св зи, вл етс усовершенствованием изобретени по авт. св. № 1264347 и может быть использовано в системах передачи информации. Цель изобретени - повышение точности преобразовател за счет уменьшени ошибки аппроксимации. Преобразователь содержит входной регистр 1, цифровой экспандер 2, регистр 3 пам ти, вычитатель 4, кодопреобразователь 8, выходной регистр 9, регистр 10 знака, формирователь 11 выходного сигнала и синхронизатор 12. Введение блоков 5, 6 контрол и корректора 7 обеспечивает более гибкое отслеживание входного сигнала. 3 ил. с S (Л ю
Description
10
13453
Изобретение относитс к вычислительной технике и технике св зи, вл етс усовершенствованием изобрете- нл по авт. св. № 1264347 и может быть использовано в системах передачи информации.
Цель изобретени - повышение точности преобразовател путем умень- щени ошибки аппроксимации..
На фиг. 1 представлена функциональна схема предлагаемого преобразовател импульсно-кодомодулированно- го (ИКМ) сигнала в дельта-модулирован- ный (дм) сигнал; на фиг. 2 и 3 - вре-15 менные диаграммы, иллюстрирующие работу преобразовател .
Преобразователь ИКМ-сигналов в ДМ- сигналы содержит входной регистр 1, цифровой экспандер 2, регистр 3 пам - 2о ти, вычитатель 4, первый и второй блоки 5 и 6 контрол , корректор 7 ошибки, кодопреобразователь 8, выходной регистр 9, регистр 10 знака, формирователь 11 выходного сигнала и синхрони- 25 затор 12. На фиг. 1 обозначены информационный вход 13, вход 14 синхронизации , тактовый вход 15 и выход 16. Кроме того, на фиг. 1 Используютс следую(цие обозначени сигналов:
30
(t)
)
/t)
..N;(t)
) .v(t)
g(ty...N(t) - цифровые сигналы на выходах входного регистра 1;
цифровые сигналы на выходах цифрового экспандера 2; цифровые сигналы на выходах регистра 3 пам ти; цифровые сигналы на первых выходах вычитател 4; сигнал на втором выходе вычитател 4;
сигнал на третьем выходе вычитател 4;
сигнал на выходе первого блока 5 контрол ; сигнал на выходе второго блока 6 контрол ;
D,(t).-..D(t) - цифровые сигналы на выходах кодопреобразовател 8;
|(t) V4 (t) Z (t) A (t) 0
5
о 25
0
35
0
5
0
5
D(t) - сигнал на выходе выходного регистра 9;
S(t) - сигнал на выходе регистра 10 знака;
E(t) - синхросигнал на первом выходе синхронизатора 12 дл входного регистра 1;
H(t) - синхросигнал на втором выходе синхронизатора 12 дл цифрового экспандера;
M(t) - цифровой синхросигнал на третьем выходе синхронизатора 12 дл регистра пам ти 3;
Q(t) - цифровой синхросигнал на четвертом выходе синхронизатора 12 дл вычитател 4;
B(t) - цифровой синхросигнал на п том выходе синхронизатора 12 дл выходного регистра 9;
тактовые сигналы ДМ на шестом выходе синхронизатора 12 дл выходного регистра 9; .
P(t) - ци фровой синхросигнал на седьмом
выходе синхронизатора 12 дл регистра 10 . знака;
K(t) - цифровой синхрб- сигнал на восьмом выходе синхронизатора 12 дл блоков 5 и 6 контрол .
Первый блок 5 контрол служит дл определени одинаковости символов сигнала Ф(t) в текущем и в предьщу- щем циклах ИКМ. Он может быть реализован на двухразр дном регистре сдвига и элементе эквивалентности.
Второй блок 6 контрол служит дл индикации наличи сигнала V4(t) с
fc(t)
. - .
третьего выхода вычитател 4 в текущем и предыдущем циклах ИКМ при однвременном наличии сигнала Z(t) с блка 5. Блок 6 может быть реализован на двухразр дном регистре сдвига и элементе И.
Корректор 7 построен на базе ариметико-логического блока и обеспечивает добавление единицы к входному коду разности V., (t) . . ,V.. (t) при нал
чии сигнала A(t) с выхо да блока 6.
Преобразователь ИКМ-сигналов в ДМ сигналы работает следующим образом. Аналогично прототипу стандартный 32-канальный ИКМ-сигнал поступа ет на вход входного регистра 1, где осуществл етс переход из последовательного кода в параллельный, после чего он поступает на цифровой экспандер 2 с выхода которого снимаетс код выборок линейного ЙКМ-сигнала (сигналы Njj(t)...N;, (t;. Код выборки сигнала линейной ИКМ поступает на регистр 3 пам ти, где хранитс код предыдущей выборки ИКМ-сигнала. Вычитатель 4 определ ет разность кодов двух соседних выборок линейного ИКМ-сигнала (сигналы V,(t)...V4(t) и знак этой разности (сигнал 0(t). При этом на выходе вычитател 4 используетс еще один разр д V(t). Если этот разр д в данном ИКМ-цикле имеет уровень 1 то этот сигнал запоминаетс в блоке Если и в следующем цикле ИКМ этот синал имеет уровень 1, то на корректор 7 поступает цифровой сигнал A(t) который управл ет работой корректора 7.
Процесс и результат устранени накопленной ошибки виден на фиг. 2 и 3, где применены следующие обозначни аналоговых сигналов:
а - аналоговый сигнал на входе ИК
кодера;
b - аппроксимирующий сигнал на выходе ДМ-декодера при отсутствии блоков 5 и 6 контрол в ИКМ-ДМ-преобразователе; с - аппроксимирующий сигнал на выходе ДМ-декодера с применением блоков 5 и 6 контрол в ИКМ-ДМ-преобразователе.
На фиг. 2 изображены формы сигналов b и с при быстро мен ющемс сигнале и на входе ИКМ-кодера, а на фиг. 2 - те же сигналы при медленно мен ющемс аналоговом сигнале а.
0
Алгоритм устранени ошибок на середине поддиапазонов разностей можно представить в виде таблицы.
В прототипе разбиение диапазона разностей на равномерные поддиапазоны приводит к по влению ошибки на середине каждого поддиапазона. Путем запоминани этой ошибки в блоке 6 и приближенного исправлени ее в следующем цикле ИКМ достигаетс более близкое совпадение форм восстановленного (сигнала с)-и исходного(сигнала а) сигналов, как это видно на 5 фиг. 2 и 3. Блок 5 контрол введен дл того, чтобы коррекции ошибки не происходили при разных знаках разнос- /ти р(t), так как при этом имело бы место увеличение ошибки аппроксима- 0 ции в последующих циклах ИКМ-сигнала.
Управление блоками 6 контрол осуществл етс синхросигналом K(t) с восьмого выхода синхронизатора 12, расположенным по времени между сиг- 5 налами Q(t) и B(t). Корректор 7 имеет защиту от переноса в старший разр д, так как добавление к максимально возможному числу единицы недопустимо. Сигнал V (t) .. .V ,(t) с выхода корректора 7 поступает на кодопреобразователь 8, построенный на ПЗУ, и далее - на выходной регистр 9, с выхода которого да-сигнал через .формирователь 11 выходного сигнала поступает на выход 16.
Таким образом достигнуто увеличение отношени сигнал/шум (на несколько дБ) вследствие уменьшени ошибки аппроксимации. Наиболее эффективна работа корректора при малых уровн х входного сигнала, когда защищенность ДМ и ИКМ-кодеров несколько ниже, чем на границе перегрузки.
0
5
0
Claims (1)
- Формула изобретениПреобразователь импульсно-кодомо- дулированных сигналов в дельта-моду- лированные сигналы по авт. св. № 1264347, отличающийс тем, что, с целью повьш1ени точности преобразовател за счет уменьшени ошибки аппроксимации, в него введены первый и второй блоки контрол и корректор ошибки, между первыми выходами вычитател и входами кодопреобразовател подключен корректор йшибки, управл ющий вход которого подключен к выходу второго блока контрол , ин51345354формационный вход первого блока конт- ход синхронизатора подключен к вхо- рол подключен к второму выходу вычи- дам синхронизации первого и второго тател , третий выход которого соеди- блоков контрол , выход первого блоканен с первым информационным входом второго блока контрол , восьмой выПримечание . V.Ct-l) - цифровой сигнал V4(t) предыдущего цикла ИКМ.контрол соединен с вторым информационным входом второго блока контрол .фие.2фигЗ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864061536A SU1345354A2 (ru) | 1986-03-21 | 1986-03-21 | Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864061536A SU1345354A2 (ru) | 1986-03-21 | 1986-03-21 | Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1264347A Addition SU299489A1 (ru) | Способ обмятия асбеста |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1345354A2 true SU1345354A2 (ru) | 1987-10-15 |
Family
ID=21235504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864061536A SU1345354A2 (ru) | 1986-03-21 | 1986-03-21 | Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1345354A2 (ru) |
-
1986
- 1986-03-21 SU SU864061536A patent/SU1345354A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1264347, кл. Н 03 М 7/32, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1504897A (en) | Method for through connection check in digital data systems | |
JPS5564445A (en) | Code converter circuit | |
GB1264024A (en) | Frame synchronisation system | |
US4189625A (en) | Method and apparatus for processing dual frequency digital information signals | |
SU1345354A2 (ru) | Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы | |
US4040049A (en) | Tandem block digital processor for use with nonuniformly encoded digital data | |
US4310830A (en) | Method of and system for analog/digital conversion | |
KR100687947B1 (ko) | 고속 하다마르 변환 장치 및 신호 블록 복조 방법 | |
KR920009091A (ko) | A/d 변환기 | |
KR920001999B1 (ko) | 부호화장치와 그것을 사용한 자기기록시스템 | |
USRE32313E (en) | Digital-to-analog converter and PCM encoder using the converter | |
SU1552397A1 (ru) | Устройство дл демодул ции цифровых сигналов с частотной модул цией | |
SU1314471A1 (ru) | Устройство синхронизации по групповому сигналу в многоканальных системах св зи | |
SU1338080A2 (ru) | Устройство дл регенерации телеграфных посылок | |
SU1547071A1 (ru) | Преобразователь кодов | |
SU1410080A2 (ru) | Устройство дл приема избыточной информации | |
CA1250035A (en) | Split-memory echo canceller | |
SU1073894A1 (ru) | Устройство формировани блочного балансного троичного кода | |
SU1580560A1 (ru) | Преобразователь пр мого 1-кода Фибоначчи в обратный 1-код Фибоначчи | |
SU1541781A1 (ru) | Дельта-кодер | |
SU813810A1 (ru) | Устройство дл передачи дискретныхСигНАлОВ | |
SU1223230A1 (ru) | Сигнатурный анализатор | |
SU1099417A1 (ru) | Цифровой фильтр сигналов телеинформации | |
SU1467773A1 (ru) | Регенератор бинарных сигналов | |
SU1164892A1 (ru) | Способ передачи и приема двоичных сигналов и устройство дл его осуществлени |