SU1410080A2 - Устройство дл приема избыточной информации - Google Patents
Устройство дл приема избыточной информации Download PDFInfo
- Publication number
- SU1410080A2 SU1410080A2 SU853922424A SU3922424A SU1410080A2 SU 1410080 A2 SU1410080 A2 SU 1410080A2 SU 853922424 A SU853922424 A SU 853922424A SU 3922424 A SU3922424 A SU 3922424A SU 1410080 A2 SU1410080 A2 SU 1410080A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- amplifier
- gain
- signal
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Description
1 . 1
Изобретение относитс к электро- JCBHSH, а именно, к устройствам при- :|ема избыточных сигнгшов в целом, и |может быть использовано в системах рередачн дискретной информации, в которых дл передачи информации при- {мен ютс избыточные коды большой мощёное ти.
Целью изобретени вл етс распш- прение области применени путем обес- |печени автоматического регулировани |задающего порога.
I На чертеже приведена функциональна схема предлагаемого устройства.
Устройство содержит приемник 1,, преобразующий элемент избыточного сигнала в аналоговые величины, например а шлитуду импульсов, первый
|пороговьш селектор 2, состо щий из
I элемента 2 сравн-ени и управл емого
Iисточника Ъ. порогового напр жени ,
{величина которого устанавливаетс
I автоматически в зависимости от уровн
помехи, блок 3 вычитани , в котором
I из величин амплитуд выходных имI пульсов элемента 2 сравнени вычитаIютс величины амплитуд его выходных
I импульсовS первый и второй блоки
|4 и 5 буферной пам ти, -реализованные
I напримерS в виде дискретно-аналоговы
линий задержки, усилитель 6, состо I щий из п усилителей 6, 6j, ..., 6,
с регулируемыми коэффициентами уси
I лени и регенератора б, линейно из-
I мен ющегос напр жени , выходное напI р женке которого осуществл ет синхроI ное изменение коэффициента усилени
усилителей 6, 6
2
6ц, сумматор
40
7, осуществл тций поразр дное сложение колебаний сигналов, поступающих
на его входы и состо щий из п одноразр дных сумматоров (например, операционных усилителей 7 , 7 , ..., 7„ ), второй блок 8 регистров пам ти, реат 45 лизует-ый в виде, например, последовательного цифрового регистра, информаци с которого считываетс параллельно , второй пороговый селектор 9, состо щий из п элементов 9 , 9,, .. ., Q 9, сравнени , источник 9апорогового напр жени ификсатора 96 перехода величины порогового напр жени величиной амплитуды сигнала на выходе одного из усилителей 6 , 6 , . .., 6,, тр-етий по- роговый селектор 10,состо щий из элементов -10/, 10;, ..., 10, сравнени и источника 10а порогового напр жени , первый блок 11 регистров пам ти.
состо щий из двоичных регистров 1Ц, 1 12, } llj) блок 12 управлени вьщачей информации, состо щий из п-коррел торов 12, 12, .., 12, и детектора 12а максимального сигнала, декодер 13, в котором каждой поступающей на его входы двоичной кодовой комбинации ставитс в соответствие ближайша разрешенна двоична кодова комбинаци , усилитель 14 с регулируемым коэффициентом усилени , компаратора 15, усилитель 16 с посто нным коэффициентом усилени , 5 управл емый ключ 17, сумматор 18, сравнивающее устройство 19 и блок управлени и синхронизации (не показан ) .
Сущность работы элементов загслю- чаетс в следующем.
Введенные элементы реализуют процедуру обучени с выравненными ошибками, котора описываетс математическим вьфажением
0
5
V(n+1) V(n) + (n),
|Y(n), V (n)Y(n) A 0; (-Y(n), V(n)Y(n) 0,
5
0
5 Q
и сходимость которой к минимуму веро тности ошибки, доказана.
V(n+1), V(n) - коэффициенты усилени усилител с регулируемым коэффициентом усилени , выполненного по стандартной схеме; S - шаг, с которым данна процедура сводитс к минимуму веро тности ошибки и реализуетс , например , коэффициентом усилени усилител с посто нным коэффициентом усилени , выставл емым вручную или автоматически с зависимости от характера нестационарной помехи в канале св зи; Y(n) - образцы канальных сигналов, искаженные помехой и поступающие на вход приемника.
31410080
Устройство работает следующим об- . азом.
па ем р ро ти от ем вы ще ны ан по эл О об зу ни вы ан в ва ст но
На вход приемника 1 поступает сложный избыточный сигнал. На выходе приемника 1 по вл етс (последователь- но) совокупность аналоговых сигналов
У.
у) , соответствую
Y.
щих элементам входного сигнала, где п - количество элементарных сигналов в составном избыточном сигнале и количество двоичных символов в комбинации избыточного кода. Каждый аналоговый сигнал подаетс на вход усилител 14 с регулируемым коэффициентом усилени , на вход усилител 16 с посто нным коэффициентом усилени и на первый вход порогового селектора 2. С выхода усилител 14 с регулируемым коэффициентом усилени усиленные в V раз аналоговые сигналы поступают на компаратор 15, где производитс сравнение полученного произведени V(n) (V) с нулем. По результатам сравнени компаратор 13 управл ет управл емым ключом 17, разреша прохождение сигнала .Г„У(п) с выхода усилител .16 с посто нным коэффициентом усилени либо инверсно, либо неинверсно, т.е. определ ет знак произведени S Y(n). Полученный сигнал поступает на второй вход суммтора 18, на первый вход которого поступает си1 нал с выхода сравнивающего устройства 19, который вл етс оцен кой коэффищента усилени (и соответственно пропорционален ему) усилител 14 с регулируемым коэффициентом усилени на данном шаге. На выходе сумматора 1В в зависимости от знака произведени Sn(Yn) получаетс разность или сумма V(n)± Sn .Y(n), котора поступает на вход сравнивающего устройства 19, где сравниваетс с сигналом, поступающим на его второй вход с выхода усилител 14 с регулируемым коэффициентом усилени . Напр жение , полученное на выходе сравнивающего устройства 19 в результате сравнени , одновременно регулирует коэффициент усилени усилител 14 с регулируемым коэффициентом усилени и поступает на второй вход порогового селектора 2, а именно на вход управл емого источника 2 порогового напр жени , которое измен етс любым известным способом, например измен ес коэффициент усилени усилител . На вход элемента 2 сравнени посту
0
5
0
5
0
0
45
50
55
пает аналоговый сигнал с выхода приемника 1. На второй вход элемента 2 сравнени поступает пороговое напр жение управл емого источника 2 порогового напр жени , которое автоматически измен етс в зависимости от отношени сигнал/шум на выходе приемника 1 по алгоритму, описанному выше. В элементе 2 сравнени осуществл етс сравнение величин входных сигналов. Если величина входного аналогового сигнала меньше величины порогового напр жени , то на выходе элемента сравнени по витс сигнал О, в противном случае - 1. Таким образом аналоговый сигнал преобразуетс в двоичный. В блоке 3 вьиита- ни из величины двоичного сигнала вычитают величину соответствующего аналогового сигнала. В результате в декодере 13 последовательно записываетс кодова комбинаци , соответствующа посимвольному приему входного сигнала.
Декодер в регистр 11 после соот ,ветствующих операций записывает (.последовательно ) двоичную разрешенную кодовую комбинацию, вл ющуюс бли- жайшей к двоичной посимвольной. В блоке 8 регистров пам ти также последовательно записываетс и хранитс в нем двоична .кодова комбинаци
(посимвольного приема. В блок 5 буферной пам ти записываетс и хранитс соЕокупность аналоговых сигналов, полученных с выхода блока 3 вычитани . Из блока 5 пам ти эти сигналы параллельно подаютс на усилители 6, 62., ..., 6„ с регулируемыми коэффициентами усилени . Б это.врем запускаетс генератор 6а линейно измен ющегос напр жени и коэффициент усилени усилителей увеличиваетс (начальный коэффициент усилени равен 1). Выходные сигналы усилителей, подаютс на элементы 9 , 9 , . .., 9,, сравнени , к другим выходам которых подключен источник 9а порогового напр жени . Как только в каком-нибудь элементе сравнени выходной сигнал усилител превысит величину порогового напр жени , сразу же срабатывает фиксатор 96 перехода и генератор 6а линейно измен ющегос напр жени выключитс . Усиленные сигналы с выхода усилителей 6.J , 62., ..., 6, подаютс на выходы соответствующих одноразр дных сумматоров 7, , 1, ..., l,
где суммируютс с величинами сигналов , поступающих на другие входы сумматоров с чеек пам ти блока 8 регистров пам ти. Далее результирующие сигналы преобразуютс в двоичные сигналы посредством элементов 10.}, 10}, 10,j сравнени и источника 10а порогового напр жени и параллельно поступают в декодер 13, Сформиро- ванна декодером разрешенна двоична кодова комбинаци , ближайша к полученной , записываетс в регистр 11, сдвига первую комбинацию в регистр 11-, После этого оп ть запускаетс генератор 6а линейно измен ющегос напр жени , осуществл ютс рассмотренные операции, и в регистр 11 за
писываетс следующа разрешенна двоична комбинаци , а ранее записанные 20 комбинации записываютс в регистр
15
11
2э 11j И Т.д. пока все п регистров не будут заполнены. Далее детектор 12а максимального сигнала считывает из регистров комбинации (с регенерацией)
в коррел торы 12
-г
12
Г) 9
на
другие входы которых подаетс комбинаци аналоговых величин из блока 4 буферной пам ти. Величины вых.одных сигналов коррел торов 12, 12j, ..., 12fj соответствуют коэффициентам коррел ции соответствующих комбинаций. Эти сигналы поступают в детектор 12а максимального сигнала, который опре- дел ет максимальный из них и соответствующую максимальному сигналу кодовую комбинацию из блока 11 считывает на выход устройства. Далее все элементы пам ти считываютс и устройство готово к приему следующего сигнала.
-га-чз
12
Па
Claims (1)
- УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИ по авт.св. №824263, отличающееся тем, что, с целью расширения области применения путем обеспечения автоматического регулирования задающего порога, в него введены усилитель с постоянны^ коэффициентом усиления, усилитель с регулируемым коэффициентом усиления, первый и второй блоки аналогового сравнения, управляемый ключ, дополнительный сумматор, пороговый селектор выполнен управляемым, выход усилителя с регулируемым коэффициентом усиления соединен с входом первого и первым входом второго блоков аналогового сравнения, выход первого соединен с первым входом управляемого ключа, выход которого соединен с вторым входом второго блока аналогового сравнения, выход которого соединен с первым входом усилителя с регулируемым коэффициентом усиления, с вторым входом дополнительного сумматора и регулирующим входом порогового селектора, выход усилителя с постоянным g коэффициентом усиления подключен к второму входу управляемого ключа, :входы усилителей с постоянным и регулируемым коэффициентом услияния объединены и подключены к выходу приемника .SU ..,1410080 AZ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853922424A SU1410080A2 (ru) | 1985-07-01 | 1985-07-01 | Устройство дл приема избыточной информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853922424A SU1410080A2 (ru) | 1985-07-01 | 1985-07-01 | Устройство дл приема избыточной информации |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU824263 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1410080A2 true SU1410080A2 (ru) | 1988-07-15 |
Family
ID=21186812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853922424A SU1410080A2 (ru) | 1985-07-01 | 1985-07-01 | Устройство дл приема избыточной информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1410080A2 (ru) |
-
1985
- 1985-07-01 SU SU853922424A patent/SU1410080A2/ru active
Non-Patent Citations (1)
Title |
---|
Бородин Л.Ф. Введение в теорию помехоустойчивого кодировани . М.: Советское радио, 1969, с. 270-271. Авторское свидетельство СССР № 824263, кл. G 08 С 19/28, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4032847A (en) | Distortion adapter receiver having intersymbol interference correction | |
CA2067669A1 (en) | Method and apparatus of estimating data sequence transmitted using viterbi algorithm | |
US20050068211A1 (en) | Ad conversion apparatus and method | |
TW266364B (ru) | ||
US4355304A (en) | Digital compandor | |
NO20031590L (no) | Automatisk forsterkningskontroll for en tidsdelt dupleks mottager | |
US4449120A (en) | Method for amplifying multiplexed signals through different gain amplification units for selecting an optimum gain signal and device therefore | |
US4473901A (en) | Self clocking sampled analog data transmission system | |
US4769808A (en) | Method of cancelling echoes in full-duplex data transmission system | |
CA1092203A (en) | Gain ranging amplifier system | |
SU1410080A2 (ru) | Устройство дл приема избыточной информации | |
US3995218A (en) | Adaptive delta modulation system for correcting mistracking | |
US4602133A (en) | Adaptive echo cancelling system and method utilizing linear code spacing | |
US5228057A (en) | Method of determining sampling time points | |
KR920702119A (ko) | 샘플링 시간점을 결정하는 방법 | |
US6122330A (en) | Diversity combining | |
US6311202B1 (en) | Hardware efficient fast hadamard transform engine | |
US3491298A (en) | Time marking fluctuation and error reduction by code conversion at pulse transmitter,repeater and receiver stations | |
US4580260A (en) | Analog subscriber carrier system terminal with automatic gain and slope correction | |
US4730341A (en) | Equalizer and equalizing circuit using the same | |
US3242462A (en) | Transmission systems | |
SU1192148A2 (ru) | Устройство дл передачи дискретной информации многопозиционным кодом | |
SU1345354A2 (ru) | Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы | |
SU1197113A2 (ru) | Устройство дл статистического обнаружени дискретных сигналов в каналах св зи с межсимвольной интерференцией | |
JPS62181533A (ja) | 電波受信装置 |