SU1197043A1 - Цифровой синтезатор частот - Google Patents

Description

татор 6 и сумматор 5 кодов сравнивают числа га и 2Р. Результат сравнени  с коммутатора 6 через регистр 7 пам ти и цифроаналоговый преобразователь 11 поступает на другой вход компаратора 9. На выходе компаратора формируетс  выходной сигнал цифрового синтезатора частот. В момент совпадени  уровней на компараторе 9 RS-триггер 12 переходит в нулевое состо ние, тем самэ1м 43 производ  сброс ГПН 8 в исходное состо ние. Элементы И 14, 15, ЛИ 16, D-триггер 13 и элемент задержки 20 формируют сигнал установки RS-триггера 12 в единичное состо ние, при котором осуществл етс  запуск ГПН,8. Это происходит либо в моменты времени, совпадающие с тактовой частотой опорного генератора 18, либо со сдвигом на по|ловину этого периода, 1 ил.

Изобретение относитс  к радиотехнике и может использоватьс  в технике св зи и радиоизмерительных устройствах.

Цель изобретени  - повышение быстродействи  и улучшение спектральной чистоты выходного сигнала.

На чертеже представлена структурна  электрическа  схема предлагаемого цифрового синтезатора частот.

Цифровой синтезатор частот содержит бло 1 установки кода частоты , накапливающий сумматор 2, первый .регистр 3 пам ти, первый умножитель 4 кода на два, сумматор 5 кодов , коммутатор 6, второй регистр 7 пам ти, генератор пилообразного напр жени  (ГПН) В, компаратор 9 первый цифроаналоговый преобразователь (ЦАП) 10, второй ЦАП П, R-S-триггер 12, D-триггер 13, первый элемент И 14, второй элемент И 15, элемент ИЛИ 16, делитель 17 частоты, опорный генератор 18, первый элемент 19 задержки, второй элемент 20 задержки, второй умножитель 21 кода на два.

Цифровой синтезатор частот работает спедун цим образом.

С блока 1 установки двоичный код числа т, определ ющего заданную частоту по формуле где

N

,2,3,.,2 , поступает на информационные входы второго умножител  21 кода, накапливакнцего сумматора 2 и на сумматор 5. С выхода второго умножител  21 кода код, соответствующий числу 2т, поступает на вход первого ЦАП 10, на выходе которого

формируетс  аналоговый уровень напр жени , который поступает на первьш вход генератора 8 пилообразного напр жени  и задает на его выхо.

де амплитуду импульса линейного измен ющегос  напр жени  с отрицательным наклоном. С выхода генератора 8 пилообразного напр жени  сигнал поступает на первый вход компаратора 9. Момент времени запуска генератора 8 пилообразного напр жени  определ етс  моментом установки R-S-триггера 12 в единичное состо ние по S-входу сигналом с. элемента ИЛИ 16, На другой вход компаратора 9 поступает напр жение с второго., ЦАП 11, уровень которого определ етс  выходным кодом второго регистра 7. В момент совпадени  уровней сигнаг

лов, поступающих на входы компа{ атора 9, на его выходе формируетс  перепад напр жени , который переводит R-S-триггер 12 в нулевое состо ние и, тем самым, производит сброс

генератора 8 пилообразного напр жени  в исходное состо ние. На выходе компаратора 9 формируетс  выходной сигнал цифрового синтезатора частот. Равномерность временной расстанрвки выходных импульсов достигаетс  следующим образом.

Claims (1)

1. По мере поступлени  тактовых импульсов с делител  17 частоты,. который имеет коэффициент делени  два, на тактовый вход накапливающего сумматора 2 . в нем к накопленной сумме добавл етс  число т. Если до прихода первого тактового импульса накапливающий сумматор 2 и первый регистр 3 бьши обнулены, то при К-м импулв се, когда К«т.2 , происходит переполнение накапливаи цего сумматора 2 и на его выходе переполнени  формируетс  импульс, который поступает на второй вход первого элемента ,19. задержки, при этом осуществл етс  з держка импульса переполнени  на один такт тактовой частоты. Импульс с выхода первого элемента 19 зйдержки поступает на управл ющий вход первого регистра 3 и производи запись остатка р-К-пг-з из накаплив ющего сумматора 2 в первый регистр i3 пам ти. Первый укшожитель 4 кода осуществл ет операцию удвоени  ос ,татка Р. При помощи сумматора 5 и коммутатора 6 осуществл етс  срав нение числа 2р с числом ш и вычисле ние числа 2Р-т. При этом на выходе коммутатора 6 формируетс  число X по условию если если . Число X поступает на информационные входы второго регистра 7 после прихода последующего тактового импульса на второй вход второго эле мента 20 задержки.. На выходе перено са сумматора 5 вырабатываетс  сигна У по следующему алгоритму . если если Этот сигнал поступает на первый вход второго элемента И 15. При :.- этом если сигнал iт1, то сигнал с выхода второго элемента 20 задержки проходит на выход элемента ИЛИ 16, если сигнал , то на выход элемента ИЛИ 16 проходит ближайший следую1Е(ий импульс от опорно- го генератора 18 с частотой 2f, поступающий на второй вход первого элемента И 14. Выходной импульс эле мента ИДИ 14 устанавливает К-З-три гер 12 в единичное состо ние, осуще ствл ет залуск генератора 8 пилообразного напр жени  либо в моменты времени, совпадающие с периодом ;тактовой частоты f, либо со сдвиго во времени на половину этого периода . . Таким образом, при взаимодействии всех составных частей цифрового синтезатора частот отсутствуют ограничени , св занные с временем восстановлени  исходного состо ни  генератора 8 пилообразного напр жени . Следовательно, устройство позвол ет формировать выходной сигнал во всем диапазоне частот от до , т.е. и при кодах чисел m Кроме того, участок второй половины пилообразного напр жени  в режиме сравнени  на компараторе 9 не используетс , что позвол ет исключить из рабочего режима сравнение нулевых напр жений и, тем самым, улучшить спектралыше характеристики доходного сигнал. {Формула изобретени  Цифровой синтезатор частот, содержащий последовательно соединенные блок установки кода частоты, накапливающий сумматор и первый регистр пам ти, последовательно соединенные первый 1Ц{фроаналоговый преобразователь , генератор пилообразного напр жени  и компаратор, второй цифроаналоговый преобразователь, выход которого подключен к второму входу компаратора, и опорный генератор , отличающийс  тем, что, с целью повышени  быстродейЪтви  и улучшени  спектральной чистоты выходного сигнала, между выходом опорного генератора и управл ющим входом генератора пилообразного напр жени  введены последовательно соединенные делитель частоты, первый элемент задержки, второй элемент задержки, D-триггер, первый элемент И, элемент ИЛИ и Е,8-.т|риггер, между поразр дными выходами первого регистра пам ти и соответствующими поразр дными входами второго цифроаналоговогопреобразовател  введены последовательно соединенные первый умножитель кода на два, сумматор кодов, коммутатор и второй регистр пам ти, а также введены второй умножитель кода на два и второй элемент И, выход которого подключен к другому входу элемента ИЛИ, первый вход второго элемента И объединен с D-входом D-триггера и управл ющим входом коммутатора и подключен к выходу пер еноса сумматора кодов, второй -вход второго элемента И объединен Q управл ющим входом второго регистра пам ти и подключен к выходу второго элемента задержки, второй вход которого соединен с выходом делител  частоты, S-вход D-триггера подключен к выходу элемента ИЛИ, а R-вход Е,3-тр ггера соединен с выходом компаратора, второй вход первого элемента И подсоединен к второму выходу опорного генератора , поразр дные входы второго умножнт-ел  кода на два объединены с соответствующими входами второй группы входов сумматора кодов, и подключены к соответствующим выходам блока установки кода

   частоты, поразр дные выxoдь второго множител  кода на два подключены к соответствующим поразр дным вхоам первого цифроаналогового преобразовател , поразр дные выходы первого умножител  кода на два соединены с соответствующими входами второй группы входов коммутатора,

   второй вход первого элемента задержки подключен к выходу переполне-i ни  накапливающего сумматора, тактовый вход накапливан цего сумматора подключен к выходу делител  частоты , а тактовый вход первого регистра пам ти подключен к выходу первого элемента задержки.