SU1352615A1

SU1352615A1 - Цифровой фазовый детектор

Info

Publication number: SU1352615A1
Application number: SU802920040A
Authority: SU
Inventors: Виталий Иванович Козлов
Original assignee: Предприятие П/Я Х-5737
Priority date: 1980-05-05
Filing date: 1980-05-05
Publication date: 1987-11-15

Abstract

Изобретение относитс к устройствам цифрового фазового детектировани на неравных частотах и может быть использовано дл детектировани сигналов с угловой модул цией, дл получени сигнала рассогласовани в системах , дл формировани сетки стабильных частот в приемопередающей и измерительной аппаратуре. Цель изобретени - повьшение динамической точности цифрового фазового детектировани , достигаетс за счет введени в цифровой фазовый детектор цифрового инвертора 5, переключател кодов 6, триггера 7 со счетным входом и фазового детектора 10. Кроме того, устройство содержит накопительный регистр 1, имеющий тактовый вход 2, кодовые входы 3 и 4, цифроанапоговый преобразователь 8 и фильтр 9. Повьшение . динамической точности позвол ет исключить инерционное звено - цифровой сумматор и ввести указанные вьше элементы. При этом точность устройства , в основном, определ етс точностью цифроанапогового преобразовател . 2 ил. :л9 :л ю 35 Л фиг.1

Description

1

Изобретение относитс к радиотехнике , а именно к устройствам цифрового фазового детектировани на неравных частотах, и может быть использо

вано дл детектировани сигналов с угловой модул цией, дл получени сигналов рассогласовани в системах АПЧ дл формировани сетки стабильных частот в приемопередающей и изме- рительной аппаратуре.

Целью изобретени вл етс повышение динамической точности, цифрового фазового детектировани .

На фиг. 1 представлена схема циф-

рового фазового детектора на фиг. 2 диаграммы , по сн ющие его работу.

Цифровой фазовый детектор содержит накопительный регистр 1, имеющий тактовый вход 2, соединенный с клеммой первого тактового входа устройства , кодовый вход 3 задани его емкости и кодовый вход 4 задани накапливаемого числа, соединенные с ккеммами цифровых входов устройства.

Кодовый выход накопительного регистра 1 соединен с входами цифрового I инвертора 5 и переключател 6 кодов. При этом выход цифрового инвертора 5 соединен с вторым кодовым входом переключател 6 кодов, управл ющий вход которого через триггер 7 со счетным входом соединен с выходом импульсов переполнени накопительного регистра 1, а кодовый выход через последовательно соединенные цифроана логовый преобразователь 8 и фильтр 9 соединен с первым входом фазового детектора 10, второй вход которого соединен с входной клеммой второго тактового входа устройства.

Диаграммы, по сн ющие работу устройства приведены дл случа А 10, В 37 (фиг. 2).,

Однако из импульсных последовательностей , например ) с большей частотой fц, поступает на тактовый вход накопительного регистра 1, имеющего емкость, задаваемую числом В на первом кодовом входе, причем В пропорционально частоте f . Содержимое регистра увеличиваетс с кажды тактом на величину А, задаваемую на втором кодовом входе регистра 1.

Число А пропорционально частоте д второй импульсной последователь- ности §д (t) .

Если при записи очередного значени кода превыситс емкость регистра

.

5

0

„

15 . то он переполн етс . Переменный код (X t) с выхода регистра 1 поступае.т на первый кодовый вход переключател 6 кодов, на второй кодовый вход которого поступает сигнал C(t) цифрового инвертора 5, представл ющий собой дополнительный код:

C(.t) (В-1) - C(t).

Импульсы с выхода счетного триггера 7 поступают на управл ющий вход переключател 6 кодов. Триггер 7 по счетному входу перебрасываетс импульсами, поступающими с выхода импульсов переполнени накопительного регистра 1. Следовательно, на выходе переключател 6 кодов коды C(t) и C(t) чередуютс с каждым импульсом переполнени накопительного регистра 1.

С помощью цифроаналогового преобразовател 8 код с выхода переключател 6 кодов преобразуетс в аналоговый эквивалент U(t).

На фиг. 2 показано, что функци U(t) может быть представлена в виде суммы периодических импульсов треугольной формы V(t) с периодом, равным 2Тд , и фазово-модулиро- ванных импульсов пилообразйой формы V(t) с периодом Тц l/fg.

Так как частоты f и f значительно отличаютс друг от друга, а именно f g f , спектры функций V(t) и r(t) наход тс в различных частотных област х, что дает возможность фильтрам 9 подавить составл ющую V(t), а составл ющую V(t) подать на один из входов фазового детектора 10, на другой вход которого подаетс втора из сравниваемых импульсных последовательностей S (t) с меньшей частотой д, равной удвоенному значению частоты функции V(t).

Фазовый детектор 10 вьфабатывает выходной сигнал, пропорциональный фазовому рассогласованию функций V(t) иSд(t), а следовательно, разности фаз исходных импульсов последовательностей SB (t) и S/ (t).

В зависимости от выполнени фазового детектора 10 можно использовать непосредственно импульсы SA (t), если, например, детектор 10 построен по схеме импульсно-фазового, с выборкой значений функции V(t) на ее восход щем и нисзйэд щем участках с пос 13526

ледующим вычитанием результатов выборок на входах дифференциального каскада , или получить предварительно импульсы д (t) - меандр с частотой д/2, если, например, детектор 10 - построен по принципу обычного перемножител , или можно использовать дл выборки узкие импульсы 5д (t), полученные дифференцированием 5, (t), если, например, детектор 10 выполнен импульсно-фазовым.

10

Повысить динамическую точность детектировани позвол ет исключение инерционного звена - цифрового сумматора и введение цифрового инвертора , переключател кодов, триггера и фазового детектора. При этом динамическа точность детектировани , в основном, определ етс точностью ЦАП

Claims

Формула изобретени

Цифровой фазовый детектор, содержащий накопительный регистр, тактовый вход которого соединен с входной клеммой импульсной последовательности большей частоты, а первый кодовый

0

5

0

5

15-4

вход соединен с входными клеммами кодового задани накапливаемого числа устройства, и последовательно соединенные цифроаналоговый преобразователь и фильтр, отличающий- с тем, что, с целью повышени динамической точности детектировани , Б него введены последовательно соединенные цифровой инвертор и переключатель кодов, а также счетный триггер и фазовой детектор, при этом второй цифровой вход переключател кодов соединен с цифровым выходом накопительного регистра и входом цифрового инвертора, а управл ющий вход через счетный триггер соединен с выходом импульсов переполнени накопительного регистра, выход фильтра соединен с первым входом фазового детектора, второй вход которого соединен с входной клеммой импульсной последовательности меньшей частоты, а второй кодовый вход накопительного регистра соединен с входными клеммами задани емкости регистра детектора,при этом выход переключател кодов соединен с входом цифроаналогового преобраз.о- вател .

K,(t) I I I I I I I I I t I I

w «

t(t)

I I

w «