SU1757080A1 - Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах - Google Patents

Abstract

Изобретение относитс  к импульсной и вычислительной технике и может быть использовано при построении синтезаторов частот дл  приемопередающей и измери f . тельной аппаратуры Цель изобретени  - расширение функциональных возможностей путем обеспечени  смещени  нул  ди- скриминациОнной характеристики Устройство дл  цифрового фазового детектировани  импульсных последовательностей на неравных частотах содержит накапливающий сумматор 1, RS-триггер 2, цифроаналоговый преобразователь 3, фильтр 4 нижних частот, переключатель 5. сумматоры 6-8 и мультиплексор 9 Цель достигаетс  за счет того, что введение переключател  5, сумматоров 7-8, а также мультиплексора 9 обеспечивает цифровое управление фазой одного из сравниваемых сигналов. 1 ил

Description

со

с

hM .Je

l,(ll,J, , 7

Ј

-I- J-ULI

q/2

ь

8

VI ел VI о

00

о

Изобретенйе Ьтййситс  к импульсной и вычислительной технике и может быть использовано при построении синтезатора частот дл  приемопередающей и измерительной аппаратуры.

Цель изобретени  - расширение функциональных возможностей путем обеспечени  смещени  нул  дискриминационной характеристики,

На чертеже приведена структурна  электрическа  схема устройства дл  цифрового фазового де тектировани  импульсных последовательностей на неравных частотах .

Устройство дл  цифрового фазового детектировани  импульсных последовательностей на неравных частотах содержит накапливающий сумматор (НС) 1, RS-триг- гер 2, цифроаналоговый преобразователь (ЦАП) 3, фильтр 4 нижних частот (ФНЧ), переключатель 5, первый 6, второй 7 и третий 8 сумматоры, мультиплексор 9. .

Устройство работает следующим образом . ,- - ;, НС 1, имеющий ем костъ g 2П, где п - количество двоичных разр дов НС 1. формирует ступенчатую пилообразную функ- цию A(t). Величина приращений функции на каждом периоде опорной импульсной последовательности д0 (t), поступающей на тактовый вход НС 1. раина числу А на его кодовом входе,

Проце сс A(t) пода етс  на один из входов второго сумматора 7, на другой вход которого поступает сумма младших разр дов управл ющего фазой кода t/нч числа g /4, полученна  с помо щью первого сумматора 6. Диапазон изменений числа лежит в пределах от 0 до д/ что соответствует сдвигу функции At(t) и импульсов переполнени  Pi(t) на выводах второго сумматора относительно исходных A(t) и P(t), формируемых НС 1, в пределах половины периода по времени и в пределах к радиан по фазе.

Смещение кода ij)M на величину д/4 в первом сумматоре 6 необходимо дл  обес- пече ни  режима переполнени  второго сумматора 7 один раз на каждом цикле заполнени  НС 1 При непосредственной подаче ма лых значений кода ifa на второй сумматор 7 последний мог не переполн тьс , что нарушает работу RS-триггера 2, выполн ющего роль фазового детектора. .

Аналогично второму действует третий сумматор 8. Функции A2(t ) и Pa(t) на его выходах сдвигаютс  Соответственно еще на половину периода и на л: радиан относительно функции Ai(t) и Pi(t). Дл  этого на

другой вход третьего сумматора 8 подаетс  число д/2.

Мультиплексором 9, управл емым старшим разр дом кода t/;, может быть выбран

один из процессов Ai(t) или A2(t) и передан на младшие разр ды ЦАП 3 (функци  Ai.a (t)). Одновременно с этим через переключатель 5 на один из входов RS-трмггера 2 передаютс  импульсы переполнени  Pi(t) или P2(t)

соответственно второго 7 и третьего & сумматоров . Дл  осуществлени  названной операции старший разр д кода р соединен с управл ющими входами мультиплексора 9 и.пербключател  5.

На другой вход RS-триггера 2 поступают импульсы бс (t) сигнальной последовательности с частотой fc. Импульсы переключений g(t) RS-триггера 2 подаютс  в старший разр д ЦАП 3, чем достигаетс  весовое соответствие процессов g(t) и Ai,2(t), Необходимое дл  компенсации помех дробности.Сумма g(t) g(t) + А 1.2(1) преобразовы- ваетс  с помощью ЦАП 3 в аналоговый эквивалент G(t}, содержащий периодические

пилообразные составл ющие с частотами f6 и fс и посто нную составл ющую Go. про;- порциональную эквивалентной разности фаз сравниваемых импульсных4 последовательностей Дэ (t) и дс (t), а та кже пропорциональную числовому значению управл ющего кода if. Периодические составл ющие подавл ютс  фильтром 4, а по-, сто нна  составл юща  Go проходит на выход устройства и может быть использована дл  синхронизации и управлени  фазой генератора в петле фазовой АПЧ, образующей синтезатор частот.

Поскольку процессы g(t) и G(t) в ЦАП 3 могут сдвигатьс  с помощью управл ющего

кода ijj в пределах периода сигнальной последовательности импульсов (5С (t), предлагаемое устройство приобретает функции управител  фазой сигнала синтезатора в Диапазоне значений ±ж радиан.

, Количество разр дов К второго сумматора 7 выбираетс , исход  из требуемой дискретности Ду) изменени  фазы, а именно

(л/ДуО.

Разр дность ЦАП 3 должна быть несколько большей, чтобы обеспечить допустимую относительную погрешность б(Д9)/Д приращений фазы, т.е. ЦАП 3 должен иметь не менее m Iog2 () + + (Д(/) ( ). Например, при сравнительно простом 10- разр дном ЦАП 3 и б-разрдном втором сумматоре 7 обеспечиваетс  дискретность изменени  фазы  /26 0,05 радиан 3° с относительной погрешностью, не превышающей+3 %,

Ф о р м у л а и з о б р е т е н и   Устройство дл  цифрового фазового де- тектирован и  импульсных последовательностей на неравных частотах, содержащее накапливающий сумматор кодовый вход которого подключен к первому кодовому входу устройства, а тактовый вход - к опорному входу устройства, и последова- тельно соединенные RS-триггер, оди н из входов которого подключен к сигнальному входу устройства, цифроаналоговый преобразователь и фильтр нижних частот, выход которого  вл етс  выходом убтройства. о т- личающеес  тем, что, с целью расширени  функциональных возможностей пу- тем обеспечени  смещени  нул  дискриминационной характеристики, в него

0

введены переключатель, выход которого соединен с другим входом RS-триггера, и по- следовательно соединенные первый, второй, третий сумматоры и мультиплексор, второй кодовый вход которого соединен с выходом второго сумматора, а выход соединен с входом младших разр дов цйфроана- логового преобразовател , управл ющий вход мультиплексора соединен с управл ющим входом переключатели и подключен к старшему разр ду второго кодового входа устройства, младшие разр ды которого подключены к одному из входов первого сумматора , другой вход которого соединен с шиной числа, равного четверти его емкости причем выход накапливающего сумматора подключен к другому входу второго сумматора; другой вход третьего сумматора соединен с шиной числа, равного половине его емкости, а выходы переполнени  второго и третьего сумматоров подключены к входам переключател .- „

Claims (1)

1. Формула изобретения

   Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах, содержащее накапливающий сумматор, кодовый вход которого подключен к первому кодовому входу устройства, а тактовый вход - к опорному входу устройства, и последовательно соединенные RS-триггер, один из входов которого подкл ючен к сигнальному входу устройства, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходом устройства, о τη и ч а ю ще е с я тем, что, с целью расширения функциональных возможностей путем обеспечения смещения нуля дискриминационной характеристики, в него введены переключатель, выход которого соединен с другим входом RS-триггера, и последовательно соединенные первый, второй, третий сумматоры и мультиплексор, второй кодовый вход которого соединен с выходом второго сумматора, а выход соединен с входом младших разрядов цифроаналогового преобразователя, управляющий вход мультиплексора соединен с управляю- \ щим входом переключателя и подключен к старшему разряду второго кодового входа устройства, младшие разряды которого подключе ны к одному из входов первого сумматора, другой вход которого соединен с шиной числа, равного четверти его емкости причем выход накапливающего сумматора подключен к другому входу второго сумматора; другой вход третьего сумматора соединён с шиной числа, равного половине ёгр емкости, а выходы Переполнения второго и . третьего сумматоров подключены к входам переключателя.