SU875303A1 - Цифровой фазовый детектор - Google Patents

Description

(54) ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР

I . Изобретение относитс  к радиотехнике и может быть использовано дл  детектировани  радиосигналов с угловой модул цией, дл  получени  сигналов рассогласовани  в системах автоматической подстройки частоты (АПЧ). а также дл  формировани  сетки стабильных частот в приемопередающей и измерительвой аппаратуре. Известно устройство цифрового фjaзового детектировани  на неравных частотах, основанное на приведении частот к равенству путем их делени  целое число раз цифровыми метоД31МИ4 Устройство предназначаетс  дл  целей частотного синтеза и именно здесь нашло в свое врем  широкое применение 1 . Однако из-за инерционности, вноси мой делител ми частоты в Случае, kor да частоты некратны и имеют малый общий множитель, устройства такого типа не удовлетвор ют возросшим требовани м к динамической точности цетектировани  и применение их в насто щее врем  весьма ограничено. Известно также устройство цифрофазового синтеза, которое в значительной степени устран ет этот недостаток . Устройство основано на применении делител  частоты с дробным переменным козффициентом делени  и цепи компенсации помех Дробности, в которой аналоговый сигнал фазового детектора суммируетс  с функцией накоплени  дробной части коэффициента делени , также преобразованной в аналоговую форму J. Однако точность детектировани  в этом случае определ етс  остаточным (нескомпенсированным) уровнем помех дробности, который зависит от точности аналогового суммировани  и стабильности во времени и в температуре статических характеристик фазового детектора , цифроаналогового преобразовател  (ЦАП) и суммирующего устройства. Из-за этого не удаетс  достичь устойчивой компенсации помех дробности до уровн  ниже 40 дБ, что чаще всего оказываетс  нед остатрчным. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее два накопител ных регистра, цифровой сумматор и ПАП. Под действием тактовых импульсов (f(t) с частотой f содержимое A{t) первого регистра возрастает с каждым тактом на величину А, заставаемую этим числом на кодовом входе регистра. Аналогичным образом действует второй накопительный регистр, формиру  функцию B(t), возрастающую на величину В вс кий раз при поступЛенин на его тактовый вход импульсов последовательности сГд (t) с часто- . той f . На цифровом сумматоре,суммируютс  переменные коды A(t) и B(t) снимаемые соответственно с инверсных выходов первого и второго регист ра, чем обеспечиваетс  вычитание фун ций A(t)H B(t) на выходе сумматора. С помощью ЦАП разность кодов C(t) преобразовываетс  в аналоговую велич ну и поступает на выход устройства. При условии, что f. А значение посто нной составл ющей на выходе не зависит от времени и определ етс  эквивалентной разностью фаз импульсных последовательностей (f(t) и (Гв()« Статическа  (при f. , ) погрешность детектировани  определ етс  лишь точностью ЦАП, так как погрешность, подаваема  цифровым сумматором в этом случае, рав . на нулю. Высока  статическа  точност детектировани  (дес тиразр дный ЦАП, например, имеет погрешность 1О)  в л етс  важным достоинством этого уст ройства по сравнению с известньми LS Однако возможности устройства по быстродействию ограничены задержками операций поразр дного суммировани  и переносов результатов суммировани  из разр да в разр д в цифровом сумматоре. Задержки оказьшаютс  значительными , так как на практике А и В многоразр дные двоичные числа (до 12 и более разр дов). Из-за задержек результирующий процесс c(t) на выходе сумматора воспроизводитс  с погрешностью, заключающейс  как в поразр дных искажени х логических уровней О и 1, так и в более крупных ошибках, выражающихс  в вьтадании ступеней величиной А и 4 В из результата суммировани . Динамическа  точность детектировани  оказываетс  удовлетворительной (приближающейс  к статической) при входных частотах по крайней мере на пор док меньших предельной рабочей частоты цифрового сумматора, из-за чего использование этого устройства на практике весьма неэффективно. Цель изобретени  - расширение функциональных возможностей. Указанна  цель достигаетс  тем,, что в устройство, содержащее цифроаналоговый преобразователь и два накопительных регистра, тактовые и кодовые входы которых подключены соответственно к импульсным и числовым входам устройства, введены триггер и дополнительный старший разр д цифроаналогового преобразовател , подключенный к выходу триггера, входы которого соединены с выходами импульсов переполнени  накопительных регистров , разр дные выходы которых попарно подключены к разр дным входам цифроаналогового преобразовател . На фиг. 1 показана схема предла гаемого устройства; на фиг. 2 - пример выполнени  суммирующего ЦАП. Устройство содержит накопительные регистры 1 и 2, цифроаналоговый преобразователь (ЦАП) 3, дополнительный старший разр д ЦАП 4, триггер 5. Схема работает следующим образом. Переменные коды A(t) и B(t) с выходов накопительных регистров 1 и 2 поступают на входы цифроаналогового преобразовател  3, в котором осуществл етс  поразр дное (без переносов) суммирование и преобразование кодов, Дл  устранени  скачкообразных приращений выходного аналогового процесса в моменты переполнений регистров, в ЦАП введен дополнительньй старший разр д , подключенный к выходу триггера 5, Триггер управл етс  импульсами переполнени  P(t)HP(t) соответствующих регистров 1 и 2, В момент переполнени  накопительного регистра I код A(t) уменьшаетс  на величину Q равную емкости регистров, а при переполнении регистра 2 код 5(-Ь) увеличиваетс  на ту же самую величину. Так как вес введенного старшего разр да ЦАП соответствует величине Q, дл  устранени  упом нутых скачков достаточно лишь выбрать пол рность включени  триггера такой, чтобы при по влего1и импульса Рд(Ь) он передавал на ЦАП ло1ическин уронсмь , а при но влетш импульса % (-t) - уровень О.

Каждый i-ый разр д содержит пару ключей Кд- и Kg-, управл емых соответствующими кодами A{t) и В (t). Всего К пар таких ключей. Они подключают резисторы 4Я к общей или потенодальной шинам шины на чертеже не показаны). Самый старший (.К.+ 1)-ый разр д содержит один ключ управл етс  триггером, как было по снено.

Исключение из схемы устройства инерционного узла цифрового сумматора и введение таких простых узлов, как триггер и дополнительный старший разр д ЦДЛ позвол ет достичь динамической точности детектировани , определ емой точностью ЦАП. В предлагаемом устройстве суммирование цифpoBibix функций производитс  без переносов , из-за чего задержка от разр да к разр ду не накапливаетс .

До граничной частоты ЦАП динамическа  точность предлагаемого устройства совпадает со статической. Кроме того, в результате исключени  сложного узла цифрового сумматора устройство значительно упростилось, надежность его повысилась.

P(t)

Claims (3)

1.Патент США № 2490500,

кл. 250-36, опублик. 06,. 12.49.

2.Патент США № 355446,

кл. 331-16, опублик. 12.01.71.

3.Патент США № 3913028, дел. 331-1А, опублик. J4.10.75.