SU1741260A1

SU1741260A1 - Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах

Info

Publication number: SU1741260A1
Application number: SU874195975A
Authority: SU
Inventors: Александр Леонидович Лилеин; Владимир Петрович Псурцев
Original assignee: Московский Физико-Технический Институт
Priority date: 1987-02-20
Filing date: 1987-02-20
Publication date: 1992-06-15

Abstract

Изобретение относитс к радиотехнике и предназначено дл приемопередающей и измерительной аппаратуры. Цель изобретени - повышение динамической точности детектировани путем усреднени фазовых рассогласований сдвинутых по фазе последовательностей . В устройство, содержащее накапливающий сумматор, цифроаналого- вый преобразователь, фильтр и фазовый детектор, введены сумматор, дополнительные фазовые детекторы и многофазный накапливающий сумматор. Содержимое накапливающего сумматора с частотой первой последовательности суммируетс с младшей частью кода настройки и полученна сумма преобразуетс в аналоговую форму . Перенос с накапливающего сумматора поступает в многофазный накапливающий сумматор, формирующий N-сигналов переноса , а дополнительные фазовые детекторы вырабатывают сигналы рассогласовани между ними и второй последовательностью. 3 з.п. ф-лы, 1 ил. СП С

Description

Изобретение относитс к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре.

Известны устройства дл цифрового фазового детектировани импульсных последовательностей на неравных частотах, содержащие фазовый детектор, первый вход которого вл етс входом первой последовательности , а выход соединен с входом фильтра, выход которого вл етс выходом устройства, управл емый делитель , тактовый вход которого вл етс входом второй последовательности, а управл ющий вход соединен с выходом переноса накапливающего сумматора, тактовый вход которого соединен с выходом управл емого делител и вторым входом фазового детектора, числовые входы управл емого делител и накапливающего сумматора вл ютс соответственно входами старших и младших разр дов кода настройки .

Недостатком этих устройств вл етс низка динамическа точность детектировани .

Наиболее близким по технической сущности к устройству дл цифрового фазового детектировани импульсных последовательностей на неравных частотах вл етс устройство, содержащее последовательно соединенные накапливающий сумматор, тактовый и числовой входы которого вл ютс соответственно входом первой последовательности и входом кода настройки,

vi

го о о

цифроаналоговый преобразователь и фильтр, выход которого вл етс выходом устройства, кроме того, оно содержит импульсный фазовый детектор, выполненный в форме RS-триггера, R-вход которого вл етс входом второй последовательности, S- вход соединен с выходом переноса накапливающего сумматора, а выход - с входом старшего разр да цифроаналогово- го преобразовател ,

Недостатком этого устройства вл етс низка динамическа точность детектировани , котора здесь ограничена прежде всего быстродействием и разр дностью цифроаналогового преобразовател .

Целью изобретени вл етс повышение динамической точности детектировани путем усреднени фазовых рассогласований сдвинутых по фазе последовательностей ..

Поставленна цель достигаетс тем, что устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах, содержащее накапливающий сумматор, тактовый и числовой входы которого вл ютс соответственно входом первой последовательности и входом младших разр дов кода настройки, а выход суммы соединен с входом цифроа- налогозого преобразовател , фильтр, выход которого вл етс выходом устройства, и фазовый детектор, первый вход которого вл етс входом второй последовательности, содержит сумматор, дополнительные фазовые детекторы и многофазный накапливающий сумматор, числовой вход которого вл етс входом старших разр дов кода настройки , тактовый вход и вход переноса соединены соответственно с тактовым входом и выходом переноса накапливающего сумматора , первые входы всех фазовых детекторов объединены, выходы многофазного накапливающего сумматора соединены с вторыми входами всех фазовых детекторов, выходы которых и выход цифроаналогового преобразовател соединены с входами сумматора , выход которого соединен с входом фильтра.

Кроме того, многофазный накапливающий сумматор выполнен в виде N накапливающих сумматоров, где N пр мо пропорционально необходимой точности детектировани , соответственно параллельно объединенные входы переноса, числовой , тактовый и установки которых вл ютс входами переноса, кода настройки , тактовым и установки многофазного накапливающего сумматора, а выходы переноса накапливающих сумматоров вл ютс выходами многофазного накапливающего сумматора.

Кроме того, каждый накапливающий сумматор, вход щий в состав многофазного

накапливающего сумматора, содержит соединенные в кольцо цифровой сумматор, мультиплексор и регистр, выход переноса цифрового сумматора соединен с первым входом логического элемента И, второй

0 вход мультиплексора соединен с выходом посто нного запоминающего устройства, определ ющим начальное состо ние накапливающего сумматора, второй вход и вход переноса цифрового сумматора вл ютс

5 входами числовым и переноса накапливающего сумматора, параллельно соединенные тактовый вход регистра и второй вход логического элемента И вл ютс тактовым входом накапливающего сумматора,

0 управл ющий вход мультиплексора вл етс входом установки накапливающего сумматора , выход логического элемента вл етс выходом переноса накапливающего сумматора.

5Кроме того, многофазный накапливающей сумматор содержит соединенные в кольцо регистр и посто нное запоминающее устройство, дополнительные выходы которого вл ютс выходами многофазного

0 накапливающего сумматора, а дополнительные входы посто нного запоминающего устройства и параллельно соединенные дополнительный вход посто нного запоминающего устройства и тактовый вход реги5 стра вл ютс соответственно входом переноса, числовым и тактовым многофазного накапливающего сумматора.

На чертеже приведена блок-схема устройства дл цифрового фазового детектиро0 вани импульсных последовательностей на неравных частотах.

Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах содержит

5 последовательно соединенные накапливающий сумматор (НС) 1, цифроаналоговый преобразователь (ЦАП) 2, сумматор 3, фильтр 4, фазовые детекторы (ФД) 5, выходы которых соединены с входами сумматора

0 3, и многофазный накапливающий сумматор (МНС) 6.

Числовые входы НС 1 и МНС 6 вл ютс входами 7 и 8 соответственно младших и старших разр дов кода настройки. Парал5 лельно соединенные тактовые входы НС 1 и МНС б вл ютс входом 9 первой последовательности . Выход фильтра 4 вл етс выходом 10 устройства. Первые входы ФД 5 вл ютс входом 11 второй последовательности . Выход переноса НС 1 соединен с

входом переноса МНС 6. Вторые входы ФД

5соединены с выходами многофазного накапливающего сумматора 6. Дл установки начальной фазы служит вход установки 12, который соедин етс с входами установки НС 1 и МНС 6.

Устройство работает следующим образом .

В НС 1 с частотой первой последовательности суммируетс младша часть кода настройки с содержимым НС 1. Полученна сумма преобразуетс в аналоговую форму с помощью ЦАП 2. Перенос с НС 1 поступает в МНС 6, который формирует N сигналов переноса, сдвинутых на 1/N периода. ФД 5 вырабатывают сигналы фазового рассогласовани между сигналами переносов МНС,

6и второй последовательностью. Выходные сигналы ЦАП 2 и ФД 5 складываютс сумматором 3, причем веса ФД равны удвоенному весу старшего разр да ЦАП 2. Высокочастотные пульсации выходного сигнала сумматора 3 устран ютс фильтром 4.

Claims

Формула изобретени 1. Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах, содержащее накапливающий сумматор, тактовый и числовой входы которого вл ютс соответственно входом первой последовательности и входом младших разр дов кода настройки, а выход суммы соединен с входом цифроаналогового преобразовател , фильтр, выход которого вл етс выходом устройства, и фазовый детектор, первый вход которого вл етс входом второй последовательности , отличающеес тем, что, с целью повышени динамической точности детектировани , оно содержит сумматор , дополнительные фазовые детекторы и многофазный накапливающий сумматор, числовой вход которого вл етс входом старших разр дов кода настройки, тактовый вход и вход переноса соединены соответственно с тактовым входом и выходом переноса накапливающего сумматора, первые входы всех фазовых детекторов объеди- нены,выходымногофазного

накапливающего сумматора соединены с вторыми входами всех фазовых детекторов, выходы которых и выход цифроаналогового преобразовател соединены с входами сумматора , выход которого соединен с входом фильтра.
2.Устройство по п. 1,отличающее- с тем, что многофазный накапливающий

сумматор выполнен в виде N накапливающих сумматоров, где N пр мо пропорционально необходимой точности детектировани , соответственно параллельно объединенные входы переноса, числовой , тактовый и установки которых вл ютс входами переноса, кода настройки , тактовым и установки многофазного на- капливающего сумматора, а выходы переноса накапливающих сумматоров вл ютс выходами многофазного накапливающего сумматора.
3.Устройство по пп. 1 и 2, отличающее с тем, что каждый накапливающий сумматор, вход щий в состав многофазного

накапливающего сумматора, содержит соединенные в кольцо цифровой сумматор, мультиплексор и регистр, выход переноса цифрового сумматора соединен с первым входом логического элемента И, второй

вход мультиплексора соединен с выходом посто нного запоминающего устройства, определ ющим начальное состо ние накапливающего сумматора, второй вход и вход переноса цифрового сумматора вл ютс

входами числовым и переноса накапливающего сумматора, параллельно соединенные тактовый вход регистра и второй вход логического элемента И вл ютс тактовым входом накапливающего сумматора,

управл ющий вход мультиплексора вл етс входом установки накапливающего сумматора , выход логического элемента вл етс выходом переноса накапливающего сумматора.
4. Устройство по п. 1,отличающее- с тем, что многофазный накапливающий сумматор содержит соединенные в кольцо регистр и посто нное запоминающее устройство , дополнительные выходы которого

вл ютс выходами многофазного накапливающего сумматора, а дополнительные входы посто нного запоминающего устройства и параллельно соединенные дополнительный вход посто нного запоминающего устройства и тактовый вход регистра вл ютс соответственно входом переноса, числовым и тактовым многофазного накапливающего сумматора.

12

В

11

Накаппиэз сглий сумматор

ФД

1

Сумматор

:zri

ИЛЬТР

10

Многофазный накйплизакш.ий сумматор

ОД

ОД 5

i:

3