SU1566455A1 - Синтезатор частот - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - уменьшение дискретности изменени  /приращени / фазы выходного сигнала. Синтезатор частот содержит накапливающий сумматор 1, сумматоры 2,9 и 10 кодов, мультиплексоры 3 и 12, блок инверторов 4, счетный триггер 5, переключатели 6 и 11, ЦАП 7 и фильтр 8. Сумматор 1, имеющий емкость G, формирует ступенчатую пилообразную ф-цию А /T/, котора  поступает на сумматор 2, на который также поступает управл ющий код ϕ₁, сформированный сумматором 9 при поступлении на него исходного модулированного числа ψ. Возможность получени  малых приращений фазы объ сн етс  тем, что сдвиг по времени ф-ции А /T/ в сумматоре 2 осуществл етс  только в пределах половины периода, и нет необходимости мен ть управл ющий код ψ₁ во всем диапазоне возможных значений /от 0 до G/. Этим гарантируетс  режим переполнени  сумматора 2 независимо от малости числа ψ. С помощью введенных сумматоров 9 и 10, переключател  11 и мультиплексора 12 младшие разр ды управл ющего кода ψ измен ют фазу сигнала на выходе синтезатора от 0 до ϕ/2, старший разр д этого кода дает изменени  на ϕ/2, а по шине "знак" фаза м.б. изменена на обратную, что равносильно приращению фазы ψ радиан. 1 ил.

Description

Изобретение относитс  к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре.

Целью изобретени   вл етс  уменьшение дискретности приращени  фазы выходного сигнала,

На чертеже представлена структурна  электрич еска  схема синтезатора частот.

Синтезатор частот содержит накап- ливающий сумматор (НС) 1, первый сумматор 2 кодов, первый мультиплексор 3, блок 4 инверторов, счетный триг- гер 5, первый переключатель 6, цифро- аналоговый преобразователь (ЦАП) 7, фильтр 8, второй сумматор 9 кодов, третий сумматор 10 кодов, второй переключатель 11, второй мультиплек- сор 12.

Синтезатор частот работает следующим образом.

НС 1, имеющий емкость , где п - количество двоичных разр дов НС 1, формирует ступенчатую пилообразную функцию A(t). Величина приращений функции на каждом периоде импульсной последовательности 8(t), поступающей на тактозый вход НС 1, равна числу А на его кодовом входе. Частота получаемого при этом пилообразного сигнала равна fc fT- A/q, где fT частота тактирующих импульсов , и может измен тьс  с дис- кретностью Af fT/q путем установки необходимого значени  числа А на кодовом входе НС 1.

Процесс A(t) подаетс  на один из входов первого сумматора 2, на другой вход которого поступает сумма Ц младших разр дов (м управл ющего фазой кода Ср и числа q/А, полученна с помощью второго сумматора 9. Диапазон изменений числа Cpw лежит в пре делах от О до q/2, что соответствует сдвигу функции A,,(t) на выходе первого сумматора 2 в пределах половины периода во времени и в пределах ft радиан по фазе, а треугольной функции, формируемой далее в устройстве , соответственно на четверть периода и на радиан.

Смещение кода величину q/4 во втором сумматоре 9 необходимо дл  обеспечени  режима переполнени  первого сумматора 2 один раз на каждом цикле заполнени  НС 1.

Аналогично действует третий сумматор 10. Функци  A2(t) на его выходе сдвигаетс  соответственно еще на половину периода и на радиан лтносительно функции A,(t) на одном из его входов. Дл  этого на другой вход сумматора подаетс  число q/2.

Вторым мультиплексором 12, управл емым старшим разр дом кода (у , может быть выбран один из процессов A,(t) или A(t) дл  последующего формировани  треугольной функции Ae(t). Цифровой сигнал (t) с выхода второго мультиплексора 12 поступает на первый вход первого мультиплексора 3, а на второй вход последнего через блок 4 инверторов приходит обратный переменный код AJ|2,(t).

Первый мультиплексор 3 управл етс  импульсами q(t), формируемыми счетным триггером 5. Счетный триггер 5 переключаетс  под действием импульсов переполнени  первого 2 и третьего 10 сумматоров, которые коммутируютс  вторым переключателем 11 в зависимости от состо ни  старшего разр да числа Ц . Пол рность импульсов q(t) может измен тьс  с помощью первого переключател  6, дл  чего входы последнего соединены с пр мым и инверсным выходами счетного триггера 5, а управл ющий вход - с шиной Знак, на которую подаетс  соответствующий логический уровень.

В результате переключений счетного триггера 5 на выход первого мультиплексора 3 поочередно проход т функции ) и A,(t), преобразуемые далее с помощью ЦАП 7 в аналоговые эквиваленты, представл ющие собой ступенчатую функцию, среднее значение которой имеет вид треугольника с периодом Тс 2q/AЈ-,-. Фильтр 8 отфильтровывает высокочастотные составл ющие в спектре сигнала, который благо- дар  этому может быть получен гармоническим с частотой fc fT A/2q, управл емой кодом А.

Возможность получени  малых пере мещенйй фазы объ сн етс  тем, что сдвиг по времени функции A(t) в первом сумматоре 2 осуществл етс  только в пределах половины периода.и нет необходимости мен ть управл ющий код fy , во всем диапазоне возможных значений (практически от 0 до q), Этим гарантируетс  требуемый режим переполнений первого сумматора 2

(один раз на цикле заполнени  НС 1) независимо от малости исходного модулирующего числа о/ .

Таким образом, младшие разр ды управл ющего кода Cf1 измен ют фазу сигнала на выходе синтезатора в пределах от 0 до /2, старший разр д этого кода дает изменени  на , а по шине Знак фаза может быть изменена на обратную, что равносильно приращению фазы IT радиан.

Вторрй 9 и третий 10 сумматоры содержат разр дов соответственно 2 и 1. (Соответствующие младшие разр ды чисел ум и A ,(t) передаютс  далее непосредственно , мину  названные сумматоры .

Количество разр дов К первого сумматора 2 выбираетс  исход  из требуемой дискретности йЦ изменени  фазы, а именно:

К log г (1Г/&Ч) . Разр дность ЦАП 7 должна быть несколько большей, чтобы обеспечить дрпустимую относительную погрешность 8X&lf)Atf приращений фазы, т.е. ЦАП 7 должен иметь не менее m log C«Yu(f) + + logJ&(f/S(&lfXl- logJ;iT/Ј UqO разр дов . Так, например, при сравнительно простом 10-разр дном ЦАП 7 и 6-раз ;р дном первом сумматоре 2 обеспечиваетс  дискретность изменени  фазы ,05 рад 3°с относительной погрешностью, не превышающей ±3%.

Claims (1)

1. Формула изобретени 

   Синтезатор частот, содержащий последовательно соединенные накапливающий сумматор и первый сумматор кодов, последовательно соединенные счетный триггер, первый переключатель, первый мультиплексор, цифроаналого- вый преобразователь и фильтр, а также блок инверторов, вход и выход которо

   664556

   го соответственно соединен с первым и вторым входами первого мультиплексора , инверсный выход счетного триггера соединен с вторым входом первого переключател , управл ющий вход которого  вл етс  знаковым входом синтезатора частот, при этом тактовый и кодовый входы накапливающего сумма- JQ тора  вл ютс  соответственно опорным входом и входом управлени  частотой синтезатора частот, отличающийс  тем, что, с целью уменьше-- ни  дискретности изменени  фавы выход- 15 ного сигнала, введены второй сумматор кодов, второй мультиплексор и последовательно соединенные третий сумматор кодов и второй переключатель , выход и второй вход которого 20 соответственно подключены к входу

   счетного триггера и к выходу переполнени  первого сумматора кодов, первый вход и выход второго мультиплексора соединены соответственно с кодовым 25 выходом третьего сумматора кодов и с первым входом первого мультиплексора, второй вход второго мультиплексора объединен с первым входом третьего сумматора кодов и подключен к выходу 30 первого сумматора кодов, к второму входу которого подключен выход второго сумматора кодов, первый кодовый вход которого  вл етс  входом кода младших разр дов управлени  фазой синтезатора частот, управл ющий вход второго мультиплексора объединен с управл ющим входом второго переключател  и  вл етс  входом старшего разр да кода управлени  фазой синтезатора дО частот, второй кодовый вход второго сумматора кодов и второй кодовый вход третьего сумматора кодов  вл ютс  соответственно входом кода числа q/4 и входом кода числа q/2, где д5 - емкость накапливающего сумматора; п - число двоичных разр дов накапливающего сумматора.

   35