SU1172011A1

SU1172011A1 - Цифровой синтезатор частоты

Info

Publication number: SU1172011A1
Application number: SU843701082A
Authority: SU
Inventors: Александр Исаакович Урьяс; Борис Алексеевич Трапезников
Original assignee: Предприятие П/Я М-5068
Priority date: 1984-02-09
Filing date: 1984-02-09
Publication date: 1985-08-07

Abstract

ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ содержащий соединенные в кольцо перестраиваемый генератор , смеситель, делитель частоты с переменным коэффициентом делени , импульсно-фазовый детектор и фильтр нижних частот последовательно, соединенные генератор опорной частоты и делитель частоты с посто нным коэффициентом делени , выход которого подключен к второму входу импульсно-фазового детектора, умножитель частоты, который включен между выходом генератора опорной частоты и другим входом смесител , счетчик и цифроаналоговый . преобразователь, выход которого подключен к управл ющему входу перестраиваемого генератора, о т л и чающийс тем, что, с целью увеличени быстродействи при перестройке по диапазону частот, между выходом счетчика и входом цифроаналогового преобразовател введены последовательно соединенные первый сумматор , второй сумматор и регистр, а также формирователь одиночного ш пульса, инвертор и датчик кода, выход которого подключен к второму кодовому входу первого сумматора, выход которого соединен также с вторым кодовым входом второго сумматора , вход разрещени записи реi гистра, вход инвертора и вход обнулени счетчика объединены и под (Л ключены к выходу формировател одиночного импульса, выход инвертора с соединен с входом разрешени счета счетчика, тактовьй вход формировател одиночного импульса объединен с тактовьм входом счетчика и соединен с выходом генератора опорной частоты, а сигнальный вход формировател одиночного импульса подключен к выходу делител частоты с переменным коэффициентом делени .

Description

1 ,

Изобретение относитс к радиотехнике и может быть использовано в устройствах стабилизации дискретного множества частот радиоприемной радиопередающей и измерительной техники . . .

Цель изобретени - увеличение быстродействи при перестройке в диапазоне частот.

- .;

; На чертеже представлена структур ,йа элект й ска . цифрового синтезатора частоты.

Цифровой синтезатор частоты содержит генератор 1 опорной частоты, умножитель 2 частоты, смеситель 3, i перестраиваемьй генератор 4, делитель 5 частоты с посто нным коэффициентом делени , делитель 6 частоты с переменным коэффициентом делени (ДКПД), импульсный фазовый детектор 7, фильтр 8 нижних частот (ФНЧ), цифроаналоговый преобразователь (ЦАП) 9, формирователь 10 одиночного импульса (ФОН), инвертор 11, счетчик 12, первый 13 и второй 14 сумматоры, регистр 15, датчик 16 кода.

Цифровой х;интезатор частоты работает следующим образом.

ФОН 10, инвертор 11, счетчик 12-, первый 13 и второй 14 сумматоры , регистр 15, ЦАП 9 и датчик 16 кода образуют блок автопоиска.

В режиме синхронизма периоды следовани импульсов на выходе ДПКД 6 и делител 5 частоты равны между собой . Выходна частота цифрового синтезатора частоты равна

М f

N.f -h К - о )

вы

где N - .коэффициент умножени умножител 2 частоты; f f - частота генератора 1 опорной частоты;

М и К г коэффициенты делени соответственно ДПКД 6 и делител 5 частоты. Импульс с выхода ДПКД 6 с периоМ дом повторени Т гIfTf посВык о тупает на сигнальный вход ФОН 10,

на выходе которого формируетс импульс длительностью г, синхронизированный с опорной частотой. Этот импульс через инвертор 11 поступает на вход счетчика 12, производ его

720112

обнуление на врем и разрешает счет импульсов опорной частоты f на врем () . Б счетчике 12 за это врем формируетс двоичное число,

5 равное ), и поступает на вход первого сумматора 13. На другой вход сумматора 13 с датчика 16 кода поступает код чи9ла Р, которое равно fg(Т-С). Код числа Р поступает в инверсном коде и в первом сумма:торе 13 происходит вычитание кодов, поступающих на его входы и в режиме синхронизма на выходе первого сумматора 13 будет число, равное нулю. Это число

S во втором сумматоре 14 складываетс с числом на выходе регистра 15 и каждые секунд выходным импульсом ФОН 10 результат вновь записываетс в регистр 15. Следовательно, в режиме

0 синхронизма число на выходе регист ра 15 и напр жение на выходе ЦАП 9 посто нны.

ФОИ 10 необходим дл исключени сбоев в работе системы автоподстрой5 ки и формирует длительность импульса , кратную периоду повторени опорной частоты fo . I

При изменении коэффициента делени

ДПКД 6 измен етс период повторени импульсов на его выходе и становитс равным Т. За врем (Т. -) на выходе счетчика 12. по вл етс число, равное f(T,-c), а на выходе первого сумматора 13 по витс число, равное

5 f (Т,-Tjj) . Это число просуммируетс во втором сумматоре 14 с числом, наход щимс в регистре 15 и, полученна сумма следующим импульсом с выхода ФОИ 10 вновь запишетс в регистре 1.5, изменив его содержимое на некоторую величину. Это приращение через ЦАП 9 измен ет частоту перестраиваемого генератора 4 в сторону уменьшени расстройки. Этот процесс

повтор етс несколько раз, пока частота повторени импульсов на выходе ДПКД 6 не становитс настолько близкой к f /К, что происходит захват в кольце фазовой автоподстройки и система автоподстройки вновь переходит в устойчивое состо ние синхронизма.

Таким образом, при смене коэффициента делени ДПКД 6 при.перестройке , 5 по диапазону частот управ.гг ющее напр жение на выходе ЦЛП 9 ичмен етс пропорционально изменрнпр) чгктоты перестраиваемого re ieii;tT( р.1 t. При 1172 этом выигрыш во времени установлени пропорционален величине f -. Ммин f о Т, макс е соответственно максимальный , средний и минимальный 5 11 коэффициенты делени ДПКД ( Использование предложенного цифрового синтезатора частоты позволит уменьшить врем перестройки при : одновременном снижении требований к линейности характеристики перестройки и точности начальной установки частоты по диапазону.

Claims

ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ,, содержащий соединенные в кольцо перестраиваемый генератор , смеситель, делитель частоты с переменным коэффициентом деления, импульсно-фазовый детектор и фильтр нижних частот последовательно, соединенные генератор опорной частоты и делитель частоты с постоянным коэффициентом деления, выход которого подключен к второму входу импульсно-фазового детектора, умножитель частоты, который включен между выходом генератора опорной частоты и другим входом смесителя, счетчик и цифроаналоговый преобразователь, выход которого подключен к управляющему входу перестраиваемого генератора, о т л и чающийся тем, что, с целью увеличения быстродействия при перестройке по диапазону частот, между выходом счетчика и входом цифроаналогового преобразователя введены последовательно соединенные первый сумматор, второй сумматор и регистр, а также формирователь одиночного импульса, инвертор и датчик кода, выход которого подключен к второму кодовому входу первого сумматора, выход которого соединен также с вторым кодовым входом второго сумматора, вход разрешения записи регистра, вход инвертора и вход обнуления счетчика объединены и подключены к выходу формирователя одиночного импульса, выход инвертора соединен с входом разрешения счета счетчика, тактовый вход формирователя одиночного импульса объединен с тактовьм входом счетчика и соединен с выходом генератора опорной частоты, а сигнальный вход формирователя одиночного импульса подключен к выходу делителя частоты с переменным коэффициентом деления.

SU,., 1172011