SU623247A1 - Цифровой синтезатор частот - Google Patents

Description

Изобретение отнесетс  к радиотехнике, приборостроению и автоматике и может быть использовано в диекретных системах обработки иифор.мации.

Изве.стен цифровой синтезатор частот, содержащий последовате.1ьио соединенные датчик опорных частот м фазовый детектор, а также Г1оследовате.льно соединенные фильтр нижних частот, управл ющий э.чемент , перестраиваемый генератор, делите,1ь частоты с посто нным коэффициентом и делитель частоты с переменным коэффициентом делени , выход которого иодключен к дpyгo iy входу фазового детектора 1.

Однако в спектре выходного колебани  синтезатора частот приеутетвуют соетавл юнлие , крагные опорной частоте.

Цель изобретени  - улучшение подавлени  в спектре выходного колебани  составл ющих , кратных опорной частоте.

Цель достигаетс  тем, что в цифровой еинтезатор частот, содержаиий последовательно соединенные опорных частот и фазовый детектор, а также иоследовательно .соединенные фи.:1ьтр нижних частот, унрав .ч ющий элемент, нерестраиваемый генератор , дел 11тел ь частоты с носто нным коэ(|)фициентом делени  н делитель частоты с переменным коэффициентом де,теии  ,выход которого иодключен к друго.мх вход ())азового детектора, в.зедены нос,ледовате.1ьно соедииеи 1е блок задержки, элемент И и инфроЛ5ОЙ интегратор, выход ) соедииен со входом нижних частот, тактовые вхо ды блока задержки и цифрового интегратора подключены к другому выходу датчика опорных частот, первый выход фазового детектора соединен с другими входами блока задержки и элемента И, а второй выход с|эазового детектора соединен с управл ющн .1 входо.м цифрового iiHferpaTopa.

На чертеже приведена структурна  электрическа  схема предложенного синтезатора .

Claims (2)

1. Цифровой синтезатор частот содержит последовательно соединенные датчик 1 опорных чаетот и фазовый детектор 2, а также последовательно соединенные фильтр 3 нижних частот, управл ющий элемент 4, перестраиваемый генератор 5, делитель 6 частоты с посто нным коэффициентом делени  и делитель 7 чаетоты с переменным коэффициентом делени , выход которого подключен к другому входу фазового детектора 2, блок 8 задержки, элемент И 9 и цифровой интегратор 10. Выход цифрового интегратора 10 соединен со входом фильтра 3 нижних частот, тактовые входы блока 8 задержки и цифрового интегратора 10 подключены к другому выходу датчика 1 опорных частот, первый выход фазового детектора 2 подключен к другим входам блока 8 задержки и элемента И 9, а второй выход фазового детектора 2 соединен с управл ющим входом цифрового интегратора 10. Синтезатор частот работает следующим образом. Включение в контур импульсно-фазовой автоподстройки частоты астатического звена - цифрового интегратора 10 придает системе регулировани  астатические свойства как по частоте, так и по фазе. В этом случае режим синхронизации перестраиваемого генератора 5 поддерживаетс  посто нным напр жением с выхода цифрового интегратора 10, поступающим на управл ющий элемент 4. Цифровой интегратор 10 «запоминает требуемый уровень напр жени . Допускаетс  принципиальна  возможность с нулевой остаточной расстройкой по фазе. Однако даже при идеальном совпадении фаз подстраиваемого и эталонного сигналов, на выходе фазового детектора 2 будут вырабатыватьс  короткие импульсы с частотой ,KOTopbie отраз тс  на спектре выходного колебани  синтезатора частот. Последнее св зано с неизбежным технологическим разбросом элементов фазового детектора 2 и других устройств синтезатора . Дл  того, чтобы преодолеть это, в контур регулировани  синтезатора частоты включено устройство формировани  зоны нечувствительности по времени, состо щее из последовательно включенных блока 8 задержки и элемента И 9. Сигнал с первого выхода фазового детектора 2 подаетс  на один из входов элемента И 9 непосредственно , а на второй - после обработки в блоке 8 задержки. На выход элемента И 9 и на вход цифрового интегратора 10 пройдут только такие импульсы с выхода фазового детектора 2, длительность которых больше времени запаздывани  в блоке 8 задержки. Импульсы меньщей длительности не пропускаютс  на вход цифрового интегратора 10 и не оказывают вли ни  на уровень выходного напр жени  последнего. Благодар  этому в установившемс  режиме при разности фаз подстраиваемых сигналов , не выход щей за заданные пределы, принципиально исключаетс  возможность наложени  на управл ющий сигнал, поступающий с выхода цифрового интегратора 10 на фильтр 3 нижних частот,, а следовательно , и на управл ющий элемент 4 сигнала с частотой fim и его гармониками, (лютветственно исключаетс  возможность попадани  в спектр выходного колебани  синтезатора составл юпхих с частотойiam . Величина остаточной расстройки определ етс  разрешающей способностью системы . Фильтр 3 нижних частот, предназначен только дл  фильтрации быстрых флуктуационных процессов, вносимых источником питани  и паразитными св з ми, а также дл  сглаживани  выходного сигнала цифрового интегратора 10. Сокращение длительности процесса настройки достигаетс  в предложенном синтезаторе частот благодар  тому, что настройка осуществл етсй со скоростью, пропорциональной величине ощибки, определ ющей длительность сигнала на первом выходе фазового детектора
2. 2. Дл  этого в схему синтезатора включен цифровой интегратор 10. Тактовый вход цифрового интегратора 10 соединен с соответствующим выходом датчика опорных частот. Выход элемента И 9 подключен к управл ющему входу интегратора 10. Частота импульсов, поступающих на тактовый вход цифрового интегратора 10 с датчика опорной частоты, во много раз выше частоты fsm, . Число шагов, которое сделает цифровой интегратор 10 в течение одного импульса с выхода фазового детектора 2, пропорционально длительности последнего . Предложенный синтезатор частот позвол ет в значительной степени совместить высокую скорость установлени  частоты, малый шаг сетки и высокую спектральную чистоту выходного колебани . Б установившемс  режиме из спектра выходного колебани  синтезатора полностью исключаютс  составл ющие с частотой и ее гармониками , причем услови  фильтрации выходного сигнала не завис т от номинала частоты эталонного сигнала. Формула изобретени  Цифровой синтезатор частот, содержащий последовательно соединенные датчик опорных частот и фазовый детектор, а также последовательно соединенные фильтр нижних частот, управл ющий элемент, перестраиваемый генератор, делитель частоты с посто нным коэффициентом делени  и делитель частоты с переменным коэффициентом делени , выход которого подключен к другому входу фазового детектора, отугмча/ощийс  тем, что, с целью улучшени  подавлени  в спектре выходного колебани  составл ющих , кратных опорной частоте, в него введены последовательно соединенные блок задержки , элемент И и цифровой и нтегратор,вЕ |ход которого соединен со входом фильтра нижних частот, тактовые входы блока задержки и цифрового интегратора подключены к

   другому ныхолу датчика опорных частот, первый выход фазового детектора соединен с другими входами блока задержки и элемента И. а второй выход фазового детектора соединен с управл ющим входом цифрового интегратора.

   Источники информации, прин тые во внимание при экспертизе:

   I. Левин В. А., Нисневич Д. Г. Некоторые вопросы построени  цифровых синтезаторов частот. «Электросв зь, № 4, 1976,с . 73-79.