RU2597670C1

RU2597670C1 - Цифровой синтезатор изменяющейся частоты

Info

Publication number: RU2597670C1
Application number: RU2015120115/28A
Authority: RU
Inventors: Вячеслав Юрьевич Капустин
Original assignee: Закрытое акционерное общество "ОКБ "РИТМ"
Priority date: 2015-05-27
Filing date: 2015-05-27
Publication date: 2016-09-20

Abstract

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, и может использоваться для измерения частоты Доплера в радиолокации и гидролокации, для формирования тестовых и маскирующих сигналов в аудиометрии. Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 10, коммутатор 11, перемножитель 7, сумматор 8, блок вычисления фазы 13, блок вычисления амплитуды 14, цифро-аналоговый преобразователь 15 и фильтр нижних частот 16, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, выход которого соединен с вторым входом коммутатора 11, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 9, выход которого соединен с тактовыми входами блока вычисления периодической функции 10 и блока формирования случайной последовательности 6, датчик кода диапазона частот 4, выход которого соединен с вторым входом перемножителя 7, датчик кода начальной частоты 5, выход которого соединен с вторым входом сумматора 8, и генератор тактовых импульсов 12, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 9 и блока вычисления фазы 13. Достигаемый технический результат - обеспечение возможности синтеза сигнала с устанавливаемыми длительностью, диапазоном, начальной (центральной) частотой и произвольным законом частотной модуляции, в том числе и псевдослучайным. 2 ил.

Description

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, для измерения частоты Доплера в радиолокации и гидролокации, адаптивных широкополосных системах связи, для формирования тестовых и маскирующих сигналов в аудиометрах.

Известны синтезаторы изменяющейся частоты, содержащие датчик кода длительности сигнала, первый делитель частоты с переменным коэффициентом деления, датчик кода диапазона частот, первый делитель частоты с дробно-переменным коэффициентом деления, датчик кода начальной частоты, реверсивный счетчик, второй делитель частоты с дробно-переменным коэффициентом деления, счетчик приращения фазы, вычислитель амплитуд, цифро-аналоговый преобразователь, задающий генератор, второй делитель частоты с переменным коэффициентом деления, счетчик, блок памяти и датчик адреса функции [1, 2].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор изменяющейся частоты, содержащий датчик кода длительности сигнала, датчик адреса функции, датчик кода диапазона частот, датчик кода начальной частоты, блок памяти, перемножитель, делитель частоты с переменным коэффициентом деления, накапливающий сумматор, сумматор, генератор тактовых импульсов, блок вычисления фазы, вычислитель амплитуды и цифро-аналоговый преобразователь [3].

Однако недостатком таких синтезаторов является невозможность формирования произвольного закона изменения частоты сигнала, в том числе скачкообразного и псевдослучайного.

Цель изобретения - формирование произвольных законов изменения частоты не только монотонных, но и скачкообразных, в том числе и псевдослучайных.

Поставленная цель достигается тем, что в цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик кода диапазона частот, перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот, а также последовательно соединенные датчик адреса периодической функции и блок вычисления периодической функции, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовым входом блока вычисления периодической функции, датчик кода начальной частоты, выход которого соединен со вторым входом сумматора, и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления и блока вычисления фазы, дополнительно введены последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности и коммутатор, выход которого соединен со вторым входом перемножителя, а второй вход коммутатора соединен с выходом блока вычисления периодической функции и тактовый вход блока формирования случайной последовательности соединен с выходом делителя с переменным коэффициентом деления.

На Фиг. 1 приведена структурная схема цифрового синтезатора частот изменяющейся частоты. На Фиг. 2 приведена структурная схема блока формирования псевдослучайной последовательности.

Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 10, коммутатор 11, перемножитель 7, сумматор 8, блок вычисления фазы 13, блок вычисления амплитуды 14, цифро-аналоговый преобразователь 15 и фильтр нижних частот 16, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования случайной последовательности 6, выход которого соединен со вторым входом коммутатора 11, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 9, выход которого соединен с тактовыми входами блока вычисления периодической функции 10 и блока формирования псевдослучайной последовательности 6, датчик кода диапазона частот 4, выход которого соединен со вторым входом перемножителя 7, датчик кода начальной частоты 5, выход которого соединен с вторым входом сумматора 8, и генератор тактовых импульсов 12, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 9 и блока вычисления фазы 13.

Цифровой синтезатор изменяющейся частоты работает следующим образом.

С помощью датчиков 1-5 устанавливают необходимые значения длительности сигнала Т_с, адреса требуемой функции изменения частоты или длины формируемой М-последовательности, диапазона D изменения частоты и начальной частоты F₀. В зависимости от того, какой выбран закон изменения частоты, регулярный или псевдослучайный, на вход перемножителя 8 через коммутатор 11 будет поступать код q_i закона изменения частоты либо с выхода блока вычисления периодической функции 10, либо с выхода блока формирования псевдослучайной последовательности 6. По каждому импульсу с выхода делителя с переменным коэффициентом деления 9 на вход перемножителя 7 будет поступать новое значение кода q_i изменения частоты. Делитель с переменным коэффициентом деления 9 обеспечивает отработку необходимой длительности закона изменения частоты Т_ч=К·Т_мин.

Отработка необходимого диапазона D изменения частоты обеспечивается перемножителем 8, в котором код q_i умножается на величину D и далее полученный код суммируется сумматором 8 с кодом начальной частоты F₀. Полученный код Q поступает на вход блока вычисления фазы 13, т.е.

Q=F₀+D·q_i.

Блок вычисления фазы 13 и блок вычисления амплитуды 14 обеспечивают формирование выходной синусоидальной функции с частотой, определяемой выражением:

F_вых=F_c·Q/2ⁿ=(F₀+D·q_i) ·Fc/2ⁿ,

и при условии, что F_c численно равна 2ⁿ, имеем F_вых, численно равную Q.

Таким образом величина Q полностью определяет значение выходной частоты. При установленном диапазоне изменения частот, равном нулю, частота выходного сигнала будет фиксированной и равной значению кода F₀, т.е. на выходе мы получим тональный сигнал. Если в качестве периодической функции изменения частоты будет использована какая-либо монотонная возрастающая функция, например линейная, то частоты выходного сигнала будет меняться от значения F₀ до F₀+D и, наоборот, если будет использована монотонная ниспадающая функция, то частота выходного сигнала будет изменяться от величины F₀-D до F₀. При использовании в качестве периодической функции изменения частоты знакопеременной функции, например синусоидальной, частота выходного сигнала будет колебаться от значения F₀-D до значения F₀+D.

Таким образом видно, что величина F₀ в зависимости от используемой функции изменения частоты может быть значением начальной частоты, конечной частоты и средней частоты. Точно также, при использовании в качестве функции изменения выходной частоты псевдослучайной М-последовательности можно получить в качестве выходного сигнала узкополосный шум с центральной частотой F₀ полосой от F₀-D до F₀+D и при фиксированном знаковом разряде, плюсовом или минусовом, получим соответственно полосовой шум в диапазоне от F₀ до F₀+D или от F₀-D до F₀.

В качестве блока вычисления периодической функции может быть использовано постоянное запоминающее устройство, в которое заранее прошиты значения используемой функции изменения частоты или любое другое вычислительное устройство, например микропроцессор, который обеспечивает вычисления функции изменения частоты по заранее определенному алгоритму. Блок формирования псевдослучайной последовательности 6 может представлять собой обычный генератор М-последовательности, один из вариантов реализации которого представлен на фиг. 2.

Такой генератор состоит из сдвигающего регистра 19 с блоком сумматоров 17 по модулю два и коммутатором 18 в цепи обратной связи. Длина М-последовательности и соответственно разрядность сдвигающего регистра 19 определяются выходным кодом датчика длины псевдослучайной последовательности. Этот код обеспечивает подключение необходимых выходов блока сумматоров 17 по модулю два с помощью коммутатора 18 к последовательному входу регистра сдвига 19. Этот же код одновременно поступает на вход преобразователя кодов 20, который преобразует входной двоичный код в выходной позиционный, в результате на его младших разрядах появятся разрешающие сигналы. Количество разрядов разрешающих сигналов соответствует разрядности регистра сдвига 19. Эти сигналы пропускают через второй коммутатор 21 на выход блока формирования псевдослучайной последовательности только те разряды регистра сдвига 19, которые участвуют в формировании псевдослучайной последовательности.

Реализован блок формирования псевдослучайной последовательности 6 может быть также с использованием микропроцессора. Перемножитель 7 представляет собой устройство умножения кода без знака, поступающего с датчика кода диапазона частот 4, на код со знаком, поступающий с выхода коммутатора 11. В качестве сумматора 8 используется обычный двоичный сумматор кодов со знаками. Блок вычисления фазы 13 представляет собой накопительный сумматор. В качестве блока вычисления амплитуды 14 может быть использовано постоянное запоминающее устройство, в которое заранее занесены значения выходного сигнала, например синусоидального сигнала, либо любое вычислительное устройство, например на основе микропроцессора. При выборе достаточно мощного и быстродействующего микропроцессора цифровой синтезатор изменяющейся частоты может быть весь реализован на его основе.

Таким образом, предлагаемый цифровой синтезатор изменяющейся частоты обеспечивает формирование произвольных законов изменения частоты, в том числе скачкообразных и псевдослучайных, с изменяемыми длительностью периода повторения и диапазоном изменения частоты.

Литература

1. Авторское свидетельство СССР №1197044, кл. Н03В 23/00, 1985. Цифровой синтезатор изменяющейся частоты. В.С. Григорьев, В.Ю. Капустин, П.А. Гадяцкий и С.В. Попов.

2. Авторское свидетельство СССР №1298836, кл. Н03В 29/00, 1987. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев, С.В. Попов и Л.В. Иволга.

3. Авторское свидетельство СССР №1578800, кл. Н03В 23/00, 1990. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев и О.Л. Лапаухова.

Claims

Цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик кода диапазона частот, перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот, а также последовательно соединенные датчик адреса периодической функции и блок вычисления периодической функции, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовым входом блока вычисления периодической функции, датчик кода начальной частоты, выход которого соединен с вторым входом сумматора, и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления и блока вычисления фазы, отличающийся тем, что с целью формирования произвольных законов изменения частоты выходного сигнала, в том числе и псевдослучайных, введены последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования случайной последовательности и коммутатор, выход которого соединен со вторым входом перемножителя, а второй вход коммутатора соединен с выходом блока вычисления периодической функции и тактовый вход блока формирования случайной последовательности соединен с выходом делителя с переменным коэффициентом деления.