SU1298836A1

SU1298836A1 - Цифровой синтезатор измен ющейс частоты

Info

Publication number: SU1298836A1
Application number: SU853931966A
Authority: SU
Inventors: Вячеслав Юрьевич Капустин; Виталий Савельевич Григорьев; Сергей Витальевич Попов; Людмила Валентиновна Иволга
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1985-07-18
Filing date: 1985-07-18
Publication date: 1987-03-23

Abstract

Изобретение относитс к радиот - технике и обеспечивает формирование произвольных законов изменени выходной частоты. Цифровой синтезатор со-« держит датчик 1 кода длительности сигнала, делители частоты с переменным коэф. делени (ДОКД) 2,12, датчик 3 кода диапазона частоты, делители частоты с дробно-переменным коэф.делени 4, 7, датчик 5 кода начальной частоты, реверсивный счетчик ю оо оо 00 о

Description

6, счетчик 8 приращени фазы, вычислитель 9 амплитуд, ЦАП 10, задающий генератор 11, счетчик 13, блоки пам ти (БП) 14, 16, датчик 15 адреса функции, делитель частоты 17. С помощью датчиков 1, 3, 5, 15 устанавливаютс соотв. необходимые значени Каждому линейному участку аппроксимации выбранной функции изменени частоты, записанной в БП 14, 1о соответствует свой коэф.делени на управл ющих входах ДПКД 12. Коэф. делени на управл ющих входах ДПКД 12

1

Изобретение относитс к радиотехнике и может быть использовано дл получени измен кщейс по произвольному закону частоты в различных системах св зи, гидролокации и в измерительной технике.

Цель изобретени - формирование произвольных законов изменени выходной частоты.

На чертеже представлена структурна электрическа схема цифрового синтезатора измен ющейс частоты.

Цифровой синтезатор измен к цейс частоты содержит датчик I кода длительности сигнала, первый делитель 2 частоты с переменным коэффициентом делени (дакд), датчик 3 кода диапазона частоты, первый делитель 4 частоты с дробно-переменным коэффициентом делени (ДДПКД), датчик 5 кода начальной частоты, реверсивный счетчик 6, второй ДДЖД 7, счетчик 8 приращени фазы, вычислитель 9 амплитуд цифроаналоговый преобразователь (ЦАП 10, задающий генератор 11, второй ДПКД 12, счетчик 13, первый блок 14 пам ти, датчик 15 адреса функции, второй блок 16 пам ти, делитель 7 частоты.

Цифровой синтезатор измен ющейс частоты работает следующим образом.

С помощью датчика 1 кода длительности , датчика 3 кода диапазона, датчика 5 кода начальной частоты и датчика 15 адреса функции устанавливают соответственно необходимые значени длительности сигнала fс диапазона

измен ютс через определенное кол-во импульсов на входе счетчика 13. «Смена кода на адресных входах БП 14, 16 через посто нное число импульсов обеспечивает аппроксимацию функции линейными участками с равномерным разбиением во времени и, в общем случае, неравномерным разбиением по частоте. Полное заполнение счетчика В соответствует отсчету -периода 23Г синусоиды выходной частоты синтезатора. Вычислитель 9 преобразует значени фазы в цифровые значени амплитуды. 1 ил.

o

5

изменени частоты D, начальной частоты „, требуемую функцию изменени частоты из набора занесенных в первый 14 и второй 16 блоки пам ти.

Импульсы с выхода второго ДПКД 12 поступают на вход первого ДДПКД 4, имеющего емкость 2 . Каждому i-му линейному участку аппроксимации выбранной функции изменени частоты соответствует коэффициент делени К , на управл ющих входах второго ДПКД , 12. Емкость счетчика 13 целесообразно выбирать равной емкости первого ДДПКД 4, т.е. равной 2. Тогда коэффициенты К,2; на управл ющих входах второго ДПКД.12 будут измен тьс через каждые 2 счетчика 13.

импульсов на выходе

Е-Р

Смена кода на адресньгх входах пер вого 14 и второго 16 блоков пам ти через посто нное число импульсов 2 обеспечивает в устройстве аппроксимацию функции линейными участками с равномерным разбиением по времени на и в общем случае неравномерным разбиением по частоте на ьВ .

Длительность отрабатываемого сигнала ТГ определ етс по формуле

е . . где 2 - емкость счетчика 13;

Т - период частоты f.,;

К„ - коэффициент делени первого ДПКД 2;

К - коэффициент делени делител 17 частоты.

Таким образом, смена коэффициентов

f-P К ц., осуществл етс через 2 К/

импульсов выходной частоты первого ДПКД 2.

Длительность интервала разбиени .ut

можно определить как

f- p i L 2 -Т:, -к.

К.

-Э 1 -Мт За врем - л 1 на выход второго

ДПКД 2 поступает количество импульсов р

Nvai 2 К /К,,, . Коэффициенты - К определ ютс ел едующим о б р а 3 ом:

&i.

D:

К

17

-Г.

D

. где oL- коэффициент пропорциональности . . „

Учитыва , что

. N,2;

На выход второго Д1ШД 12 за врем

поступает количестно импульсов рр

г 2 2

N.™ 111 N , -- .

12

Hi

D

i 1 i l

На выход первого ДЦПКД 4 за врем (f поступает количество импульсов

N, Na

К„/2 , 1 1

К D

и, принима во внимание, что датчиком 3 кода диапазона записываетс в первый ДДПКД-4 код К.,, численно равный девиации D, имеем

N LIlbD;l.

i 1

Таким образом, в первый блок 14 пам ти записываютс коэффициенты 1 1 , а на выход первого ДДПКД 4 за врем 1, поступает 2 Р

) |&D:J| импульсов, ЧТО соответству1 1

ет отработке суммы модулей приращений девиаций лО за врем Т: ,

В реверсивном счетчике 6 код частоты Q за врем измен етс от свое- го начального до конечного значени со скоростью поступлени импульсов на его счетный вход и знаков приращени на входе реверса. Функци изменени результирующего кода на выходе реверсивного счетчика 6 соответствует линейно-ступенчатой аппроксимации произвольной функции изменени выходной частоты.

Отработка участков с нулевым приращением девиации (участок тональ

2983364

ного сигнала) обеспечиваетс подачей запрещающего сигнала на управл ющий вход второго ДПКД 12 с первого выхода второго блока 16 пам ти. 5 Импульсы частоты синхронизации f, поступают с второго выхода задающего генератора I на тактовый вход второго ДДПКД 7 емкостью 2 % частота на ; выходе которого . Счетчик 8 О приращени фазы емкостью 2 подсчи- тьшает число импульсов, поступающих на его вход, полное заполнение счетчика 8 приращени фазы соответствует, отчету периода 201 синусоиды выход

15

20

ной частоты fgj, синтезатора.

Вычислитель 9 преобразует непрерывно нарастающие.числа счетчика 8 приращени фазы и текущие цифровые значени амплитуды, которые преобразуютс ЦДЛ 10 в непрерывный выходной сигнал частотой

-BbiX

/2 f,.Q/2

5

0

5

0

5

0

5

Соответственно определ ютс начальна Q , конечна Q верхн Qg и нижн Q выходные частоты.

Разр дность Р счетчика 13 и целочисленные коэффициенты К . выбираютс из условий обеспечени необходимой точности апцроксимации исходной функции изменени частоты. Чем больше Р и К.,2; , тем больше участков аппроксимации и точнее границы их смены по отношению к исходной кривой изменени частоты.

Коэффициент К можно вычислить , , например, из услови получени минимальной длительности

К,

Ml 3 с мин где LPI I -одновременно вл етс и дискретом приращени длительности выходного сигнала.

Емкость 2 первого ДДПКД 4 определ етс желаемой верхней границей множества S разности между верхним и нижним значени ми выходных частот

,: о tn + n

И При условии, что численно f 2 2 Sup Sj.

-Емкость 2 второго ДДПКД 7 определ етс исход из требуемого шага дискретности приращени частоты, равной минимальной выходкой частоте, цц . При величина т, как правило, беретс равной 6-8 дл обеспечени требуемой спектральной частоты сигнала на выходе ПДП )0.

Коэффициенты К,, коэффициентом

К.

св заны выражени ми

к

Hi Р

К

17

JD 2 ,

1

If п 2

У к ЗД EI

Ьг ТГГ Следовательно, если все л Dij равны между собой по модулю и знаку, то / К. / К , т.е. имеем частный случай синтеза линейного частотно-модулированного сигнала с возрастающей (. К, ) или убывающей (К К текущей выходной частотой. Случай когда uD,- не равны между собой, но имеют одинаковые значени приращени

т.е,

i -1

luD-l Dj,. соответствует монотонной функции изменени выходной частоты. Наконец, ели D, отличаютс между собой по знаку и модулю.

т.е, D( D имеем случай произы вольной.функции изменени выходной

частоты.

После отработки функции сигнал с выхода переполнени счетчика 13 обеспечивает установку реверсивного счетчика 6 в исходное состо ние по входу предварительной установки, тем самым обеспечиваетс при необходимости периодическое повторение произвольной функции изменени выходной частоты.

В качестве счетчика 8 приращени фазы используетс двоичный счетчик, емкость которого равна числу отсчетов синусоидальной функции на период. Б простейшем случае вычислитель 9 - это блок пам ти, в который записаны выборки амплитуды синусоидального сигнала в пределах периода, или преоб-. разователь кодов по квадрантам с блоком пам ти выборок амплитуды в пределах одного квадранта.

В качестве задающего генератора 11 может быть использован, например, кварцевый генератор с двум делител ми с посто нными коэффициентами делени , обеспечивающими выходные частоты f 2 и fj, .

В блок 14 пам ти занос тс целочисленные коэффициенты отношений ко- танг.енсов углов tfj наклона линейных участков аппроксимации произвольной функции изменени выходной частоты во времени в пределах диапазона ее изменени . Число линейных участков аппроксимации огранр1чено, поэтому избыток объема пам ти используетс дл занесени коэффициентов р да необхо

988366

димых функций, что обеспечивает оперативную их смену датчиком 15 адреса функции. Например, при использовании ПЗУ на 256 слов в блок 14 пам ти мож- 5 но занести 16 функций, аппроксимированных 16 линейными участками.

В блок 16 пам ти по первому выходу заноситс код управлени , который обеспечивает, зайрет рабо.ты второго О ДПКД 12, а следовательно, и всего

тракта формировани кода изменени частоты во врем отработки горизонтального участка аппроксимирующей кривой изменени частоты. По второму вы- . 5 ходу блока 16 пам ти заноситс код управлени , обеспечивающий управление реверсом реверсивного счетчика 6 при отработке возрастающего или убывающего участка аппроксимирующей кривой

изменени частоты.

Датчики кода,.длительности, кода диапазона, кода начальной частоты, адреса функции 1, 3, 5 и 15 соответственно выполнены на базе декадных переключателей, но быть выполнены на основе любых коммутацион- элементов.

Счетчик 13 - это двоичный счетчик. Число старших разр дов Р счетчика 13, соединенных с первым 14 и вторым 16 блоками пам ти, определ етс количеством линейных участков аппроксимируемой функции (при 16 линейных участках ). Делитель 17 частоты выполнен на основе пересчетной схемы с посто нным коэффициентом, пересчета.

На основе пересчетных схем также вьтолнены первый 2 и второй 12 ДПКД например, на основе суммирзпющих или вычитающих счетчиков с управл емым сбросом в исходное состо ние. Входна частота делитс на целостщзй коэффициент делени , занесенный на управл ющие входы.

20

25

30

35

40

45

0

5

На базе накапливающего сумматора с использованием выхода по переполнению или преобразователей код - частота : выполнены первьш 4 и второй 7 ДЦПКД выходна частота которых определ етс как произведение входной частоты на отношение числа (кода), занесенное го на управл ющие входы, к емкости делител .

Реверсивный счетчик 6 выполнен по счетной схеме, имеющей управл ющие входы реверса и предустановки (параллельной записи).

Б предлагаемом цифровом синтезаторе измен ющейс частоты за счет введени второго блока пам ти и делител частоты возможно получение произвольной с одним или более экстремумами функции изменени выходной частоты, в том числе и монотонной, как частный случай. Указанное преимущество позвол ет расширить функменным коэффициентом делетш , датчи кода начальной частоты, поразр дные выходы которого подключены к соотве ствующим установочным входам реверсивного счетчика, последовательно соединенные датчик адреса функции и первый блок пам ти, счетчик, выход разр да переполнени которого подкл чен к входу предварительной установ

циональные возможности цифрового син- ки реверсивного счетчика, а выходы

Claims

тезатора измен ющейс частоты. Формула изобретени

Цифровой синтезатор измен ющейс частоты, содержащий последовательно соединенные датчик кода: длительности сигнала, первый делитель частоты с переменным коэффициентом делени , второй делитель частоты с переменным коэффициентом делени , первый делитель частоты с дробно-переменным коэффициентом делени , реверсивный счетчик, второй делитель частоты с дробно-переменным коэффициентом деле ни , счетчик приращени фазы, вычислитель амплитуд и цифроаналА овый преобразователь, задающий генератор, первый и второй выходы которого сое15

старших разр дов счетчика соединены с второй группой входов первого блока пам ти, а поразр дные выходы первого блока пам ти подключены к соответствующим установочным входам второго делител частоты с переменным коэффициентом дел.ени , отличающийс тем, что, с целью форми- с ровани произвольных законов измене- 20 ни выходной частоты, введены второй блок пам ти и делитель частоты, тактовый вход которого соединен с выходом первого делител частоты с переменным коэффициентом делени , а выход делител частоты подключен к входу счетчика, при этом первый и второй выходы второго блока пам ти соединены соответственно с управл ющим входом второго делител частоты с пере 25

динены соответственно с тактовым вхо- менным коэффициентом делени и с входом первого делител частоты с пере- дом управлени реверсом реверсивного менным коэффициентом делени и такто- -счетчика, при этом перва группа вхо- вым входом второго делител частоты с дов второго блока пам ти соединена с дробно-переменным коэффициентом делени , а также датчик кода диапазона частот, поразр дные выходы которого подключены к установочным входам первого делител частоты с дробно-пересоответствующими поразр дными выхо- 35 дами датчика адреса функции, а втора группа входов второго блока пам ти подключена к соответствующим выходам старщих разр дов счетчика.

Редактор В.Петраш

Составитель Ю.Ковалев

Техредм.Моргентал Корректор А.Зимокосов

Заказ 894/55 Тираж 902Подписное

ВНИШИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раущска наб., д.4/5

Производственно-полиграфическое предпри тие,г.Ужгород,ул.Проектна ,4

менным коэффициентом делетш , датчик кода начальной частоты, поразр дные выходы которого подключены к соответствующим установочным входам реверсивного счетчика, последовательно соединенные датчик адреса функции и первый блок пам ти, счетчик, выход разр да переполнени которого подключен к входу предварительной установ15

старших разр дов счетчика соединены с второй группой входов первого блока пам ти, а поразр дные выходы первого блока пам ти подключены к соответствующим установочным входам второго делител частоты с переменным коэффициентом дел.ени , отличающийс тем, что, с целью форми- с ровани произвольных законов измене- 20 ни выходной частоты, введены второй блок пам ти и делитель частоты, тактовый вход которого соединен с выходом первого делител частоты с переменным коэффициентом делени , а выход делител частоты подключен к входу счетчика, при этом первый и второй выходы второго блока пам ти соединены соответственно с управл ющим входом второго делител частоты с пере25

менным коэффициентом делени и с входом управлени реверсом реверсивного -счетчика, при этом перва группа вхо- дов второго блока пам ти соединена с менным коэффициентом делени и с вхо дом управлени реверсом реверсивного -счетчика, при этом перва группа вхо- дов второго блока пам ти соединена с

соответствующими поразр дными выхо- 35 дами датчика адреса функции, а втора группа входов второго блока пам ти подключена к соответствующим выходам старщих разр дов счетчика.