SU1109872A1 - Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ФАЗОВОГО ДЕТЕКТИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ НА НЕРАВНЫХ ЧАСТОТАХ, содержащее накопительный регистр, кодовый вход которого соединен с кодовой входной клеммой, а тактовый вход - клеммой первой импульсной последовательности, и последовательно соединенные дифроаналоговьй преобразователь и фильтр нижних частот, отличающеес  тем, что, с целью повьпиени  динамической точности детектпропани , в него введен триггер, один из входов которого ссэрдинен с клеммой второй импульсной последовательности, другой вход - с выходом импульсов переполнени  накопительного регистра, а выход - с входом старшего разр да 1щфроаналогового преобразовател , остальные входы которого поразр дно соединены с кодовым вгпходсм накопительного регистра.

Description

fB(t},fB

Фиг.1

1

Изобретение относитс  к области радиотехники, а именно к технике цифрового фазового детектировани  на неравных частотах, и может быть использовано дл  детектировани  радиосигналов с угловой модул цией, дл  получени  сигналов рассогласовани  в системах АПЧ, дл  формировани  сетки стабильных частот в приемопередающей и измерительной аппаратуре и в р де других случаев.

Известно устройство цифрового фаэово .го детектировани  на неравных частотах, основанное на приведении частот к .равенству путем их делени  в целое число раз цифpoвы m методами . В свое врем  оно широко примен лось Д.ПЯ частотного синтеза 1.

Однако из-за инерционности, вносиMoii делител ми частоты, в случае, когда частоты имеют малый общий множитель , это устройство не удовлетвор ет возросшим требовани м к динамической точности детектировани .

Наиболее близким по технической сущности.и достигаемому результату к изобретению  вл етс  устройство, содержащее накопительные регистры, цифровой сумматор, цифроаналоговый преобразователь (ЦДЛ) и фильтр нижних частот, при этом тактовые и кодовые входы накопительных соединены с входными клеммами устройства , пр мой выход первого накопительного регистра и инверсный выход второго накопительного регистра соединены со входами сумматора, выход которого соединен со входом цифроаналогового преобразовател , а выход последнего соединен со входом фильтра нижних частот.

Под действием тактовых импульсов ) с частотой д содержимое A(-t) первого накопительного регистра возрастает с каждым тактом на величину .А, задаваемую этим числом на кодовом входе регистра. Аналогичным образом действует второй накопительньп регистр , формиру  функцию B(-t) , возрастающую на величину В вс кий раз при поступлении на его тактовый вход импульсов последовательности cJg (t) с частотой fg . На цифровом сумматоре суммируютс  переменные коды A(t) и снимаемый с инверсного выхода второго регистра Blt), чем обеспечиваетс  вычитание функций A-(-t) и В (-t) на выходе сумматора. С помощью ЦАП разность кодов преобразовываетс  в

9872 2

аналоговьй эквивалент, усредн емый фильтром нижних частот.

При условии: 4 значение посто нной составл юп1ей на выходе 5 не зависит от времени и определ етс  эквивалентной разностью фаз импульсных последовательностей d)(-t) и , cTglO- Статическа  (при fa,) погрешность детектировани  определ 0 етс  лишь точностью ЦАП, так как погрешность , даваема  сумматором в . этом случае, равна нулю.

Известное устройство характеризуетс  высокой статической точностью

5 детектировани  121.

Однако возможности известного устройства по быстродействию ограничены задержками операций поразр дного суммировани  и переносов резуль20 татов суммировани  из разр да в разр д в цифровом сумматоре. Задержки . оказываютс  значительными, так как на практике А и В - многоразр дные двоичные числа (до 12 и более разр 5 дов).. Этот недостаток усугубл етс  тем, что частоты прибавлений и вычитаний чисел на входах сумматора различны . Поэтому об зательно существует ситуаци , когда моменты прибавле0 НИИ и вычитаний совпадают. Б этом случае -имеет место зона неопределенности , в которой работа сумматора, а следовательно, и в целом всего устройства нару,шаетс .. Чем больше зона

J5 неопределенности, т.е. чем больше

соотношение времени установлени  сумматора к периодам импульсных последовательностей , тем на более длительное врем  происход т сбои в работе

0 ус тройства, тем- ниже его динамическа  точность. Так как сбои имеют периодический характер и про вл ютс  в виде так называемых помех дробности,динамичесКУЮ Точность детектировани  можно оце5 нивать относительным уровнем этих помех . Дл  получени , например, необходимого дл  практики уровн  помех, не превьшающего 60 дБ, врем  установлени  сумматора должно быть в

0 первом приближении на три пор дка меньшим периодов следовани  исходных импульсных последовательностей. Яс но, что при таких услови х применение известного устройства весьма ограничено .

Цель изобретени  - повышение динамической точности фазового детектировани . Указанна  цель достигаетс  тем, что в устройство, содержащее накопительный регистр, кодовый вход которого соединен с кодовой входной клеммой , а тактовый вход - с клеммой первой импульсной последовательности, и последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, введен триггер, один из входов которого соединен с клеммой второй импульсной последовательности, другой вход - с выходом импульсов переполнени  накопительного регистра , а выход -. со входом старшего разр да цифроаналогового преобразовател , остальные входы которого поразр дно соединены с кодовым выходом накопительного регистра. На фиг.1 приведена схема предлагаемого устройства; на фиг.2 - временные диаграммы работы устройства. Устройство содержит накопительный регистр 1, цифроаналоговый преобразователь (ЦАП) 2, триггер 3, фильтр 4 нижних частот. Предлагаемое устройство соответствует случаю, когдабольшее из чисел например В, равно емкости Q накопительного регистра, котора  в свою очередь представл ет собой двоичное число, содержащее только одну значащую цифру п только в старшем разр де , т.е. , где h - целое положительное число, равное количеству разр дов накопительного регистра. С помоп(ью накопительного регистра 1 формируетс  функци  ) поступающа  на ЦАП 2. При прин тых услови х функци  B(t) равна нулю, и надобность во втором накопителе отпадает. На каждом такте последовательности Og,(t) код 6 ft) достигает значени  Q , из которого в тот же момент времени вычитаетс  Q . Поэтому моменты времени (hi совпадают с моментами поступлени  импульсов (t) Моментами же (01)  вл ютс  моменты переполнени  накопительного регистра 1 Импульсы и импульсы переполнени  cfn(t) поступают на входы триггера 3. При поступлении импульса cSt,ft) триггер устанавливаетс  в состо ние 11 24 1, а при поступлении импульса cfe(i) в состо ние О. Выход триггера подключен к входу старшего разр да ЦАП и его переключени  привод т, таким образом, к добавлени м аналогового эквивалента числа Q-2 к аналоговому эквиваленту кода (t) в моменты времени 1д(т) . Получаема  в ЦАП сумма Q( аналоговых эквивалентов кода -A(t) и формируемого триггером кода El(t содержит посто нную составл ющую G и две пилообразных составл ющих cjv (t) с частотой f и Qj (-tl с частотой - f . Последние устран ютс  с помощью фильтра 4 нижних частот. Составл юща  Q зависит от :эквивапентной разности фаз исходных импульсных последовательностей d(-t и и  вл етс  результатом детектировани . Прин тое условие позвол ет , таким образом, избежать необходимости применени  специальных узлов дл  формировани  кодов 8(-tV и Q(-|;) и дл  суммировани  соответствуюшзих эквивалентов. Число А в этом случае выбираетс  равным -А (fe, В примере, показанном на фиг.2, выбраны следующие значени  параметров: IA 1/3, fb 1/8. (в условных единицах), Q 8. Дл  упрощени  и большей нагл дности масштабный множитель при переводе цифровых величин в аналоговые выбран равным единице .. Исключение из схемы цифрового сумматора, привод щего к сбо м в работе устройства, и введение такого простого узла, как триггер, позвол ет достичь динамической точности детектировани , определ емой точностью ЦАП. До граничной частоты ЦАП динамическа  точность предлагаемого устройства совпадает со статической, так как по сравнению с известным устройством вьигрыш получаетс  не менее пор дка. Кроме того, в результате исключени  цифрового сумматора и одного из накопительных регистров устройство значительно упрощаетс  надежность его повьш1летс .

fA(i)

AW

fM

B(t) Q(t)

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ФАЗОВОГО ДЕТЕКТИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ НА НЕРАВНЫХ ЧАСТОТАХ, содержащее накопительный регистр, кодовый вход которого соединен с кодовой входной клеммой, а тактовый вход - клеммой первой им- пульсной последовательности, и последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, отличающееся тем, что, с целью повышения динамической точности детектирования, в него введен триггер, один из входов которого соединен с клеммой второй импульсной последовательности, другой вход - с выходом импульсов переполнения накопительного регистра, а выход - с входом старшего разряда цифроаналогового преобразователя, остальные входы которого поразрядно соединены с кодовым выходом накопительного регистра. $ ω

   Фиг. f

   110987.2 >

   • 1109872 2