SU1394393A1

SU1394393A1 - Цифровой синтезатор частот

Info

Publication number: SU1394393A1
Application number: SU864002932A
Authority: SU
Inventors: Геннадий Ефимович Зусин; Юрий Викторович Дибров; Сергей Адольфович Горьев; Виктор Николаевич Парфенюк
Original assignee: Предприятие П/Я А-1772
Priority date: 1986-01-06
Filing date: 1986-01-06
Publication date: 1988-05-07

Abstract

Изобретение м.б. использовано в прецизионных сигнал-генераторах. Дл расширени диапазона и точности установки выходньк частот введены сумматор 11 кодов, вычитатели 12 и 18 кодов, коммутатор 13, регистр 14 пам ти, D-триггеры 15 и 16, эл-т 17 задержки. Код с выхода преобразовател 5 кода поступает на блок 6 пам ти , где хран тс oичпo-кoдиpo- ванные значени sin за 1/4 периода

Description

о: Г)

СлЭ

с шагом ir/2N, На выходе блока 6 формируютс коды, соответствующие значени м sin °в 1-м попупериоде. Чтобы получить двоично-коди1юванные значени sin 2-го полупериода, код с блока 6 поступает на вход преобразовател 8 кода, в за- висимости от состо ни делител 7 частоты либо пр мо пропускает код на свой выход, либо преобразует его в

дополнительный код. Сигнал с выхода делител 7 поступает также на вход старшего (знакового) разр да ЦЛП 9, к-рый синхронно с преобразователем 8 измен ет пр мой код на дополнительный . На выходе ЦАП 9 формируетс аналоговый ступенчатый сигналу поступает на фильтр 10 нижних частот, и с его выхода снимаетс синусоидальный сигнал требуемой частоты, 1 ил.

I - ,

Изобретение относитс к радиотехнике и может быть использовано в пре- цизионных сигнал-генераторах.

Цель изобретени - расширение диапазона и точности установки выходных частот.

На чертеже представлена структурна электрическа схема цифрового синтезатора частот.

Цифровой синтезатор частот содер- жит блок 1 установки кода частоты, генератор 2 опорной частоты (ГОЧ), накашшвашций сумматор (НС) 3, первый делитель 4 частоты на два, первый пре образователь 5 кода, блок 6 пам ти, второй делитель 7 частот на два, второй преобразователь 8 кода, цифро- аналоговый преобразователь 9. фильтр 10 нижних частот, cyroiaTop 11 кодов, первый вычитатель 12 кодо) коммутатор 13, регистр 14 пам ти, первый D-триг- гер 15, второй D-триггер 16, элемент 17 задержки, второй вычитатель 18 ко

дов.

Цифровой синтезатор частот работает следухщим образом.

В НСЗ по второму кодовому входу задаетс код емкости НСЗ, а на первый кодовый вход НСЗ подан код числа с выхода блока 1 установки. Если пред- ,положим, что в начальный момент регистр 14 находилс в нулевом состо нии , тогда на выходе сумматора кодов 11 по витс двоичный код .(Соответствующий числу L в . Первый вычи- татель 12 выполн ет дей(;твие над кодами и на его выходе получаем двоичный код N-KO, который поступает на вход Минус второго вычитател 18, на вход Плюс которого поступает код

.

5

0 5

5

5 0

суммы L + Кр. Сумма L + К, на выходе сумматора кодов 11 и разность L - N на выходе второго вычитател 18 формируютс параллельно. Сигнал переноса с выхода переноса второго вычитател 18 через первый D-триггер 15, который пропускает его на выход лишь через врем , отведенное -на срабатывание сумматора 11 кодов и второго вычитател 18 и определ емое элемен- |Том 17 задержки, поступает на вход управлени коммутатором 13, который пропускает на свой выход двоичный код, соответствунщий числу К .

Импульсы с ГОЧ 2 предустанавлива-; ют первый D-триггер в начале каждого такта работ цифрового синтезатора частот. Двоичный код числа К так же, как и сигнал управлени с выхода первого D-триггера 15, следун цим тактом записываетс в регистр 14 и второй D-триггер 16. Двоичный код числа F - К,, с информационных выходов ре- ,гистра 14 поступает на первый вход сумматора 11 кодов, где складываетс с числом К о и на его выходе формируетс код числа LO 2 К„ и, если L f N, то далее все происходит как описано . Если на выходе сумматора кодов 11 по вл етс код числа L 7 N, на выходе сигнала переноса второго вычитател 18 по вл етс сигнал, который через первый D-триггер 15 переключает коммутатор 13 и на вход регистра 14 поступает код L - N, который со следующим тактовым импульсом пос ту- пает на выход регистра 14 и на вход сумматора 11 кодов.. Таким образом, до тех пор, пока L i N, НСЗ.работает как обычный накапливающий сумматор и ,

3 .1394393

Claims

лишь при L N мен етс режим работы имировать прецизнонньш синусоидальный на выход НСЗ поступает разность ко-сигнал в широком диапазоне частот. дов L - N, что обеспечивает отсутствие разрывов фазы у формируемого сиг-Формула изобретени нала.Цифровой синтезатор частот, содерИспользование сигнала переноса сжащий последовательно соединенные

выхода второго D-триггера 16 дл фор-блок установки кода частотьо и накапмировани сигналов управлени первымливающий сумматор, последовательно

преобразователем 5 кода и вторымю соединенные первый преобразователь

преобразователем 8 кода позвол ет вкода, блок пам ти, второй преобразовачетыре раза уменьшить емкость НСЗ.тель кода, цифроаналоговый преобразоНа информационном выходе НСЗ форми-ватель и фильтр нижних частот, а таруетс код фазы синусоиды, тогда вкже генератор опорной частоты и.попервом квадранте от О до ff/Z. Чтобы15 следовательно Соединенные первый де-

получить код фазы синусоцды второголитель частоты на два и второй деликвадранта от /2 до , код с выходатель частоты на два, выход генератоНСЗ поступает на вход первого преоб-ра опорной частоты соединен с такторазовател 5 кода, который при фор-вым входом накапливающего сумматора,

мировании кода фазы в первом квадран-2о вьпсод переноса которого подключен к

те пропускает код F с выхода НСЗ безвход5 - первого делител частоты на

преобразовани на свой выходу а придва, выход которого соединен с упраформировалии кода фазы второго квад-. вл ющим входом первого преобразоватеранта работает как вычитатель и нал кода, при этом управл ющий вход

его выходе формируетс код числа N -25 второго преобразовател кода объедиF , дл чего на его второй вход поданнен с управл ющим входом цифроаналокод числа N + 1. Квадрант, в которомгового преобразовател и подключен к

работает первый преобразователь 5 ко-выходу второго делител частоты на

да, задаетс сигналом с выхода пер- два, а кодовьм выход накаши-шающего

вого делител 4. Код F с выхода пер- Q сумматора подключен к кодовому входу

вого преобразовател 5 кода поступа-первого преобразовател кода, о т ет на вход блока 6 пам ти, где хра-личающийс тем, что, с

н тс двоично-кодированные значени целью расширени диапазона и точности

синуса за четверть периода с шагомустановки выходных частот, накапли (T/ZN и на выходе блока 6 пам ти фор-, вающий сумматор содержит последовамируютс коды, соответствзтощие значе-тельно соединенные су шатор кодов,

ни м синуса в первом полупериоде.коммутатор и регистр пам ти, послеЧтобы получить двоично-кодирован-довательно соединенные первый вычи- ные значени синуса второго полупери-татель кодов, второй вычитатель ко- ода, код с выхода блока 6 пам ти . дов, первьй D-триггер и второй D- тупает на вход второго преобразова-триггер, а также элемент задержки, тел 8 кода, который в зависимости отвход которого объединен с 8 входом состо ни второго делител 7 частотыпервого D-триггера, С-входом второго либо пр мо пропускает код на свой вы-D-триггера и С-входом регистра пам - ход, либо преобразует его в дополни-ти и вл етс тактовьпч входом накап- тельный код. Сигнал с выхода второголивающего сумматора, выход элемента делител 7 частоты поступает .также задержки подключен к С-входу первого на вход старшего (Знакового) разр даП-триггера, вход Минус первого вы- ЦАП 9, который синхронно с вторымчитател кодов подключен к первому преобразователем 8 кода измен ет пр -входу сумматора кодов, вход Плюс мой код на дополнительный. На выходе второго вычитател кодов объединен ЦАП 9 формируетс аналоговый ступен-с вторым входом сумматора кодов, чатый сигнал, который поступает наи соединен с выходом регистра пам - вход фильтра 10, и с его выхода сии-ти, кодовый выход второго вычитател маетс синусоидальный сигнал требуе-кодов подключен к второму входу коммой частоты. мутатора, управл ющий вход которого

Таким образом, цифровой синтезаторсоединен с выходом первого D-тригчастот обеспечивает не только точнуюгера, при этом выход второго D-тригустановку частоты, но и позвол ет фор-гера вл етс выходом переноса на513943936

капливающего сумматора, а выход реги- л кодов вл ютс соответственно костра пам ти, первый вход сумматора довым выходом, первым и вторым кодо- кодов н вход Плюс первого вычитате- выми входами накапливающего сумматора.