SU1647918A1 - Устройство преобразовани частоты в код - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано дл  создани  быстродействующих частотомеров, детекторов частотно-манипулированных сигналов , а также в системах сбора данных с цифровой обработкой аналоговых сигналов. Изобретение позвол ет упростить устройство за счет того, что в преобразователь, содержащий формирователь входных сигналов, опорный генератор, формирователь кода и регистр, введены счетчик, счетчик адреса, ПЗУ, делитель частоты, блок сравнени  кодов, два коммутатора. Изобретение позвол ет расширит ь также динамический диапазон за счет дополнительного введени  в устройство двух делителей частоты с переменным коэффициентом делени  и приоритетного шифратора. 1 з.п.ф-лы, 4 ил.

Description

Изобретение относитс  к измерительной технике и может быть использовано дл  создани  быстродействующих частотомеров, детекторов частотно-манипулированных сигналов , а также в системах сбора данных с цифровой обработкой аналоговых сигналов.

Цель изобретени  - упрощение устройства и расширение динамического диапазона.

На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг.2 - функциональна  схема устройства с расширенным динамическим диапазоном; на фиг.З - зависимость частоты от времени и аппроксимирующа  функци ; на фиг.4 - возможна  реализаци  приоритетного шифратора .

Устройство содержит опорный генератор 1, формирователь 2 входных сигналов, коммутаторы 3 и 4. делитель 5 частоты, счетчик 6 адреса, посто нное запоминающее устройство (ПЗУ) 7, блок 8 сравнени  кодов, формирователь 9 кода, регистр 10, счетчик

11, делители 12 и 13 частоты с переменным коэффициентом делени  и приоритетный шифратор 14.

Устройство работает следующим образом .

В матрице ПЗУ 7, начина  с нулевого адреса, записаны значени  Nil, N21 и т.д. (фиг.З). С началом периода измер емой частоты F формирователь входных сигналов 2 переключает коммутатор 3 в верхнее (по схеме) положение, сбрасывает в нуль счетчик 6 адреса и формирователь 9 кода, пред- . ставл ющий собой реверсивный счетчик емкостью N20. Импульсы опорного генератора 1 с частотой f заполн ют формирователь 9. В момент времени Т20 №o/f на выходе формировател  9 по вл етс  импульс переполнени , который переключает коммутатор 3 в нижнее (по схеме) положение и импульсы с выхода опорного генератора 1 начинают поступать через коммутатор 4 на вычитающий вход форми (Л

С

ON J V| О

00

решател  9. При уменьшении кода на выходе формировател  9 до величины Nn на выходе блока 8 сравнени  кодов по вл етс  импульс , который увеличивает на единицу значение счетчика 6 адреса и переключает коммутатор 4 в нижнее (по схеме) положение . При этом на вычитающий вход формировател  9 начинают поступать импульсы частотой f/k с выхода делител  5 частоты. В матрице ПЗУ 7 по адресу, полученному с выхода счетчика 6, записано значение кода N21 и при достижении этой величины на выходе формировател  9, блок сравнени  8 выработает второй импульс, переводит коммутатора 4 в серхнее (по схеме) положение, увеличивает из единицу код счетчика 6 адреса и т.д, Формирование кода заканчиваетс  в момент окончани  периода измер емой частоты, значение кода с выхода формировател  9 переписываетс  в регистр 10, и процесс формировани  кода начинаетс  сначала. Таким образом, на выходе регистра 10 находитс  код, соответствующий частоте предыдущего измеренного периода с погрешностью не хуже V N, и врем  при данном способе преобразовани  равно периоду измер емого сигнала.

Епли а матрице ПЗУ 7, начина  с нулевого адзес . записаны значени :

No N ю; Ni Nio-N2i:

N2 N21 -Nn;(1)

N3 N11 - N22:

Mi N21- NU-H,

то в счетчике 11 на каждом интервале аппроксимации формируетс  разность между Nat и Ми. котора  и сравниваетс  со значени ми , записанными в ПЗУ дл  каждого интервала аппроксимации.

Таким образом, разр дность ПЗУ и схемы сравнени  должна соответствовать максимальной разнице кодов на аппроксимируемом отрезке, котора  значительно меньше разр дности полного формируемого кода, чем достигаетс  упрощение схемы,

Недостатком устройства  вл етс  то, что диапазон измер емых частот и, соответственно , формируемого кода лежит в пределах

1

W

Nao Ј N N20;

Рм S F FM ;

Расширение диапазона возможно увеличением коэффициента К, но при этом за счет ограничени  увеличиваетс  значение

допустимой погрешности Д N. Дл  расширени  динамического диапазона без увеличени  погрешности в устройство введены первый и второй делители 12 и 13 частоты с переменным коэффициентом делени  и приоритетный шифратор 14.

Устройство (фиг.2) работает следующим образом.

Делители 12 и 13 дел т частоту входного сигнала на величину, равную (, где е - значение кода на выходе приоритетного шифратора.

В интервал времени

Т2о Ј Т Т20 VT при значении кода

N20 S N N20/V7

на выходе приоритетного шифратора 14 значение е 0 и оба делител  не оказывают вли ни  на работу схемы, так как их коэффициент делени  равен единице. При достижении значени  кода N

N2U VT

на выходе

приоритетного шифратора по вл етс  код, равный 1, который устанавливает коэффициент делени  делителей 12 и 13, равным

Vk. Нетрудно показать, что подстановка новых значений f, N20, Т2о и формирование разницы кодов из системы уравнений (1) счетчиком 11. сохран ет значени  NI, записанные в матрице ПЗУ, дл  любого значени 

е на выходе приоритетного шифратора. Поэтому массив данных в ПЗУ сохран етс  дл  каждого поддиапазона и необходимо при изменении кода на выходе приоритетного шифратора 14 счетчик адреса 6 возвращать

в исходное состо ние, что достигаетс  соответствующим выбором емкости счетчика адреса 6.

45

Claims (2)

1. Устройство преобразовани  частоты в код, содержащее опорный генератор, формирователь кода, регистр, формирователь входных сигналов, выход которого подклюцен к тактирующему входу регистра и установочному входу формировател  кода, выходы которого соединены с соответствующими информационными входами регистра , выходы которого  вл ютс  выходной

шиной,отл ичающеес тем.что,с целью упрощени , в устройство введены два коммутатора , счетчик, делитель частоты, посто нное запоминающее устройство, блок сравнени  кодов, счетчик адреса, вход установок в О которого объединен с первым управл ющим входом первого коммутатора и подключен к выходу формировател  входных сигналов, а счетный вход объединен с управл ющим входом второго коммутатора. с входом установки в 0й счетчика и подключен к выходу блока сравнени  кодов, первые и вторые входы которого соединены с соответствующими выходами посто нного запо- минающего устройства и счетчика соответственно, входы посто нного запоминающего устройства соединены с соответствующими выходами счетчика адреса, а счетный вход счетчика объединен с вычитающим входом формировател  кода и под- ключей к выходу второго переключател , первый и второй информационные входы которого соответственно через делитель частоты и непосредственно подключены к первому выходу первого переключател , второй выход которого соединен с суммирующим входом формировател  кода, выход переполнени  которого соединен с вто- рым управл ющим входом первого коммутатора, вход которого соединен с выходом опорного генератора.

2. Устройство поп.1.отличающее- с   тем. что, с целью расширени  динамического диапазона, введены первый и второй делители частоты с переменным коэффициентом делени  и приоритетный шифратор, группа входов которого соединена с соответствующими выходами формировател  кода, вход соединен с выходом переполнени  формировател  кода, а выход - с управл ющими входами первого и второго делителей частоты с переменным коэффициентом делени , первый из которых включен между выходом второго переключател  и вычитающим входом формировател  кода, а второй - между первым выходом первого переключател  и входом делител  частоты.

F,W

F.fi/т

Г

Фиг. 5