SU995312A1 - Формирователь сложной функции - Google Patents

Description

. (54) ФОРМИРОВАТЕЛЬ СЛОЖНОЙ ФУНКЦИИ

Изобретение относитс  к аналогоцифровой вычислительной технике и может быть использовано в аналогоцифровых вычислительных комплексах и устройств ах автоматики.

Известен преобразователь код - фа;3а , содержащий блок квадратурных напр жений , коммутатор опорных напр жений , ключи.которого управл ютс  двум  старшими разр дами п-разр дного кода N, функццокальные преобразователи блоки умноэкени  и двухвходовый блок суммировани  1).

Недостатком преобразовател   вл етс  возможность преобразовани  сигналов только синусоидальной формы.

Наиболее близким к предлагаемому  вл етс  формирователь сложной функции , содержащий генератор тактовых импульсов, триггер, элемент И, блок формировани  адреса|В который вход т переключатели с двоично-кодированными наборными дисками S - Sj и четыре преобразовател  двоично-кодированного сигнала, в двоичный, основной счетчик , оперативный запоминающий узел, цифроаналоговый преобразователь, -блок управлени , включающий триггер управлени  записью и триггер загрУзки адреса, блок формировани  информации

с переключател ми S,, 85, причем выход основного счетчика соединён с первым входом оперативного запоминающего узла, выход которого через

5 цифроаналоговый преобразователь соединен с выходом устройства, второй и третий входы оперативного запоминающего узла соединены с первым выходом блока управлени  и с выходом бло10 ка формировани  информации соответственно , первый выход триггера сое динен с первым входом элемента И, выход которого соединен с первым входом основного счетчика, а  торой и 15 третий входы основного счсгчика соединены с выходами блока управлени -и блока формировани  адреса-соответственно , выход генератора тактовых импульсов соединен с вторым вkoдoм эле20 мента и 2 ..

Недостатком известного устройства  вл етс  невозможность реализации per жима преобразовател  код - фаза.

Цель изобретени  - расширение

25 функциональных возможностей устрой, ства..

Поставленна  цель достигаетс  тем, что в известный формирователь, содержащий генератор тактовых импульсов,

30 триггер, .элемент И, блок фО шровани  адреса, основной счетчик, опера тивный запоминающий узел, цифроаналоговый преобразователь, блок управ лени , блок формировани  информации причем выход основного счетчика сое динен с первым входом оперативного запоминающего узла, выход которого через цифроаналоговый преобразователь соединен с выходом устройства, второй и третий входы оперативного (Запоминающего узла соединены с перв выходом блока управлени  и выходом блока формировани  информации соответственно , первый выход триггера соединен с первым входом элемента И выход которого соединен с первым-вхо дом основного счетчика, дополнитель но введены блок установки начальног адреса, дополнительный счетчик, дис криминатор, блок задержки, первый и второй блоки элементов И, блок элементов ИЛИ, элемент ИЛИ, элемент И-НЕ, причем генератор тактовых импульсов соединен-с первым входом до полнительного счетчика и через блок задержки с вторым входом элемента И второй выход триггера соединен с вто рым входом дополнительного счетчика выход которого дискриминатор соединен с первыми входами дополнительных первого блока элементов И и элементов ИЛИ, второй выход блока уп равлени  соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым входом основного счетчика , при этом второй вход первого блока элементов И соединен с первым выходом триггера, третий вход первого блока элементов И соединен с первым входом устройства, а выход - с первым входом блока элементов ИЛИ, первый вход второго блока элементов И.соединен с вторым выходом триггера второй вход - с выходом блока формировани  адреса, а выход - с вторым входом блока элементов ИЛИ, второй вход устройства соединен с первым входом триггером и первым вхсдом эле мента И-НЕ, выход которого соединен с вторым входом триггера, при этом второй вход элемента И-НЕ соединен с выходом генератора тактовых импуль . сов, а третьи входы дополнительного и основного счетчиков соединены с выходом блока установки начального адреса и выходом блока элементов ИЛИ соответственно, На фиг. 1 показана функциональна  схема устройства; на фиг. 2 - принципиальные схемы первого блока элементов И, второго блока элементов И и блока элементов ИЛИ. Формирователь сложной функции со держит генератор тактовых импульсов (ГТИ)1, триггер (Т)2, элемент И 3, блок 4 формировани  адреса (БФА)4, основной счетчик (ОС)5, блок 14 задержкк , первый блок 15 злементов И, второй блок 16 элементов И, блок 17 элементов ИЛИ,, элемент ИЛИ 18, элемент И-НЕ 19, оперативный запоминающий узел (ОЗУ) б, цифроаналоговый преобразовате.пь 7 (ЦАП) , блок 8 управлени  (БУ) блок 9 формировани  информации (БФИ), блок 11 установки нач льного адреса (БУНД), дополнительный счетчик 12 (ДО, дискриминатор 13(Д). ,. . Устройство функционирует в двух режимах: программировани  ОЗУ б и преобразовани  код - фаза. Следует отметить, что первые входы ОС 5 и ДС 12  вл ютс  счетными, вторые входами синхронизации, а третьи - установочными . При этом единичное значение сигнала на входе синхронизации (высокий уровень) разрешает занесение информации с установочных входов. Нулевое значение сигнала на входе синхронизации разрешает заполнение счетчика счетными импульсами. Режим программировани  ОЗУ б устанавливаетс  нулевым сигналом на втором входе 21 устройства. При этом единичный сигнал на втором выходе Т 2 открывает второй блок 16 элементов К и устанавливает ДС 12 в режим приема кода по третьему входу (установочному ) из 11. Нулевой сигнал на первом выходе Т 2 закрывает элемент И 3 и первый блок- 15 элементов И. При этом блокируетс  поступление тактовых импульсов на первый (счетный) вход ОС 5 и запрещаетс  передача.кода с первого входа устройства 20. Дальнейша  работа устройства не отличаетс  от работы прототипа в аналогичном режиме. В БФА 4 устанавливаетс  код адреса, который через открытый второй блок 16 элементов И и блок 17 элементов ИЛИ поступает на третий вход ОС 5. Прием этого кода в ОС 5 синхронизируетс  импульсом, который с первого выхода БУ 8 через элемент ИЛИ 18 поступает на второй вход ОС 5. Необходима  информаци , котора  должна быть записана по выбранному адресу в ОЗУ б, формируетс  в БФИ 9„ Занесение информации в ОЗУ 6 синхронизируетс  сигналом Запись, который по второму выходу БУ 8 поступает на второй вход (запись/считывание ) ОЗУ 6. Режим преобразовани  код - фаза устанавливаетс  единичным сигналом на втором входе 21 устройства , П.ри этом после прихода первого тактового импульса с ГТИ 1 на первом выходе Т 2 по вл етс  единичный сигнал, который открывает элемент И 3, разреша  прохождение тактовых импульсов с выхода, блока 14 задержки на первый вход ОС 5, и подготавливает к открыванию первый блок 15элементов И.

Нулевой сигнал на втором выходе Т 2, который по вл етс  в момент времени tj, закрывает второй блок 16 элементов И и открывает,первый (счетный) вход ДС 12. ДС 12 хранит код Все единицы (который был в него занесен из БУНД 11), поэтому первый после смены режима импульс с выхода ГТИ 1 сбрасывает его в 0. . Йуле .вое состо ние ДС 12 продлитс  до прихода второго после смены режима импульса с ГТИ 1.

В течение нулевого состо ни  ДС 1 Д 13 формирует е,циничный сигнал на своем выходе, который открывает первый блок 15 элементов И, обеспечива  прохождение информации от первого входа 20 устройства (входы управлени |фазой выходного напр жени  устройства ) через первый блок 15 элементов И и блок 17 элементов ИЛИ на третий (установочный) вход ОС5. Одновременно с этим сигналом на выходе Д 13 синхронизирует прием кода, который от первого входа 20 устройства поступает на третий вход ОС 5, проход  через элемент ИЛИ18 на второй вход ОС 5. При этом блокируетс  действие первого после смены режима импульса на выходе блока 14 задержки, который чер.ез открытый элемент ИЗ поступает на первый (счетный) вход ОС 5..

Далее в течение (где п - число разр дов ДС 12) импульсов тактовой частоты устройство работает так же, как прототип в режиме .воспроизведени  сложной функции, т.е. тактовые импульсы с выхода блока 14 задержки увеличивают содержимое ОС 5. При этом выбираютс  коды из последовательно расположенных 2  чеек ОЗУ 6, которые с помощью ЦАП 7 преобразуютс  в ансшогрвое напр жение. После прохождени  2 импульсов тактовой частоты после смены режима работы на выходе Д 13 снова формируетс единичный сигнал и начинаетс  новый цикл работы преобразовател .

Анализ работы преобразовател  показывает , что в начале цикла преобразовател  в ОС 5 заноситс  код адреса от первого входа 20 устройства, с которого начинаетс  формирование выходного напр жени . Изменением код на первом входе 20 устройства можно управл ть фазой выходного напр жени  в диапазоне . Первый блок 15 элементов И, второй блок 16 элементов И и блок 17 элементов ИЛИ реошизованы на двух- и трехвходовых элементах И-НЕ 22, 22 ц, 23i, 232,..., 24, 242,..-., 24п(фиг. 2).

Анализ принципа действи  предлагаемого устройства показывает,что оно, сохран   лучшие свойства прототипа

(возможность воспроизведени  любой сложной функции с высокой точностью) обладает возможност ми преобразовател  код - фаза. Это свойство может использоватьс  дл  создани  линейных и нелинейных аналого-цифровых и цифроаналоговых преобразователей с аналоговыми.величинами в виде напр жений переменного тока дл  св зи с ЦВМ, а также гибридных вычислительных устройств, обеспечивающих выполнние математических операций над цифрами и аналоговыми величинами в виде напр жени  переменного тока,

В предлагаемом устройстве можно управл ть фазой любой функции, гв то врем  как в известном - только гармонической . Кроме того, оно более технологично, поскольку состоит только из серийно изготавливаемых элементов (интегральных микросхем) счетчиков , дааифраторов, полупровод (н ковых ЗУ и т,п. Известное устройство содержит дискретный преобразователь код - проводимость, воспроизвод щий функцию специального вида, который серийно не выпускаетс . Линейность .управл ющей характеристики предлагаемого устройства выше, чем у известного, и ограничена только числ разр дов.дополнительно введенных блоков ,

Claims (2)

1.Смолов В.Б, и Черн вский Е.А, Гибридные вычислительные устройства

S с дискретно управл емыми параметрами . М. , Машиностроение, 1.977, рис. VI 34.

2.Электроника, 1978, № 1, с. 77-78.

fZ

13

fO

иг. 1