RU1792542C - Устройство дл формировани базисно-тригонометрических функций - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, предназначено дл  формировани  сложных структур сообщений, фазо-частотного синтеза и может быть использовано в системах при решении задач в гидро- и радиолокации, акустике и медицине , в системах анализ-синтез речевых сигналов, в адаптивных системах. Цель изобретени  - расширение класса решаемых задач за счет введени  алгоритма независимого управлени  структурой и параметрами выходного сигнала. Устройство содержит генератор тактовых импульсов, два счетчика , два регистра, накапливающий сумматор, блок пам ти, три цифроаналоговых преобразовател , блок посто нной пам ти, фильтр нижних частот, два дешифратора, три мультиплексора, коммутатор и накопитель фазы. 1 з.п.ф-лы, 3 ил.

Description

(Л

с

Изобретение относитс  к вычислительной технике, предназначенс дл  формиро ван и  сложных структур сообщений, фаз Иастотногр синтеза и может быть использовано в систзмах при решении задач в п/дро и радиолокации, акустике и меди- цин е, в системах анализ-синтез речевых сигналов, в адаптивных системах.

Известен цифровой генератор частоты, содержащий генератор тактовых импульсов ) два счетчика, коммутатор, блок посто-  иного и два блока оперативного запоминающих устройств, сумматор, элемент И и два регистра, принцип которого основан на формировании цифровых после- дов|ательностей, образующих сетку частот.

Недостатками известного цифрового генератора частот  вл ютс : регул рность cetkn частот и отсутствие возможности изменени  ее последовательности; ограничени , накладываемые на соотношение кода

частоты и номера разр да сумматора с Последовательной передачей информации; функциональные ограничени  по реализации множества алгоритмов; отсутствие возможности формировани  сложного сигнала, содержащего в каждый момент времени множество спектральных составл ющих информативных частот.

Наиболее близким техническим решением , выбранным в качестве прототипа,  вл етс  формирователь многочастотного сигнала, содержащий генератор тактовых импульсов, счетчики, формирователь импульсов , два блока пам ти, регистры, цифро-аналоговые преобразователи, цифровую Линию задержки, сумматоры, управл емый инвертор и фильтр нижних частот. Совокупность указанных элементов и их взаимосв зи позвол ют реализовать принцип кусочно-линейной аппроксимации при

О

кэ ел ю

Сд

произведении синусоидального выходного сигнала.

Недосгатками известного устройства  вл ютс : ограничение функциональных возможностей, св занное с алгоритмическими особенност ми устройства; узкий ди- апазон и стационарность частотных составл ющих, отсутствие гибкого управлени  структурой и уровнем выходного сигнала, исключена возможность по нормированию уровн  выходного сигнала при использовании переменного количества ча- стотообразующйх составл ющих.

Цель изобретени  - расширение класса решаемых задач за счёт введени  алгоритма распределённого управлени  структурой и параметрами выходного сигнала,

Указанна  цель достигаетс  тем, что в устройство формировани  базисно-триго- нометрических функций, содержащее генератор тактовых имНульсов, соединенный выходом со счетным входом первого счетчика , вход параллельной загрузки которого подключен к выходу подтверждени  записи первого регистра и соединен со входами СБРОС второго счетчика и накапливающего сумматора, выход переноса соединен с входами записи первого и второго регистров, информационный вход соединен с первым информационным выходом блока пам ти, второй информационный выход которого соединен с информационным входом, первого цифро-аналогового преобразовател , третий информационный выход соединен с первым адресным входом посто нного запоминающего устройства, информационный выход которого подключен к информационному входу накапливающего сумматора, выход подтверждени  записи которого соединен со счетным входом второго счетчика, информационный вь ход которого соединен с информационным входом второго регистра, а информационный выход накапливающего сумматора соединен с информационным входом первого регистра, информационный выход которого  вл етс  цифровым выходом устройства и соединен с информационным входом второго цифро-аналогового преобразовател , выход которого подключен ко входу опорного напр жени  первого цифро-аналогового преобразовател , соединенного выходом со входом фильтра нижних частот, а выход последнего  вл етс  аналоговым выходом устройства, введены первый дешифратор, адресный вход которого  вл етс  адресным входом устройства, вход разрешени   вл етс  входом обращени  к устройству, а информационный выход подключен ко входу обращени  блока пам ти, первый мультиплексор , первый информационный вход которого соединен с четвертым информацион- . ным выходом блока пам ти, второй дешифратор, адресный вход которого сое5 динен с информационным выходом первого мультиплексора, второй мультиплексор, информационный вход которого соединен с П тым информационным выходом блока па- м ти, а выход подключен к второму адрес0 ному входу посто нного запоминающего устройства, третий мультиплексор, информационный вход которого соединен с шестым информационным выходом блока пам ти, адресный вход соединен с адрес5 ным входом второго мультиплексора, вторым информационным входом первого мультиплексора и первым информационным выходом первого счетчика, а выход со- единен с третьим адресным входом

0 посто нного запоминающего устройства и информационным входом второго счетчика, коммутатор, управл ющий вход которого подключен к седьмому информационному выходу блока пам ти и соединен со входом

5 СБРОС первого счетчика и входом управле .-. ни  первого мультиплексора, первый вход

подключен ко второму информационному

выходу первого счетчика и соединен с входом записи накапливающего сумматора,

0 второй вход соединен с входом записи блока пам ти и  вл етс  входом записи устройства, третий цифро-аналоговый преобразователь , информационный вход которого соединен с информационным выходом

5 второго регистра, выход соединен со входом опорного напр жени  второго цифро- аналогового преобразовател , а вход опорного напр жени   вл етс  входом устройства , накопитель фазы, информацион0 ный выход которого соединен с четвертым адресным входом посто нного запоминающего устройства, первый и второй входы записи соединены соответственно с первым л вторым выходами коммутатора, вход

5 разрешени  соединен с информационным выходом второго дешифратора, а информационный вход соединен с информационным входом блока пам ти и  вл етс 

; информационным входом устройства.

0 Накопитель фазы содержит первый блок регистров, информационные входы которых объединены и подключены к информационному входу блока пам ти и информационному входу устройства, входы

5 записи объединены и соединены со вторым выходом коммутатора, информационные выходы регистров первого блока регистров соединены с первыми информационными входами блока сумматоров соответственно, входы разрешени  регистров первого блока

регистров подключены к информационному выходу второго дешифратора и соединены cd входами разрешени  регистров второго блока регистров соответственно, информационные входы которых подключены к ин- ффрмационным выходам соответствующих сумматоров, входы записи объединены и со- еДинены с первым выходом коммутатора, информационные выходы объединены и соединены со вторыми информационными входами сумматоров и четвертым адресным входим посто нного запоминающего уст- рфйства.

. | На фиг. 1 представлена структурна  схеме устройства; на фиг.2 - структурна  схема нфкопител  фазы; на фиг.З - структурна  сЯема первого счетчика.

: Устройство формировани  базисно- тригонометрических функций содержит ге- нфратор 1 тактовых импульсов, первый 2 счетчик, первый 3 регистр, содержащий цифровой выход 10 устройства, второй 4 сметчик, накапливающий сумматор 5 (НС 5), второй 6 регистр, блок пам ти 7 (БП 7), включающий входы устройства информационный 26 и записи 22, первый 8 цифро- аналоговый преобразователь (ЦАП 8), посто нное запоминающее устройство 9 (ПЗУ 9), второй ЦАП 11, фильтр нижних час- тфт 12 (ФНЧ 12), содержащий аналоговый выход 13 устройства, первый 14 дешифратор , включающий входы устройства адрес- н|ый- 15 и обращени  16, первый 17 мультиплексор, второй 19 и третий 20 муль- т плексоры, коммутатор 21, третий ЦАП 23, включающий вход 24 опорного напр жени  устройства, накопитель фазы 25 (НФ 25), Накопитель фазы 25 содержит первый блок регистров 27.1,..27.т, блок сумматоров 2jB.i ...28.m и второй блок регистров 2..1...29.гл. Первый 2 счетчик содержит последовательно соединенные счетчики 30 и 31.,

, Первый 2 счетчик предназначен дл  синхронизации работы накопител  фазы 25, накапливающего сумматора 5 и формирова- н|и  сигналов завершени  выполнени  цикла работы устройства.

i Первый 17 мультиплексор предназначен дл  мультиплексировани  двух потоков информации, один из которых используетс  в режиме программировани  (от блока па- м| ти 7), а второй (от первого 2 счетчика) - в режиме формировани  выходного сигнала .

Первый 14 дешифратор предназначен дл  преобразовани  адресной информации, Поступающей по адресному входу 15. в сигналы инициализации областей пам ти в блоке пам ти 7, в которые записываютс 

соответствующие информационные данные .

Блок пам ти 7 выполн ет функцию хранени  управл ющей информации, функцио- 5 нально ориентированной на: установку режимов работы устройства с помощью коммутатора 21, первого 17 мультиплексора и первого 2 счетчика; выбор области ПЗУ 9, в которой содержитс  информаци  о соот0 ветствующей функции выходного сигнала; сопр жение числа инициированных (программно определенных) каналов накопител  фазы 25 с результатом накоплени  информации в накапливающем сумматоре 5

5 посредством управлени  ПЗУ 9 через третий 20 мультиплексор; управление уровнем выходного сигнала через первый ЦАП 8; управление номером канала в накопителе фазы 25 в режиме программировани  через

0 первый 17 мультиплексор и второй 18 дешифратор; программирование коэффициента делени  первого 2 счетчика с целью расширени  частотного диапазона формируемых выходных сигналов; задание режи5 мов воспроизведени  щумоподобных сигналов с помощью второго 19 мультиплексора ..

Второй 18 дешифратор предназначен дл  формировани  распределенных во вре0 мени сигналов инициализации, обеспечивающих в дискретные моменты времени перевод в активное состо ние каждого из m каналов накопител  фазы 25.

Многоканальный накопитель фазы 25

5 обеспечивает хранение констант фазовых приращений (A ij формирование независимых цифровых последовательностей с приращени ми (Al, m) в каждом из m каналов, которые поступают на адресный вход ПЗУ 9

0 в мультиплексном режиме.

Коммутатор 21 предназначен дл  коммутировани  сигналов записи в режиме программировани , поступающих со входа 22 устройства, и в режиме формировани 

5 выходного сигнала устройства, поступающих со второго информационного выхода первого 2 счетчика.

Второй 19 мультиплексор предназначен дл  инициализации страниц ПЗУ 9, со0 держащих таблицы случайных .чисел, при воспроизведении сложной структуры сигнала с псевдослучайным распределением мгновенных числовых эквивалентов.

ПЗУ 9 предназначено дл  хранени  ин5 формации, обеспечивающей преобразование входной цифровой последовательности в цифровое представление стандартных тригонометрических и нестандартных специальных функций, таблицы случайных чисел , а также страницы с нулевой информацией .

Третий 20 мультиплексор предназначен дл  включени  (отключени ) функциональной страницы ПЗУ 9 при программно опре- деленном, в соответствии с выполн емым алгоритмом, канале накопител  фазы 25.

Накапливающий сумматор 5 и первый 3 регистр предназначены соответственно дл  накоплени  текущих значений, программно определенных каналов накопител  фазы 25 и преобразованных в ПЗУ 9, на интервале цикла инициализации всех каналов накопител  фазы 25 и хранени  результата предыдущего рабочего цикла соответственно.

Второй 4 счетчик и второй б регистр предназначены дл  подсчета числа каналов накопител  фазы 25, используемых дл  реализации заданной функции, и хранени  зафиксированного числа во втором 4 счётчике на прот жении каждого рабочего цикла опроса каналов накопител  фазы 25 соответствен но, что позвол ет выполн ть автоматическое нормирование уровн  выходного сигнала в cootветствии с числом программно определённых каналов накопител  фазы 25, т.е. числа частотообразующих составл ющих.

Третий ЦАП 23 совместно со вторым 4 счётчиком и вторым 6 регистром предназиа- чен дл  преобразовани  входного опорного напр жени  в выходное напр жение, которое пропорционально количеству программно инициированных каналов накопител  фазы 25.

Второй ЦАП 11 предназначен дл  преобразовани  цифровых данных, поступающих от первого 3 регистра, е пропорциональное аналоговое напр жение реализуемой функции.

Первый ЦАП 8 предназначен дл  управлени  уровнем выходного сигнала в диапазоне разр дности цифрового кода, поступающего с блока пам ти 7.

Взаимодействие элементов устройства (фиг. 1) описываетс  двум  режимами: программировани  и воспроизведени  функций . Рассмотрим каждый из них.

Режим программировани . В устройстве использован интерфейс Обща  шина, который позвол етуправл ть режимами работы , программировать вид реализуемой функции, задавать параметры и структуру выходного сигнала. В начальный момент по входу 16 поступает сигнал обращени , кото- рый производит установку в активное состо ние первый 14 дешифратор. По адресной информации на входе 15 производитс  выбор одной из областей блока пам ти 7, в которую записываетс  соответствующа 

информаци  с информационного входа 26 сигналом записи, поступающего на вход 22 устройства. В состав блока пам ти 7 вход т информативные регистры управлени  режимами работы устройства с использованием первого 2 счетчика, первого 17 мультиплек- содра и коммутатора 21; задани  функции и структуры выходного сигнала при задейст- вий ПЗУ 9 и второго 19 мультиплексора; управлени  количеством и номером каналов накопител  фазы 25 (НФ 25), которые необходимы дл  реализации конкретного алгоритма формировани  структуры выходного сигнала, дл  чего используетс  третий 20 мультиплексор; управлени  уровнем выходного сигнала с использованием первого ЦАП 8; распределени  и идентификации каналов НФ 25 в режиме программировани  с использованием первого 17 мультиплексора и второго 18 дешифратора; управлени  формированием частотных свойств выходного сигнала с помощью 2 счетчика.

Алгоритм программировани  включает формирование следующих сигналов управлени : установка коммутатора 21 в режим передачи сигналов записи, поступающих со входа 22, которые осуществл ют запись констант A i в первый блок регистров 27. Т...27.т (фиг,2), переключение первого 17 мультиплексора в режим передачи информации от блока пам ти 7, котора  с помощью второго 18 дешифратора обеспечивает инициализацию одного из m регистров первого блока регистров, и установку первого 2 счетчика по входу СБРОС в нулевое состо ние. После записи соответствующей информации в блок пам ти 7, определ ющей тип формируемой функции, структуру и частотные характеристики выходного сигналаг уровень выходного сигнала , устройство готово к работе, Режим воспроизведени  программно определенной функции выходного сигнала. Запуск устройства осуществл етс  путем записи ,в блок пам ти 7 информации, по которой производитс  переключение коммутатора 21 в режим трансл ции сигналов Записи, поступающих от первого 2 счетчика на входы записи второго блока регистров 29.1..,29.т (фиг.2), установка первого 17 мультиплексора в режим передачи выходного состо ни  первого 2 счетчика и перевод первого 2 счетчика в активный режим (снимаетс  активный уровень сигнала со входа СБРОС).

Первый 2 счетчик, синхронизируемый импульсной последовательностью генератора 1 тактовых импульсов, формирует временную диаграмму в соответствии с алгоритмом работы двоичного счетчика. Выходна  числова  последовательность пер- вогр 2 счетчика с помощью первого 17 мультиплексора , второго 18 дешифратора и третьего 20 мультиплексора ставит в соотве- ств юе номер инициированного канала НФ 25 л номера страницы ПЗУ 9 (канал включен - страница с информацией о функций, ка ал выключен - страница с нулевой информацией ), выходна  информаци  НФ 25 поступает на четвертый адресный вход ПЗУ 9. $сли по третьему адресному входу ПЗУ 9 (вьЬод третьего 20 мультиплексора) поступает информаци , отображающа  инициализацию rri-го канала НФ 25, то на выходе ПЗУ 9 будет присутствовать информаци  о фаре сигнала, пропорциональна  константе (А I, т) и номеру цикла обработки (цикл обработки - дискретный интервал времени активизации всех каналов НФ 25), котора  записываетс  по фронту Т (1.0) в накапливающий сумматор 5 (НС 5). Если канал не вы- брЬн, то выходна  информаци  НС 5 будет соответствовать той, котора  была записана пр и ранее инициализированном канале

НФ25.

В цикле обработки информации в цепи 25, ПЗУ 9 и НС 5 параллельно выполн : етё  анализ числа инициализированных каналов с помощью второго 4 счетчика и зарись результата во второй 6 регистр. При выбранном канале на выходе третьего 20 мультиплексора по вл етс  сигна-:, который поступает на вход разрешени  счета втЬрого 4 счетчика и разрешает изменени  состо ни  счетчика на единицу при по вле- Hi/ и на счетном входе фронта Т (1.0) импульсе в подтверждени  записи (готовность вь ходных данных) НС 5. После активизации псследнего канала НФ 25 на выходе пере- пслнени  первого 2 счетчика формируетс  импульс, по фронту Т (1.0) которого производитс  запись выходного состо ни  НС 5 в первый 3 регистр и выходного состо ни  ( инициализированных каналов) второго 4 счетчика во второй 6 регистр. Завершением операции накоплени  приращений в НС 5 от всех каналов НФ 5 и записи результата в первый 3 регистр в каждом цикле работы НФ 25  вл етс  формирование импульса готовности данных на выходе перво- гр 3 регистра, который производит обнуление НС 5, второго 4 счетчика и за- грузку.параллельного кода в первый 2 счет- Ч1/1К. Выходна  информаци  второго б регистра, отобража  количество инициализированных каналов НФ 25, поступает на информационный вход третьего ЦАП 23, в котором производитс  преобразование и формирование сигнала опорного напр жени  дл  второго ЦАП 11. Во втором ЦАП 11

производитс  преобразование цифрового кода формируемой функции в нормирован ный (за счет преобразовани  в ЦАП 23) по уровню аналоговый сигнал. Первый ЦАП 8

5 осуществл ет преобразование выходного сигнала ЦАП 11 в уровень напр жени  выходного сигнала устройства в соответствии с цифровым кодом, поступающего от блока пам ти 7. После фильтрации высших гармо0 ник в фильтре 12 нижних частот на выходе 13 устройства будет присутствовать сигнал (при формировании выходного сигнала с одной частотообразующей) с частотой импульсной последовательности сигналов

5 переноса (fp) первого 2 счетчика

feb.x(i,m,f) ,

где В - максимальна  величина емкости од0 ного канала НФ 25. fBbix-зависит как от величины константы А I, так и от значени  fp. Така  функциональна  зависимость позвол ет расширить программно задаваемый частотный диапазон выходных сигналов ус5 тройства и обеспечиваетс  схемотехническим решением первого 2 счетчика (фиг.З) Наличие информационной св зи между блоком пам ти 7 и ПЗУ 9 позвол ет, использу  алгоритм работы устройства, формиро0 вать сигналы различной формы и структуры, описываемые как простыми тригонометрическими зависимост ми, так и сложными математическими описани ми. Рассмотрим один из алгоритмов синтезировани  слож5 ного сигнала с одновременной амплитудной и фазовой манипул цией (или в производной от фазы частотной).

Использование m каналов в НФ 25 позвол ет синтезировать множество сигйа0 лов, информативность которых описываетс  огибающей (мен ющейс  амплитудой) и фазой . Если в k-й канал НФ 25 записана константа А (А I (п 1,2,3...) и установлена страница ПЗУ 9 формировани 

5 гармонического сигнала (например, синус), то выходной сигнал устройства будет представлен как f(Ai) sin Al, при этом на выходе 10 будет присутствовать его цифровой эквивалент . Отметим, что информационна  ем0 кость каждого канала НФ 25 равна 2П. На каждом периоде воспроизведени  функции будет присутствовать модул ци  фазы в пределах Al. Последовательность одноразр дных чисел, вход щих в многоразр дное

5 слово k-ro канала и принимающих значени  логической О и 1, определ етс  веро тностью близкой к 0,5, а веро тность по влени  q-ro числа равна 1/2. Следовательно, числова  последовательность и ее энергетический спектр описываютс  равномерным законом распределени .

При ориентации устройства на воспроизведение сложной структуры сигнала, составными сигналами которого  вл ютс  белый шум и нормированный, например, синусоидальный сигнал, в блок пам ти 7 записываетс  дополнительна  информаци , котора  поступает на информационныйк вход второго 19 мультиплексора. Выходной сигнал второго 19 мультиплексора будет производить установку страниц ПЗУ 9 по Следующему расписанию: выбранный канал , предназначенный дл  формировани  синусоидального сигнала, подключаетс  к странице ПЗУ 9 воспроизводимой функций, а каналы, предназначенные дл  формировани  псевдослучайной последовательности, подключаютс  к странице ПЗУ 9 случайных чисел. При инициализации в течение каждо- го цикла (m-k) каналов НФ 25 в накапливающем сумматоре 5 будет производитьс  накопление текущего значени  синусоидальней составл ющей и потока псевдослучайных чисел, поступающих от k каналов НФ 25. При завершении каждого цикла в первом 3 регистре будет фиксироватьс  пр- ток случайных чисел, которые после преобразовани  во втором ЦАП 11 будут представл ть в аналоговой форме синусои- дальную частоту с флюктуирующей фазой (случайной величиной) в каждом цикле. Как было сказано выше, использование второго 4 счетчика, второго 6 регистра и третьего ЦАП 23 позвол ют производить нормйрова- ние по уровню выходной сигнал, что положительно сказываетс  на качестве выходного сигнала устройства.

Зна  закон (математическое описание) изменени  фазоамплитудных м/или значе- ний воспроизводимой функции, достаточно легко ее воспроизвести. По известному значению периода выходного сигнала и количеству циклов в нем рассчитываетс  изменение амплитуды на полупериоде вое- произведени  двухсторонней огибающей выходного сигнала,.

Ф о р мула из о б р е те н и  

Claims (2)

1.Устройство дл  формировани  базис- но-тригонометрических функций, содержа- щее генератор тактовых импульсов, первый и второй счетчики, первый и второй регистры , накапливающий сумматор, блок пам ти, первый и втЬрбй цифрЬаналоговые преоб- разователи, блок посто нной пам ти и фильтр нижних частит, причем выход гене- ратора тактовых импульсов соединен со счетным входом пераого счетчика, вход параллельной загрузки которого подключён к выходу подтверждени  записи первого регистра и соединен с входами Сброс второго счетчика и накапливающего сумматора, выход переноса соединен с входами записи первого и второго регистров, информационный вход соединен с первым информационным выходом блока пам ти, второй информационный выход которого соединен с информационным входом первого цифро- аналогового преобразовател , третий информационный выход соединен с первым адресным входом блока посто нной пам ти , информационный выход которого подключен к информационному входу накапливающего сумматора, выход подтверждени  записи которого соединен со счетным входом второго счетчика, информационный выход которого соединен с информационным входом второго регистра, а информационный выход накапливающего сумматора соединен с информационным входом первого регистра, информационный выход которого  вл етс  цифровым выходом устройства и соединен с информационным входом второго цифроаналогового преобразовател , выход которого подключен к входу опорного напр жени  первого цифроаналогового преобразовател , соединенного выходом с входом фильтра нижних частот, выход которого  вл етс  аналоговым выходом устройства, отличающеес  тем, что, с целью расширени  класса решаемых задач за счет введени  алгоритма независимого управлени  структурой и параметрами выходного сигнала, в него введены первый и второй дешифраторы, первый, второй и третий мультиплексоры, коммутатор , третий цифроаналоговый преобразователь и накопитель фазы, причем адресный вход первого дешифратора  вл етс  адресным входом устройства, вход разрешени   вл етс  входом обращени  к устройству, а информационный выход подключен к входу обращени  блока пам ти, первый информационный вход первого мультиплексора соединен с четвертым информационным выходом блока пам ти, адресный вход второго дешифратора соединен с информационным выходом первого мультиплексора, информационный вход второго мультиплексора соединен с п тым информационным выходом блока пам ти, а выход подключен к второму адресному входу блока посто нной пам ти, информационный вход третьего мультиплексора соединен с шестым информационным выходом блока пам ти, адресный вход соединен с адресным входом второго мультиплексора; вторым информационным входом первого мультиплексора и первым информационным еыходом первого счетчика, a Bbtxotfcoединен с третьим адресным входом блока посто нной пам ти и входом разрешени  счёта второго счетчика, управл ющий вход коммутатора подключен к седьмому информационному выходу блока пам ти и соединен с входом Сброс первого счетчика и входом управлени  первого мультиплексора , первый информационный вход коммутатора подключен к второму информационному выходу первого счетчика и Соединен с входом записи накапливающего сумматора, второй информационный вход коммутаторе соединён с входом записи блока пам ти и  вл етс  входом записи устройства, информационный вход третьего цйфроаналоговогр преобразовател  соеди- нён с информационным выходом второго регистра, выхбд соединен с входом опорного напр жени  второго цифроаналогового преобразовател , а вход опорного напр - жфни   вл етс  соответствующим входом устройства, информационный выход накопител  фазы соединен с четвертым адресным входом блока посто нной пам ти, первый и второй входы записи соединены соответственно с первым и вторым выхода- Ми коммутатора, вход разрешени  соединен с информационным выходом второго дешифратора, а информационный вход - с информационным входом блока пам ти и  вл етс  информационным входом устройства .

2.Устройство по п.1, о т л и ч а ю щ е е - с   тем, что накопитель фазы содержит первый блок регистров, информационные входы регистров первого блока подключены к

информационному входу накопител  фазы, входы записи соединены с вторым входом записи накопител  фазы, информационные выходы регистров первого блока соединены с первыми информационными входами сумматоров блока соответственно, входы разрешени  регистров первого блока подключены к входу разрешени  накопител  фазы и соединены с входами разрешени  регистров второго блока соответственно,

информационные входы которых подключены к информационным выходам соответствующих сумматоров блока, входы записи соединены с первым входом записи накопител  фазы, информационные выходы соединены с вторыми информационными входами сумматоров блока и информационным выходом накопител  фазы.