JPH0680981B2 - デイジタルアナログ共用直交変調器 - Google Patents
デイジタルアナログ共用直交変調器Info
- Publication number
- JPH0680981B2 JPH0680981B2 JP60103977A JP10397785A JPH0680981B2 JP H0680981 B2 JPH0680981 B2 JP H0680981B2 JP 60103977 A JP60103977 A JP 60103977A JP 10397785 A JP10397785 A JP 10397785A JP H0680981 B2 JPH0680981 B2 JP H0680981B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- circuit
- modulated wave
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル論理素子で構成された回路により、
安定度の高いディジタルFM信号及びアナログFM信号を得
る直交形変調器に関するものである。
安定度の高いディジタルFM信号及びアナログFM信号を得
る直交形変調器に関するものである。
（従来の技術） 情報化社会が進展するにつれ、これまでの音声を主体と
した通信は、音声のみならず画像信号・データ信号など
多種多彩な情報がやりとりされる複合通信の時代に移行
しようとしている。このようななかで情報の伝送方式も
従来のアナログ伝送方式に加えてディジタル伝送方式が
広く用いられるようになってきた。本発明は無線通信の
分野で従来から用いられてきた代表的なアナログ伝送方
式であるアナログFM変調方式に加えて、効率的なディジ
タル信号伝送の可能な狭帯域ディジタルFM変調方式に適
用可能なディジタル信号・アナログ信号共用FM変調器に
関するものである。
した通信は、音声のみならず画像信号・データ信号など
多種多彩な情報がやりとりされる複合通信の時代に移行
しようとしている。このようななかで情報の伝送方式も
従来のアナログ伝送方式に加えてディジタル伝送方式が
広く用いられるようになってきた。本発明は無線通信の
分野で従来から用いられてきた代表的なアナログ伝送方
式であるアナログFM変調方式に加えて、効率的なディジ
タル信号伝送の可能な狭帯域ディジタルFM変調方式に適
用可能なディジタル信号・アナログ信号共用FM変調器に
関するものである。
従来、最も簡単なディジタル信号・アナログ信号共用FM
変調器として、第６図に示すものが知られている。図に
おいて１はディジタル信号入力端子であり、２値のNRZ
信号が入力される。２は入力されたディジタル信号が矩
形パルス波形であるために生ずる多数の高調波成分を除
去する低域通過フィルタ（LPF）である。２の出力は変
調波の瞬時周波数偏移の値に対応している。３はアナロ
グ信号入力端子である。４は切替スイッチであり、変調
器がディジタルFM変調器として動作する場合（ディジタ
ルモード）には、２から出力された信号を選択して出力
し、アナログFM変調器として動作する場合（アナログモ
ード）には、３から入力されたアナログ信号を選択して
出力する。５は電圧制御発振器（VCO）であり、４から
出力された信号波形の瞬時値に比例した周波数偏移を持
つFM変調波を出力端子６に発生する。
変調器として、第６図に示すものが知られている。図に
おいて１はディジタル信号入力端子であり、２値のNRZ
信号が入力される。２は入力されたディジタル信号が矩
形パルス波形であるために生ずる多数の高調波成分を除
去する低域通過フィルタ（LPF）である。２の出力は変
調波の瞬時周波数偏移の値に対応している。３はアナロ
グ信号入力端子である。４は切替スイッチであり、変調
器がディジタルFM変調器として動作する場合（ディジタ
ルモード）には、２から出力された信号を選択して出力
し、アナログFM変調器として動作する場合（アナログモ
ード）には、３から入力されたアナログ信号を選択して
出力する。５は電圧制御発振器（VCO）であり、４から
出力された信号波形の瞬時値に比例した周波数偏移を持
つFM変調波を出力端子６に発生する。
この構成ではLPF2の特性を適切に選ぶことにより狭帯域
のディジタルFM変調波を得ることができる。例えばLPF
をガウス形通過特性とし、変調指数を0.5とすればGMSK
変調波が得られる。しかしながらこの構成では、VCOが
アナログ回路であるため、中心周波数変動、変調指数変
動が比較的大きい。中心周波数変動を抑えるためには、
位相同期ループ（PLL）を用いた自動周波数制御回路（A
FC）を付加することが有効ではあるが、AFC回路を付加
すると直流成分が伝送不可能となるため、ディジタル信
号伝送時に直流しゃ断ひずみを生じ、劣化原因となる。
また変調指数変動はディジタル信号復調時に劣化を生じ
させ、問題となる。
のディジタルFM変調波を得ることができる。例えばLPF
をガウス形通過特性とし、変調指数を0.5とすればGMSK
変調波が得られる。しかしながらこの構成では、VCOが
アナログ回路であるため、中心周波数変動、変調指数変
動が比較的大きい。中心周波数変動を抑えるためには、
位相同期ループ（PLL）を用いた自動周波数制御回路（A
FC）を付加することが有効ではあるが、AFC回路を付加
すると直流成分が伝送不可能となるため、ディジタル信
号伝送時に直流しゃ断ひずみを生じ、劣化原因となる。
また変調指数変動はディジタル信号復調時に劣化を生じ
させ、問題となる。
これらの変動が比較的小さな回路として、ディジタル信
号処理（DSP）を用いた直交形のFM変調器が知られてい
る。この１例として、従来たとえば特開昭56−152359公
報「FM用直交変調器」がある。第７図にその構成例を示
す。図において１から入力されたディジタル信号は波形
生成回路７に入力される。７は第６図のLPF2に対応して
おり、入力信号をLPFに通したものと等価な波形をDSPに
より発生し、瞬時周波数偏移データとして出力する。こ
の出力はデータ切替回路８へ入力され、変調器がディジ
タルモードの場合にはそのまま積算回路９へと出力され
る。９は図示していないが加算回路と遅延回路からなる
積算回路であり、加算回路の一方の入力端にはデータ切
替回路８からの信号が入力され、他方の入力端には当該
加算回路の出力信号が内部クロック周期τの遅延回路を
介して入力されて構成される。この積算回路９の出力は
FM変調波の複素包絡線の位相成分とみなすことができる
ので後述する複素包絡線生成回路11及び直交変調回路12
を接続すれば安定度及び精度の優れたFM変調波が得られ
る。一方、変調器がアナログモードの場合には、入力端
子３から入力されたアナログ信号をアナログ・ディジタ
ル変換器（A-D変換器）10によって標本化周期Ｔ毎に標
本化・量子化してディジタルデータとし、データ切替回
路８を介して９へ入力する。この場合には入力アナログ
信号に対応したアナログFM変調波の瞬時位相データが９
の出力に得られる。
号処理（DSP）を用いた直交形のFM変調器が知られてい
る。この１例として、従来たとえば特開昭56−152359公
報「FM用直交変調器」がある。第７図にその構成例を示
す。図において１から入力されたディジタル信号は波形
生成回路７に入力される。７は第６図のLPF2に対応して
おり、入力信号をLPFに通したものと等価な波形をDSPに
より発生し、瞬時周波数偏移データとして出力する。こ
の出力はデータ切替回路８へ入力され、変調器がディジ
タルモードの場合にはそのまま積算回路９へと出力され
る。９は図示していないが加算回路と遅延回路からなる
積算回路であり、加算回路の一方の入力端にはデータ切
替回路８からの信号が入力され、他方の入力端には当該
加算回路の出力信号が内部クロック周期τの遅延回路を
介して入力されて構成される。この積算回路９の出力は
FM変調波の複素包絡線の位相成分とみなすことができる
ので後述する複素包絡線生成回路11及び直交変調回路12
を接続すれば安定度及び精度の優れたFM変調波が得られ
る。一方、変調器がアナログモードの場合には、入力端
子３から入力されたアナログ信号をアナログ・ディジタ
ル変換器（A-D変換器）10によって標本化周期Ｔ毎に標
本化・量子化してディジタルデータとし、データ切替回
路８を介して９へ入力する。この場合には入力アナログ
信号に対応したアナログFM変調波の瞬時位相データが９
の出力に得られる。
このようにして得られた瞬時位相データは複素包絡線生
成回路11へ入力される。11ではこの位相データに対応す
る余弦信号及び正弦信号を、それぞれ余弦回路11−１及
び正弦回路11−２により発生する。この出力は直交変調
回路12に与えられる。直交変調回路12には搬送波発振器
13より搬送波が加えられていて、この搬送波に対してミ
キサ12−１において上記余弦信号により変調を与え、さ
らに搬送波を移相器12−２で90゜位相をシフトして得ら
れた直交搬送波に対してミキサ12−３において上記正弦
信号により変調を与える。両ミキサ12−１及び12−３の
出力は、加算器12−４で加算されて出力端子６より送出
される。この結果、出力端子６には11の入力に対応した
瞬時位相を持つ変調波が得られる、すなわち、11,12,13
は等価的に位相変調器を構成していることがわかる。
成回路11へ入力される。11ではこの位相データに対応す
る余弦信号及び正弦信号を、それぞれ余弦回路11−１及
び正弦回路11−２により発生する。この出力は直交変調
回路12に与えられる。直交変調回路12には搬送波発振器
13より搬送波が加えられていて、この搬送波に対してミ
キサ12−１において上記余弦信号により変調を与え、さ
らに搬送波を移相器12−２で90゜位相をシフトして得ら
れた直交搬送波に対してミキサ12−３において上記正弦
信号により変調を与える。両ミキサ12−１及び12−３の
出力は、加算器12−４で加算されて出力端子６より送出
される。この結果、出力端子６には11の入力に対応した
瞬時位相を持つ変調波が得られる、すなわち、11,12,13
は等価的に位相変調器を構成していることがわかる。
上述した直交形変調器では、搬送波周波数の安定度が安
定化された搬送波発振器13の安定度と同一になるので、
極めて安定している。また、瞬時位相をディジタル的に
処理しているので、変調指数も安定しており、無調整で
高精度の変調波が得られる。
定化された搬送波発振器13の安定度と同一になるので、
極めて安定している。また、瞬時位相をディジタル的に
処理しているので、変調指数も安定しており、無調整で
高精度の変調波が得られる。
（発明が解決しようとする問題点） しかしながらこの構成では、アナログ信号をA/D変換器
により標本化・量子化しているため、標本化による雑音
及び量子化雑音が生じ、これらの雑音が変調器により変
調されて出力され、隣接する無線チャンネルに妨害を与
えるという問題がある。これらの雑音を低く抑えるため
には、A-D変換器の量子化ビット数を多くし、かつ表音
化周波数を高くする必要がある。しかしながらこのよう
な要求を満足する高速かつ高精度のA-D変換器は回路構
成も複雑になり、高価なものとなるという欠点があっ
た。
により標本化・量子化しているため、標本化による雑音
及び量子化雑音が生じ、これらの雑音が変調器により変
調されて出力され、隣接する無線チャンネルに妨害を与
えるという問題がある。これらの雑音を低く抑えるため
には、A-D変換器の量子化ビット数を多くし、かつ表音
化周波数を高くする必要がある。しかしながらこのよう
な要求を満足する高速かつ高精度のA-D変換器は回路構
成も複雑になり、高価なものとなるという欠点があっ
た。
本発明の目的は、高速かつ高精度のA-D変換器を用いる
ことなく標本化及び量子化による雑音を低く抑えた安価
な直交形FM変調器を提供することにある。
ことなく標本化及び量子化による雑音を低く抑えた安価
な直交形FM変調器を提供することにある。
（問題点を解決するための手段） 本発明は、入力アナログ信号の振幅に対応して出力周波
数が連続的に変化する電圧−周波数変換器（V-F変調
器）を用意し、この出力周波数によって定数を積算する
ディジタル積算器の積算周期を制御することによりアナ
ログFM信号の瞬時位相データを算出することを最も主要
な特徴とする。
数が連続的に変化する電圧−周波数変換器（V-F変調
器）を用意し、この出力周波数によって定数を積算する
ディジタル積算器の積算周期を制御することによりアナ
ログFM信号の瞬時位相データを算出することを最も主要
な特徴とする。
（作用） 従来の技術では積算周期は一定とし、被積算値を入力信
号の増幅に対応させていたためにA-D変換器が必要とな
り標本化及び量子化による雑音が発生したが、本発明で
は被積算値は一定とし、替りに積分周期をV-F変換器に
よって連続的に変化させているので、標本化及び量子化
による雑音が原理的に発生しない。
号の増幅に対応させていたためにA-D変換器が必要とな
り標本化及び量子化による雑音が発生したが、本発明で
は被積算値は一定とし、替りに積分周期をV-F変換器に
よって連続的に変化させているので、標本化及び量子化
による雑音が原理的に発生しない。
（実施例） 第１図は本発明の実施例であって、1,3,6〜９及び11〜1
3については第７図と同一である。また14は符号判定回
路、15は積算周期制御回路、16は絶対値回路、17はV-F
変換器、18は切替スイッチ、19は内部クロック発振器で
ある。次にこの回路の動作を述べる。
3については第７図と同一である。また14は符号判定回
路、15は積算周期制御回路、16は絶対値回路、17はV-F
変換器、18は切替スイッチ、19は内部クロック発振器で
ある。次にこの回路の動作を述べる。
まずディジタルモードの場合には、切替スイッチ18は図
示したように、19から出力された周期τの内部クロック
を選択して積算回路９へ出力する。この場合、この回路
第７図の場合と全く同じ動作をする。
示したように、19から出力された周期τの内部クロック
を選択して積算回路９へ出力する。この場合、この回路
第７図の場合と全く同じ動作をする。
次にアナログモードの場合には、18はV-F変調器17の出
力を選択して積算回路９へ出力する。入力端子から入力
されたアナログ信号は符号判別回路14及び絶対値回路16
へ入力される。アナログ信号波形をｘ（ｔ）とすると、
14ではｘ（ｔ）の正負符号を判定し、正ならばＣ、負な
らば−Ｃなる定数を被積算値として出力する。この被積
算値はデータ切替回路８により選択され，積算回路９へ
出力される。一方、積算周期制御回路15では、まず16に
おいてアナログ信号の絶対値|x（ｔ）｜を求め、次に17
によって周波数ｓ（ｔ）が|x（ｔ）｜に比例した積算
クロックを出力する。この積算クロックを18を介して９
へ加えると、９はＣ又は−Ｃの被積算値を積算周期｛1/
ｓ（ｔ）｝毎に積算する。この結果から、９から瞬時
位相データφ（ｔ）が出力される。今φ（ｔ）の単位時
間あたりの増分Δφを考えるとΔφは角周波数となり、
その値は Δφ＝Ｃ・sgn｛ｘ（ｔ）｝・ｓ（ｔ） （１） となる。だだしsgn｛ｘ（ｔ）｝はｘ（ｔ）の符号値で
ある。
力を選択して積算回路９へ出力する。入力端子から入力
されたアナログ信号は符号判別回路14及び絶対値回路16
へ入力される。アナログ信号波形をｘ（ｔ）とすると、
14ではｘ（ｔ）の正負符号を判定し、正ならばＣ、負な
らば−Ｃなる定数を被積算値として出力する。この被積
算値はデータ切替回路８により選択され，積算回路９へ
出力される。一方、積算周期制御回路15では、まず16に
おいてアナログ信号の絶対値|x（ｔ）｜を求め、次に17
によって周波数ｓ（ｔ）が|x（ｔ）｜に比例した積算
クロックを出力する。この積算クロックを18を介して９
へ加えると、９はＣ又は−Ｃの被積算値を積算周期｛1/
ｓ（ｔ）｝毎に積算する。この結果から、９から瞬時
位相データφ（ｔ）が出力される。今φ（ｔ）の単位時
間あたりの増分Δφを考えるとΔφは角周波数となり、
その値は Δφ＝Ｃ・sgn｛ｘ（ｔ）｝・ｓ（ｔ） （１） となる。だだしsgn｛ｘ（ｔ）｝はｘ（ｔ）の符号値で
ある。
理解を助けるため、ｘ（ｔ）,sgn x（ｔ）,|x（ｔ）｜
の関係を第２図に示す。変調波の瞬時周波数偏移ｄ
（ｔ）は、角周波数Δφから以下のように算出される。
の関係を第２図に示す。変調波の瞬時周波数偏移ｄ
（ｔ）は、角周波数Δφから以下のように算出される。
上式から瞬時位相データφ（ｔ）を用いて位相変調を行
えば、アナログ入力信号ｘ（ｔ）に比例したｄ（ｔ）
を有するFM変調波が得られることがわかる。そこで９か
ら出力されたφ（ｔ）を複素包絡線生成回路11、直交変
調回路12、搬送波発振器13で構成される位相変調部へ入
力する。この結果、出力端子６にはアナログ入力信号ｘ
（ｔ）を変調信号とするFM変調波が得られる。
えば、アナログ入力信号ｘ（ｔ）に比例したｄ（ｔ）
を有するFM変調波が得られることがわかる。そこで９か
ら出力されたφ（ｔ）を複素包絡線生成回路11、直交変
調回路12、搬送波発振器13で構成される位相変調部へ入
力する。この結果、出力端子６にはアナログ入力信号ｘ
（ｔ）を変調信号とするFM変調波が得られる。
この構成ではディジタルモードにおいては第２図の構成
と同様に搬送波周波数及び変調指数の安定した高精度の
ディジタルFM変調波を得ることができる。一方、アナロ
グモードにおいて、A-D変換器を用いずにアナログFM変
調波を得ることができるので、標本化及び量子化に起因
する雑音の発生がないという利点がある。
と同様に搬送波周波数及び変調指数の安定した高精度の
ディジタルFM変調波を得ることができる。一方、アナロ
グモードにおいて、A-D変換器を用いずにアナログFM変
調波を得ることができるので、標本化及び量子化に起因
する雑音の発生がないという利点がある。
さて、第１図の構成では絶対値回路16及びV-F変換器17
から成る積算周期制御回路15の精度によってアナログFM
変調波の精度が決まる。15の第１の構成例を第３図に示
す。図において、20はアナログスイッチ、21は反転増幅
器、22は積分器、23はシュミットトリガ回路、24は出力
端子である。この構成はV-F変換器としてよく知られて
おり、入力信号電圧の絶対値に比例した周波数を有する
積算クロックを出力端子24に得ることができる。
から成る積算周期制御回路15の精度によってアナログFM
変調波の精度が決まる。15の第１の構成例を第３図に示
す。図において、20はアナログスイッチ、21は反転増幅
器、22は積分器、23はシュミットトリガ回路、24は出力
端子である。この構成はV-F変換器としてよく知られて
おり、入力信号電圧の絶対値に比例した周波数を有する
積算クロックを出力端子24に得ることができる。
第３図に示した回路はV-F変換の直線性がよく、この回
路を用いれば高精度のアナログFM変調波を得ることがで
きる。しかしながら積分器22に使用する演算増幅器には
高速で動作することが要求され、高価になるという欠点
がある。
路を用いれば高精度のアナログFM変調波を得ることがで
きる。しかしながら積分器22に使用する演算増幅器には
高速で動作することが要求され、高価になるという欠点
がある。
第４図は上記の問題を解決した積算周期制御回路15の第
２の構成である。この構成ではV-F変換器として、安価
な電圧制御マルチバイブレータ（VCM）を使用する。図
において25はレベルシフト回路、26はVCM、27は乗算
器、28は発振器、29は低域通過フィルタ（LPF）であ
る。VCMは安価であるが、入力電圧発振周波数特性は第
５図のようになり、入力電圧ゼロボルト付近の直接性が
悪い。そのためVCMを動作点ａで使用すると変調ひずみ
を生ずる。そこでこの構成ではレベルシフト回路25を設
けてアナログ入力信号を電圧VRだけシフトし、VCMの動
作点を直線性のよいｂ点（発振周波数を０とする）に
置く。この結果、VCMの発振周波数も０だけシフトす
るので、乗算器27と発振器28（発信周波数０）、LPF2
9から成るダウンコンバータで周波数を（−０）だけ
降下させ、ベースバンド帯へ戻している。入力アナログ
信号をｘ（ｔ）とすると、24に得られる出力信号の周波
数ｓは次の式のようになる。
２の構成である。この構成ではV-F変換器として、安価
な電圧制御マルチバイブレータ（VCM）を使用する。図
において25はレベルシフト回路、26はVCM、27は乗算
器、28は発振器、29は低域通過フィルタ（LPF）であ
る。VCMは安価であるが、入力電圧発振周波数特性は第
５図のようになり、入力電圧ゼロボルト付近の直接性が
悪い。そのためVCMを動作点ａで使用すると変調ひずみ
を生ずる。そこでこの構成ではレベルシフト回路25を設
けてアナログ入力信号を電圧VRだけシフトし、VCMの動
作点を直線性のよいｂ点（発振周波数を０とする）に
置く。この結果、VCMの発振周波数も０だけシフトす
るので、乗算器27と発振器28（発信周波数０）、LPF2
9から成るダウンコンバータで周波数を（−０）だけ
降下させ、ベースバンド帯へ戻している。入力アナログ
信号をｘ（ｔ）とすると、24に得られる出力信号の周波
数ｓは次の式のようになる。
ｓ＝｜｛０＋ｋ・ｘ（ｔ）｝−0|＝ｋ・|x（ｔ）
｜ （４） ここでｋはVCM26の動作点ｂにおける周波数制御感度で
あり、第５図のｂ点におけるグラフの傾度である。上式
から、アナログ入力信号の絶対値に比例した周波数ｓ
を持つ積算クロックが得られることがわかる。
｜ （４） ここでｋはVCM26の動作点ｂにおける周波数制御感度で
あり、第５図のｂ点におけるグラフの傾度である。上式
から、アナログ入力信号の絶対値に比例した周波数ｓ
を持つ積算クロックが得られることがわかる。
第４図の構成によれば、安価なVCMを用いて、直線性の
よいV-F変換特性を得ることができる。なお、温度変化
などによりVCM26の中心周波数が変動すると、V-F変換特
性に劣化が生ずるが、発振器28を26と同一特性のVCMで
構成することによって周波数ドリフトを補償し、劣化を
抑えることができる。この場合、ICチップ内に２個の同
一特性のVCMが集積化されたIC（例えばテキサス・イン
スツルメント社製SN74LS6525など）を使用すればさらに
理想的である。なお、乗算器27としてはエクスクルーシ
ブ・オア回路が使用できるので第４図の回路は容易にモ
ノシリックIC化できる。また、レベルシフト回路25は入
力端子３に加わるアナログ入力信号の直流レベルを予め
VRに設定しておけば省略できる。
よいV-F変換特性を得ることができる。なお、温度変化
などによりVCM26の中心周波数が変動すると、V-F変換特
性に劣化が生ずるが、発振器28を26と同一特性のVCMで
構成することによって周波数ドリフトを補償し、劣化を
抑えることができる。この場合、ICチップ内に２個の同
一特性のVCMが集積化されたIC（例えばテキサス・イン
スツルメント社製SN74LS6525など）を使用すればさらに
理想的である。なお、乗算器27としてはエクスクルーシ
ブ・オア回路が使用できるので第４図の回路は容易にモ
ノシリックIC化できる。また、レベルシフト回路25は入
力端子３に加わるアナログ入力信号の直流レベルを予め
VRに設定しておけば省略できる。
（発明の効果） 以上説明したように本発明によれば安定度及び変調精度
に優れたディジタル信号・アナログ信号共用FM変調器を
得ることができる。本変調器の回路はディジタル回路が
大部分であり、調整箇所が少いうえ、アナログ回路もオ
ペアンプ、VCM、等に限られているためモノリシックIC
化に適している。したがって特に小形化が要求される移
動通信用無線機・トランシーバなどに適用しその特徴が
発揮できる。
に優れたディジタル信号・アナログ信号共用FM変調器を
得ることができる。本変調器の回路はディジタル回路が
大部分であり、調整箇所が少いうえ、アナログ回路もオ
ペアンプ、VCM、等に限られているためモノリシックIC
化に適している。したがって特に小形化が要求される移
動通信用無線機・トランシーバなどに適用しその特徴が
発揮できる。
第１図は本発明によるディジタル信号・アナログ信号共
用FM変調器の構成を示す図、第２図は第１図中の符号判
定回路及び絶対値回路の動作の説明図、第３図は第１図
の中の積算周期制御回路の第１の構成例、第４図は積算
周期制御回路の第２の構成例を示す図、第５図はVCMの
入力電圧対発振周波数特性の例を示す図、第６図はVCO
を用いた従来のディジタル信号・アナログ信号共用FM変
調器の構成図、第７図は従来の直交形FM変調器の構成図
である。 １……ディジタル信号入力端子、２……低域通過フィル
タ、３……アナログ信号入力端子、４……切替スイッ
チ、５……電圧制御発振器、６……出力端子、７……波
形生成回路、８……データ切替回路、９……積算回路、
10……アナログ・ディジタル変換器、11……複素包絡線
生成回路、12……直交変調回路、12−１及び12−３……
ミキサ、12−２……90゜移相器、12−４……加算器、13
……搬送波発振器、14……符号判定回路、15……積算周
期制御回路、16……絶対値回路、17……V-F変換器、18
……切替スイッチ、19……内部クロック発振器、20……
アナログスイッチ、21……反転増幅器、22……積分器、
23……シュミットトリガ回路、24……出力端子、25……
レベルシフト回路、26……電圧制御マルチバイブレー
タ、27……ミキサ、28……発振器、29……低域通過フィ
ルタ。
用FM変調器の構成を示す図、第２図は第１図中の符号判
定回路及び絶対値回路の動作の説明図、第３図は第１図
の中の積算周期制御回路の第１の構成例、第４図は積算
周期制御回路の第２の構成例を示す図、第５図はVCMの
入力電圧対発振周波数特性の例を示す図、第６図はVCO
を用いた従来のディジタル信号・アナログ信号共用FM変
調器の構成図、第７図は従来の直交形FM変調器の構成図
である。 １……ディジタル信号入力端子、２……低域通過フィル
タ、３……アナログ信号入力端子、４……切替スイッ
チ、５……電圧制御発振器、６……出力端子、７……波
形生成回路、８……データ切替回路、９……積算回路、
10……アナログ・ディジタル変換器、11……複素包絡線
生成回路、12……直交変調回路、12−１及び12−３……
ミキサ、12−２……90゜移相器、12−４……加算器、13
……搬送波発振器、14……符号判定回路、15……積算周
期制御回路、16……絶対値回路、17……V-F変換器、18
……切替スイッチ、19……内部クロック発振器、20……
アナログスイッチ、21……反転増幅器、22……積分器、
23……シュミットトリガ回路、24……出力端子、25……
レベルシフト回路、26……電圧制御マルチバイブレー
タ、27……ミキサ、28……発振器、29……低域通過フィ
ルタ。
Claims (2)
- 【請求項１】アナログ入力信号に対してはアナログFM変
調波の瞬時位相を出力するとともに、ディジタル入力信
号に対しては内部クロック周期毎に積算して得た積算デ
ータに対応する余弦信号及び正弦信号をアナログ波形と
みなしてディジタルFM変調波の瞬時位相を出力する瞬時
位相算出回路を有し、その出力の瞬時位相に対応した余
弦信号及び正弦信号を得、該余弦及び正弦信号を複素包
絡線入力信号として位相変調波を発生することにより、
アナログFM変調波またはディジタルFM変調波を得る直交
形FM変調器において、 （ａ）アナログ信号の正負を判定し、正及び負に対応し
た符号データを出力する符号判定回路と、 （ｂ）アナログ入力信号の絶対値に比例した周波数を有
する積算クロックを発生する積算周期制御回路と、 （ｃ）該符号データを該積算クロック毎に積算してアナ
ログFM変調波の瞬時位相を得る積算回路とを含むことを
特徴とするディジタル信号アナログ信号共用FM変調器。 - 【請求項２】前記積算周期制御回路が、アナログ入力信
号電圧に応じて発振周波数が変化する電圧制御発振器
と、固定周波数発振器と、該電圧制御発振器からの出力
と該固定周波数発振器からの出力を混合する乗算器と、
乗算器出力のベースバンド成分を取り出す低域通過フィ
ルタにより構成されることを特徴とする特許請求の範囲
第１項記載のディジタル信号アナログ信号共用FM変調
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103977A JPH0680981B2 (ja) | 1985-05-17 | 1985-05-17 | デイジタルアナログ共用直交変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103977A JPH0680981B2 (ja) | 1985-05-17 | 1985-05-17 | デイジタルアナログ共用直交変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263302A JPS61263302A (ja) | 1986-11-21 |
| JPH0680981B2 true JPH0680981B2 (ja) | 1994-10-12 |
Family
ID=14368382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60103977A Expired - Fee Related JPH0680981B2 (ja) | 1985-05-17 | 1985-05-17 | デイジタルアナログ共用直交変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680981B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132554A (en) * | 1989-03-29 | 1992-07-21 | Sharp Kabushiki Kaisha | Clock generating apparatus |
| JP2575057B2 (ja) * | 1989-04-07 | 1997-01-22 | シャープ株式会社 | Ｆｍ変調器 |
| ES2049029T3 (es) * | 1989-04-07 | 1994-04-01 | Sharp Kk | Modulador de fm. |
| JP2998625B2 (ja) * | 1996-01-12 | 2000-01-11 | 日本電気株式会社 | デジタル／アナログ共用変調器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152359A (en) * | 1980-04-25 | 1981-11-25 | Nippon Telegr & Teleph Corp <Ntt> | Orthogonal modulator for fm |
-
1985
- 1985-05-17 JP JP60103977A patent/JPH0680981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263302A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4283441B2 (ja) | 角度変調ｒｆ信号の正確かつ安定した直接ディジタルシンセシス | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| JPS60112344A (ja) | 無線受信機及び復調方法 | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| US6535561B2 (en) | Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals and DC offset compensation | |
| US6016422A (en) | Method of and apparatus for generating radio frequency quadrature LO signals for direct conversion transceivers | |
| JP3200184B2 (ja) | 無線装置用のシンセサイザ | |
| EP0408238B1 (en) | A frequency synthesiser | |
| EP0545546B1 (en) | Digital radio modulator/demodulator | |
| US4721904A (en) | Digital phase difference detecting circuit | |
| JPH0823231A (ja) | Ｆｍ変調回路 | |
| JPH0680981B2 (ja) | デイジタルアナログ共用直交変調器 | |
| EP0412291B1 (en) | Quadrature FSK receiver with compensation for frequency offset | |
| US7054382B2 (en) | Modulator of phase shift keying (PSK) type | |
| GB2247368A (en) | Phase modulation signal generator | |
| JP3451117B2 (ja) | 離散時間信号処理装置 | |
| JPH1117749A (ja) | 復調回路 | |
| JP3898839B2 (ja) | 送信機 | |
| US4475216A (en) | FSK Data transceiver | |
| Nilsson et al. | A Low Complexity DDS IC for FM-UWB Applications | |
| US5751198A (en) | Angular modulator with a phase variation divided and integrated | |
| US6650711B1 (en) | Quadrature modulation with reduced phase-error distortion | |
| US6163232A (en) | Frequency/phase modulator using a digital synthesis circuit in a phase locked loop | |
| JP2518860B2 (ja) | 位相同期回路 | |
| JPH10304000A (ja) | 直交振幅変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |