JP2998625B2 - デジタル／アナログ共用変調器 - Google Patents
デジタル／アナログ共用変調器Info
- Publication number
- JP2998625B2 JP2998625B2 JP8003627A JP362796A JP2998625B2 JP 2998625 B2 JP2998625 B2 JP 2998625B2 JP 8003627 A JP8003627 A JP 8003627A JP 362796 A JP362796 A JP 362796A JP 2998625 B2 JP2998625 B2 JP 2998625B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- input terminal
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】本発明は、変調器に関し、特
に、デジタル／アナログ共用変調器に関する。
に、デジタル／アナログ共用変調器に関する。
【０００１】
【従来の技術】従来、この種のデジタル／アナログ共用
直交変調器は、例えば、特開昭６１−２６３３０２号公
報に示されるように、１つの直交変調器によってデジタ
ル信号およびアナログ信号を送信することを目的とす
る。
直交変調器は、例えば、特開昭６１−２６３３０２号公
報に示されるように、１つの直交変調器によってデジタ
ル信号およびアナログ信号を送信することを目的とす
る。
【０００２】図５は、同公報記載のデジタル／アナログ
共用直交変調器（以下、単に変調器）である。
共用直交変調器（以下、単に変調器）である。
【０００３】図５において、変調器は、デジタル信号入
力端子３１と、アナログ信号入力端子３２と、波形生成
回路３３と、符号判定回路３４と、データ切換回路３５
と、を備える。また、変調器は、積算周期制御回路３６
と、内部クロック発振器３７と、積算回路３８と、複素
包絡線生成回路３９と、直交変調回路４０と、搬送波発
振回路４１と、出力端子４２と、スイッチ４３と、を備
える。
力端子３１と、アナログ信号入力端子３２と、波形生成
回路３３と、符号判定回路３４と、データ切換回路３５
と、を備える。また、変調器は、積算周期制御回路３６
と、内部クロック発振器３７と、積算回路３８と、複素
包絡線生成回路３９と、直交変調回路４０と、搬送波発
振回路４１と、出力端子４２と、スイッチ４３と、を備
える。
【０００４】積算周期制御回路３６は、絶対値回路３６
１と、電圧／周波数変換器３６２と、を備え、直交変調
回路４０は、周波数混合回路４０１および４０３と、９
０゜位相器４０２と、加算器４０４と、を備える。そし
て、スイッチ４３は、端子４３１および４３２を備え
る。
１と、電圧／周波数変換器３６２と、を備え、直交変調
回路４０は、周波数混合回路４０１および４０３と、９
０゜位相器４０２と、加算器４０４と、を備える。そし
て、スイッチ４３は、端子４３１および４３２を備え
る。
【０００５】この変調器において、デジタル信号を送信
する場合には（以下、デジタルモード）、デジタル信号
入力端子３１からのデジタル信号が波形生成回路３３で
高周波成分が抑圧され、瞬時位相データがデータ切換回
路３５に出力される。波形生成回路３３からの瞬時位相
データは、デジタルモードにおいてデータ切換回路３５
を介して積算回路３８に出力される。
する場合には（以下、デジタルモード）、デジタル信号
入力端子３１からのデジタル信号が波形生成回路３３で
高周波成分が抑圧され、瞬時位相データがデータ切換回
路３５に出力される。波形生成回路３３からの瞬時位相
データは、デジタルモードにおいてデータ切換回路３５
を介して積算回路３８に出力される。
【０００６】スイッチ４３は、デジタルモードにおいて
端子４３１を選択しており、内部クロック発振器３７か
らの内部クロックがスイッチ４３を介して積算回路３８
に出力される。
端子４３１を選択しており、内部クロック発振器３７か
らの内部クロックがスイッチ４３を介して積算回路３８
に出力される。
【０００７】波形生成回路３３からの瞬時位相データは
積算回路３８で内部クロック発振器３７からの内部クロ
ックの周期τによって積算され、デジタルＦＭ変調波の
瞬時位相データが複素包絡線生成回路３９に出力され
る。デジタルＦＭ変調波の瞬時位相データは、複素包絡
線生成回路３９で正弦波信号（以下、Ｉ信号）および余
弦波信号（以下、Ｑ信号）に変換され、ＩおよびＱ信号
が直交変調回路４０の周波数混合回路４０１および４０
３にそれぞれ出力される。Ｉ信号は周波数混合回路４０
１で搬送波発振回路４１からの搬送波を変調し、Ｉ信号
の被変調信波号が加算器４０４に出力される。 Ｑ信号
は周波数混合回路４０３で９０゜位相器４０２で９０゜
位相変換された搬送波を変調し、Ｑ信号の被変調波信号
が加算器４０４に出力される。Ｉ信号の被変調波信号お
よびＱ信号の被変調波信号は加算器４０４で加算され、
出力端子４０２から被変調波信号が出力される。
積算回路３８で内部クロック発振器３７からの内部クロ
ックの周期τによって積算され、デジタルＦＭ変調波の
瞬時位相データが複素包絡線生成回路３９に出力され
る。デジタルＦＭ変調波の瞬時位相データは、複素包絡
線生成回路３９で正弦波信号（以下、Ｉ信号）および余
弦波信号（以下、Ｑ信号）に変換され、ＩおよびＱ信号
が直交変調回路４０の周波数混合回路４０１および４０
３にそれぞれ出力される。Ｉ信号は周波数混合回路４０
１で搬送波発振回路４１からの搬送波を変調し、Ｉ信号
の被変調信波号が加算器４０４に出力される。 Ｑ信号
は周波数混合回路４０３で９０゜位相器４０２で９０゜
位相変換された搬送波を変調し、Ｑ信号の被変調波信号
が加算器４０４に出力される。Ｉ信号の被変調波信号お
よびＱ信号の被変調波信号は加算器４０４で加算され、
出力端子４０２から被変調波信号が出力される。
【０００８】一方、アナログモードでは、アナログ信号
入力端子３２からのアナログ信号が符号判定回路３４で
正負符号が判定され、正ならばｃ、負ならば−ｃなる定
数がデータ切換回路３５を介して積算回路３８に出力さ
れる。
入力端子３２からのアナログ信号が符号判定回路３４で
正負符号が判定され、正ならばｃ、負ならば−ｃなる定
数がデータ切換回路３５を介して積算回路３８に出力さ
れる。
【０００９】また、アナログ入力端子３２からのアナロ
グ信号は、積算周期制御回路３６の絶対値回路３６１で
振幅の絶対値が算出され、絶対値信号が電圧／周波数変
換器３６２に出力される。絶対値信号は、電圧／周波数
変換器３６２で絶対値信号の示す絶対値に比例した周波
数に変換され、周波数ｆの周波数変換信号がスイッチ４
３に出力される。スイッチ４３は、アナログモードにお
いて端子４３２を選択しており、電圧／周波数変換器３
６２からの周波数変換信号が積算回路３８に出力され
る。
グ信号は、積算周期制御回路３６の絶対値回路３６１で
振幅の絶対値が算出され、絶対値信号が電圧／周波数変
換器３６２に出力される。絶対値信号は、電圧／周波数
変換器３６２で絶対値信号の示す絶対値に比例した周波
数に変換され、周波数ｆの周波数変換信号がスイッチ４
３に出力される。スイッチ４３は、アナログモードにお
いて端子４３２を選択しており、電圧／周波数変換器３
６２からの周波数変換信号が積算回路３８に出力され
る。
【００１０】符号判定回路３４からの定数ｃまたは−ｃ
は、積算回路３８で電圧／周波数変換器３６２からの周
波数変換信号の周波数ｆの逆数１／ｆを積算し、アナロ
グＦＭ変調波の瞬時位相データが複素包絡線生成回路３
９に出力される。アナログＦＭ変調波の瞬時位相データ
は、複素包絡線生成回路３９でＩ信号およびＱ信号に変
換され、ＩおよびＱ信号が直交変調回路４０の周波数混
合回路４０１および４０３に出力される。
は、積算回路３８で電圧／周波数変換器３６２からの周
波数変換信号の周波数ｆの逆数１／ｆを積算し、アナロ
グＦＭ変調波の瞬時位相データが複素包絡線生成回路３
９に出力される。アナログＦＭ変調波の瞬時位相データ
は、複素包絡線生成回路３９でＩ信号およびＱ信号に変
換され、ＩおよびＱ信号が直交変調回路４０の周波数混
合回路４０１および４０３に出力される。
【００１１】Ｉ信号は周波数混同回路４０１で搬送波発
振回路４１からの搬送波を変調し、Ｉ信号の被変調波信
号が加算器４０４に出力される。Ｑ信号は周波数混合回
路４０３で搬送波発振回路４１からの搬送波が９０゜位
相器４０２で９０゜位相変換された信号を変調し、Ｑ信
号の被変調波信号が加算器４０４に出力される。Ｉ信号
の被変調波信号およびＱ信号の被変調波信号は、加算器
４０４で加算され、出力端子４０２から被変調波信号が
出力される。
振回路４１からの搬送波を変調し、Ｉ信号の被変調波信
号が加算器４０４に出力される。Ｑ信号は周波数混合回
路４０３で搬送波発振回路４１からの搬送波が９０゜位
相器４０２で９０゜位相変換された信号を変調し、Ｑ信
号の被変調波信号が加算器４０４に出力される。Ｉ信号
の被変調波信号およびＱ信号の被変調波信号は、加算器
４０４で加算され、出力端子４０２から被変調波信号が
出力される。
【００１２】
【発明が解決しようとする課題】しかしながら、この従
来のデジタル／アナログ共用変調器では、アナログ信号
の振幅に比例した周波数を出力する電圧／周波数変換器
およびデジタルあるいはアナログ信号の瞬時位相データ
を出力する積算回路を必要とするためデジタル／アナロ
グ共用変調器の価格が高くなるばかりでなく、回路構成
が複雑になるという問題を有する。
来のデジタル／アナログ共用変調器では、アナログ信号
の振幅に比例した周波数を出力する電圧／周波数変換器
およびデジタルあるいはアナログ信号の瞬時位相データ
を出力する積算回路を必要とするためデジタル／アナロ
グ共用変調器の価格が高くなるばかりでなく、回路構成
が複雑になるという問題を有する。
【００１３】本発明の目的は、上記課題を解決し、回路
構成を簡略化したデジタル／アナログ共用変調器を提供
することにある。
構成を簡略化したデジタル／アナログ共用変調器を提供
することにある。
【００１４】
【課題を解決するための手段】上述した目的を達成する
ために、本発明によるデジタル／アナログ共用変調器
は、デジタル信号の正弦波成分あるいはアナログ信号で
搬送波を変調する第１の周波数混合回路と、デジタル信
号の余弦波成分で前記搬送波の位相が９０゜変換された
信号を変調する、あるいは前記アナログ信号で前記搬送
波を変調する第２の周波数混合回路と、第１および第２
の周波数混合回路の出力を加算する加算器と、を備える
ことを特徴とする。
ために、本発明によるデジタル／アナログ共用変調器
は、デジタル信号の正弦波成分あるいはアナログ信号で
搬送波を変調する第１の周波数混合回路と、デジタル信
号の余弦波成分で前記搬送波の位相が９０゜変換された
信号を変調する、あるいは前記アナログ信号で前記搬送
波を変調する第２の周波数混合回路と、第１および第２
の周波数混合回路の出力を加算する加算器と、を備える
ことを特徴とする。
【００１５】上記構成の採用によって、本発明は、電圧
／周波数変換器および積算回路を必要とせず、したがっ
て、デジタル／アナログ共用変調器の価格を下げ、回路
構成を簡略化することができる。
／周波数変換器および積算回路を必要とせず、したがっ
て、デジタル／アナログ共用変調器の価格を下げ、回路
構成を簡略化することができる。
【００１６】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１７】図１は、本発明の一実施例を示すデジタル
／アナログ共用変調器（以下、単に変調器）の機能ブロ
ック図である。
／アナログ共用変調器（以下、単に変調器）の機能ブロ
ック図である。
【００１８】図１において、変調器は、デジタル信号の
正弦波成分を示す正弦波信号（以下、Ｉ信号）を入力す
るＩ信号入力端子１と、デジタル信号の余弦波成分を示
す余弦波信号（以下、Ｑ信号）を入力するＱ信号入力端
子２と、アナログ信号を入力するアナログ信号入力端子
３と、搬送波を入力する搬送波入力端子４と、スイッチ
の切り換えを制御する制御信号を入力する制御信号入力
端子１３と、を備える。
正弦波成分を示す正弦波信号（以下、Ｉ信号）を入力す
るＩ信号入力端子１と、デジタル信号の余弦波成分を示
す余弦波信号（以下、Ｑ信号）を入力するＱ信号入力端
子２と、アナログ信号を入力するアナログ信号入力端子
３と、搬送波を入力する搬送波入力端子４と、スイッチ
の切り換えを制御する制御信号を入力する制御信号入力
端子１３と、を備える。
【００１９】また、変調器は、Ｑ信号とアナログ信号と
の出力を切り換えるスイッチ５と、Ｉ信号とアナログ信
号とを切り換えるスイッチ６と、Ｉ信号あるいはアナロ
グ信号で搬送波を変調する周波数混合回路９と、搬送波
の位相を９０゜変換する９０゜位相器８と、搬送波とこ
の搬送波の位相が９０゜変換された信号との出力を切り
換えるスイッチ７と、Ｑ信号あるいはアナログ信号で搬
送波あるいはこの搬送波の位相が９０゜変換された信号
を変調する周波数混合回路１０と、周波数混合回路９お
よび１０の出力する信号を加算することで被変調波信号
を出力する加算器１１と、被変調波信号を出力する出力
端子１２と、を備える。
の出力を切り換えるスイッチ５と、Ｉ信号とアナログ信
号とを切り換えるスイッチ６と、Ｉ信号あるいはアナロ
グ信号で搬送波を変調する周波数混合回路９と、搬送波
の位相を９０゜変換する９０゜位相器８と、搬送波とこ
の搬送波の位相が９０゜変換された信号との出力を切り
換えるスイッチ７と、Ｑ信号あるいはアナログ信号で搬
送波あるいはこの搬送波の位相が９０゜変換された信号
を変調する周波数混合回路１０と、周波数混合回路９お
よび１０の出力する信号を加算することで被変調波信号
を出力する加算器１１と、被変調波信号を出力する出力
端子１２と、を備える。
【００２０】次に、図１に示した変調器の動作を説明す
る。
る。
【００２１】図１において、デジタル信号を送信する場
合（以下、デジタルモード）には、制御信号入力端子１
３からの制御信号によって、スイッチ５は端子５２を選
択する。またこのとき、スイッチ６は端子６２を選択
し、スイッチ７は端子７２を選択する。
合（以下、デジタルモード）には、制御信号入力端子１
３からの制御信号によって、スイッチ５は端子５２を選
択する。またこのとき、スイッチ６は端子６２を選択
し、スイッチ７は端子７２を選択する。
【００２２】Ｉ信号入力端子１からのＩ信号は、スイッ
チ６を介して周波数混合回路９に出力され周波数混合回
路９で搬送波入力端子４からの搬送波を変調し、Ｉ信号
の被変調波信号が加算器１１に出力される。また、Ｑ信
号入力端子２からのＱ信号は、スイッチ５を介して周波
数混合回路１０に入力され、周波数混合回路１０で搬送
波入力端子４からの搬送波が９０゜位相位相器８で９０
゜位相変換された信号を変調し、Ｑ信号の被変調波信号
が加算器１１に出力される。Ｉ信号の被変調波信号およ
びＱ信号の被変調波信号は加算器１１で加算され、変調
波信号が被変調波信号出力端子１２から出力される。
チ６を介して周波数混合回路９に出力され周波数混合回
路９で搬送波入力端子４からの搬送波を変調し、Ｉ信号
の被変調波信号が加算器１１に出力される。また、Ｑ信
号入力端子２からのＱ信号は、スイッチ５を介して周波
数混合回路１０に入力され、周波数混合回路１０で搬送
波入力端子４からの搬送波が９０゜位相位相器８で９０
゜位相変換された信号を変調し、Ｑ信号の被変調波信号
が加算器１１に出力される。Ｉ信号の被変調波信号およ
びＱ信号の被変調波信号は加算器１１で加算され、変調
波信号が被変調波信号出力端子１２から出力される。
【００２３】アナログ信号を送信する場合（以下、アナ
ログモード）には、制御信号入力端子１３からの制御信
号によって、スイッチ５は端子５１を選択する。またこ
のとき、スイッチ６は端子６１を選択し、スイッチ７は
端子７１を選択する。
ログモード）には、制御信号入力端子１３からの制御信
号によって、スイッチ５は端子５１を選択する。またこ
のとき、スイッチ６は端子６１を選択し、スイッチ７は
端子７１を選択する。
【００２４】アナログ信号入力端子３からのアナログ信
号は、スイッチ５および６を介して周波数混合回路９お
よび１０にそれぞれ入力され、周波数混合回路９および
１０で搬送波入力端子４からの搬送波をそれぞれ変調
し、被変調波信号がそれぞれ加算器１１に出力される。
加算器に出力されたそれぞれの被変調波信号は、加算さ
れ、被変調波信号の２倍の周波数を有する信号が被変調
波信号出力端子１２から出力される。
号は、スイッチ５および６を介して周波数混合回路９お
よび１０にそれぞれ入力され、周波数混合回路９および
１０で搬送波入力端子４からの搬送波をそれぞれ変調
し、被変調波信号がそれぞれ加算器１１に出力される。
加算器に出力されたそれぞれの被変調波信号は、加算さ
れ、被変調波信号の２倍の周波数を有する信号が被変調
波信号出力端子１２から出力される。
【００２５】図２は、本発明の第２の実施例を示す変調
器の機能ブロック図である。
器の機能ブロック図である。
【００２６】図２の実施例の構成要件は、図１の実施例
の構成要件とほぼ同一ではあるが、図１の実施例に対し
スイッチの数が１つ少ないことを特徴とする。なお、図
２では、図１と同一の構成要件については同一の参照数
字を施してある。
の構成要件とほぼ同一ではあるが、図１の実施例に対し
スイッチの数が１つ少ないことを特徴とする。なお、図
２では、図１と同一の構成要件については同一の参照数
字を施してある。
【００２７】図２において、変調器は、スイッチ６およ
び１４を有し、スイッチ６は端子６１および６２を有
し、スイッチ１４は端子１４１および１４２を有する。
そして、スイッチ６の端子６１はアナログ信号入力端子
３に接続されており、端子６２はＩ信号入力端子１に接
続されてている。また、スイッチ１４の端子１４１は開
放されており、端子１４２は周波数混合回路１０の出力
端子に接続されている。
び１４を有し、スイッチ６は端子６１および６２を有
し、スイッチ１４は端子１４１および１４２を有する。
そして、スイッチ６の端子６１はアナログ信号入力端子
３に接続されており、端子６２はＩ信号入力端子１に接
続されてている。また、スイッチ１４の端子１４１は開
放されており、端子１４２は周波数混合回路１０の出力
端子に接続されている。
【００２８】次に、図２に示した変調器の動作を説明す
る。
る。
【００２９】図２において、デジタルモードの場合に
は、制御信号入力端子１３からの制御信号によって、ス
イッチ６は端子６２を選択し、スイッチ１４は端子１４
２を選択する。
は、制御信号入力端子１３からの制御信号によって、ス
イッチ６は端子６２を選択し、スイッチ１４は端子１４
２を選択する。
【００３０】Ｉ信号入力端子１からのＩ信号は、スイッ
チ６を介して周波数混合回路９に出力され、周波数混合
回路９で搬送波入力端子４からの搬送波を変調し、Ｉ信
号の被変調波信号が加算器１１に出力される。また、Ｑ
信号入力端子２からのＱ信号は、周波数混合回路１０に
出力され、周波数混合回路１０で搬送波入力端子４から
の搬送波が９０゜位相位相器８で９０゜位相変換された
信号を変調し、Ｑ信号の被変調波信号がスイッチ１４を
介して加算器１１に出力される。Ｉ信号の被変調波信号
およびＱ信号の被変調波信号は加算器１１で加算され、
変調波信号が被変調波信号出力端子１２から出力され
る。
チ６を介して周波数混合回路９に出力され、周波数混合
回路９で搬送波入力端子４からの搬送波を変調し、Ｉ信
号の被変調波信号が加算器１１に出力される。また、Ｑ
信号入力端子２からのＱ信号は、周波数混合回路１０に
出力され、周波数混合回路１０で搬送波入力端子４から
の搬送波が９０゜位相位相器８で９０゜位相変換された
信号を変調し、Ｑ信号の被変調波信号がスイッチ１４を
介して加算器１１に出力される。Ｉ信号の被変調波信号
およびＱ信号の被変調波信号は加算器１１で加算され、
変調波信号が被変調波信号出力端子１２から出力され
る。
【００３１】一方、アナログモードの場合には、制御信
号入力端子１３からの制御信号によって、スイッチ６は
端子６１を選択し、スイッチ１４は端子１４１を選択す
る。
号入力端子１３からの制御信号によって、スイッチ６は
端子６１を選択し、スイッチ１４は端子１４１を選択す
る。
【００３２】アナログ信号入力端子３からのアナログ信
号は、スイッチ６を介して周波数混合回路９に入力さ
れ、周波数混合回路９で搬送波入力端子４からの搬送波
を変調し、被変調波信号が加算器１１に出力される。被
変調波信号は、スイッチ１４が開放されているため、加
算器１１に入力された後、そのまま被変調波信号出力端
子１２から出力される。
号は、スイッチ６を介して周波数混合回路９に入力さ
れ、周波数混合回路９で搬送波入力端子４からの搬送波
を変調し、被変調波信号が加算器１１に出力される。被
変調波信号は、スイッチ１４が開放されているため、加
算器１１に入力された後、そのまま被変調波信号出力端
子１２から出力される。
【００３３】図３は、本発明の第３の実施例を示す変調
器の機能ブロック図である。
器の機能ブロック図である。
【００３４】図３の実施例の構成要件は、図１および図
２の実施例の構成要件とほぼ同一ではあるが、図１の実
施例に対しスイッチの数が２つ少なく、図２の実施例に
対しスイッチの数が１つ少ないことを特徴とする。な
お、図３では、図１および図２と同一の構成要件につい
ては同一の参照数字を施してある。
２の実施例の構成要件とほぼ同一ではあるが、図１の実
施例に対しスイッチの数が２つ少なく、図２の実施例に
対しスイッチの数が１つ少ないことを特徴とする。な
お、図３では、図１および図２と同一の構成要件につい
ては同一の参照数字を施してある。
【００３５】図３において、変調器は、スイッチ６を有
し、スイッチ６は端子６１および６２を有する。そし
て、スイッチ６の端子６１はアナログ信号入力端子３に
接続されており、端子６２はＩ信号入力端子１に接続さ
れてている。また、変調器は、９０゜位相変調器１５を
有し、９０゜位相変調器１５は９０゜位相器８と変調器
１０とを有する。位相変調器１５は、後述する停止信号
によって動作が停止される。
し、スイッチ６は端子６１および６２を有する。そし
て、スイッチ６の端子６１はアナログ信号入力端子３に
接続されており、端子６２はＩ信号入力端子１に接続さ
れてている。また、変調器は、９０゜位相変調器１５を
有し、９０゜位相変調器１５は９０゜位相器８と変調器
１０とを有する。位相変調器１５は、後述する停止信号
によって動作が停止される。
【００３６】次に、図３に示した変調器の動作を説明す
る。
る。
【００３７】図３において、デジタルモードの場合に
は、制御信号入力端子１３からの制御信号によって、ス
イッチ６は端子６２を選択する。
は、制御信号入力端子１３からの制御信号によって、ス
イッチ６は端子６２を選択する。
【００３８】Ｉ信号入力端子１からのＩ信号は、スイッ
チ６を介して周波数混合回路９に出力され、周波数混合
回路９で搬送波入力端子４からの搬送波を変調し、Ｉ信
号の被変調波信号が加算器１１に出力される。また、Ｑ
信号入力端子２からのＱ信号は、９０゜位相変調器１５
の周波数混合回路１０に出力され、周波数混合回路１０
で搬送波入力端子４からの搬送波が９０゜位相位相器８
で９０゜位相変換された信号を変調し、Ｑ信号の被変調
波信号が加算器１１に出力される。Ｉ信号の被変調波信
号およびＱ信号の被変調波信号は加算器１１で加算さ
れ、変調波信号が変調波信号出力端子１２から出力され
る。
チ６を介して周波数混合回路９に出力され、周波数混合
回路９で搬送波入力端子４からの搬送波を変調し、Ｉ信
号の被変調波信号が加算器１１に出力される。また、Ｑ
信号入力端子２からのＱ信号は、９０゜位相変調器１５
の周波数混合回路１０に出力され、周波数混合回路１０
で搬送波入力端子４からの搬送波が９０゜位相位相器８
で９０゜位相変換された信号を変調し、Ｑ信号の被変調
波信号が加算器１１に出力される。Ｉ信号の被変調波信
号およびＱ信号の被変調波信号は加算器１１で加算さ
れ、変調波信号が変調波信号出力端子１２から出力され
る。
【００３９】一方、アナログモードの場合には、停止信
号によって、９０゜位相変調器１５の動作が停止され
る。また、制御信号端子１３からの制御信号によってス
イッチ６は端子６１を選択する。
号によって、９０゜位相変調器１５の動作が停止され
る。また、制御信号端子１３からの制御信号によってス
イッチ６は端子６１を選択する。
【００４０】アナログ信号入力端子３からのアナログ信
号は、スイッチ６を介して周波数混合回路９に入力さ
れ、周波数混合回路９で搬送波入力端子４からの搬送波
を変調し、被変調波信号が加算器１１に出力される。被
変調波信号は、９０゜位相変調器１５の動作が停止され
ているため、加算器１１に入力された後、そのまま被変
調波信号出力端子１２から出力される。
号は、スイッチ６を介して周波数混合回路９に入力さ
れ、周波数混合回路９で搬送波入力端子４からの搬送波
を変調し、被変調波信号が加算器１１に出力される。被
変調波信号は、９０゜位相変調器１５の動作が停止され
ているため、加算器１１に入力された後、そのまま被変
調波信号出力端子１２から出力される。
【００４１】上述した実施例では、制御信号によってス
イッチ５、６、７および１４の選択する端子が切り換え
られたが、この制御信号は、後述する制御部１８から出
力されるものであって、制御部１８は、例えば、北米に
て標準化されているＤｕａ−ｌＭｏａｄ Ｍｏｂｉｌｅ
−Ｓｔａｔｉｏｎ Ｂａｓｅ−ＳｔａｔｉｏｎＣｏｍｐ
ｅｔｉｔｙ Ｓｔａｎｄａｒｄ（ＩＳ−５４方式）に示
されるように、デジタルモードを優先的に使用し、周波
数が足りなくなった場合に基地局からの指示によってア
ナログモードを選択する制御信号を変調器に出力する。
イッチ５、６、７および１４の選択する端子が切り換え
られたが、この制御信号は、後述する制御部１８から出
力されるものであって、制御部１８は、例えば、北米に
て標準化されているＤｕａ−ｌＭｏａｄ Ｍｏｂｉｌｅ
−Ｓｔａｔｉｏｎ Ｂａｓｅ−ＳｔａｔｉｏｎＣｏｍｐ
ｅｔｉｔｙ Ｓｔａｎｄａｒｄ（ＩＳ−５４方式）に示
されるように、デジタルモードを優先的に使用し、周波
数が足りなくなった場合に基地局からの指示によってア
ナログモードを選択する制御信号を変調器に出力する。
【００４２】また、デジタルモードおよびアナログモー
ドの切り換えを基地局からの選択によって行うのではな
く、使用者によって切り換えるように構成することも可
能である。
ドの切り換えを基地局からの選択によって行うのではな
く、使用者によって切り換えるように構成することも可
能である。
【００４３】図４は、本発明による変調器が適用された
携帯電話機（以下、単に電話機）を示す機能ブロック図
である。
携帯電話機（以下、単に電話機）を示す機能ブロック図
である。
【００４４】図４において、電話機は、マイク１５１
と、スピーカ１６と、音声処理回路１７と、制御部１８
と、を備える。また、電話機は、π／４シフトＱＰＳＫ
符号回路１９と、ＦＭ変調器２０と、本発明による変調
器２１と、電力増幅器２２と、送受信分波器２３と、ア
ンテナ２４と、を備える。さらに、電話機は、ＦＭ復調
器２５と、π／４シフトＱＰＳＫ復調器２６と、スイッ
チ２７と、シンセサイザ２８と、受信部２９と、操作部
３０と、を備える。
と、スピーカ１６と、音声処理回路１７と、制御部１８
と、を備える。また、電話機は、π／４シフトＱＰＳＫ
符号回路１９と、ＦＭ変調器２０と、本発明による変調
器２１と、電力増幅器２２と、送受信分波器２３と、ア
ンテナ２４と、を備える。さらに、電話機は、ＦＭ復調
器２５と、π／４シフトＱＰＳＫ復調器２６と、スイッ
チ２７と、シンセサイザ２８と、受信部２９と、操作部
３０と、を備える。
【００４５】なお、操作部３０は、使用者によってデジ
タルモードおよびアナログモード切り換えるように構成
したときの構成要件であって、外部スイッチ等によって
実現することができる。使用者は、操作部３０を操作す
ることで、デジタルモードおよびアナログモードのいず
れかを選択することができる。
タルモードおよびアナログモード切り換えるように構成
したときの構成要件であって、外部スイッチ等によって
実現することができる。使用者は、操作部３０を操作す
ることで、デジタルモードおよびアナログモードのいず
れかを選択することができる。
【００４６】また、音声処理回路１７は、デジタルシグ
ナルプロセッサおよび音声コーデックによって実現で
き、制御部１８は、マイクロプロセッサおよびチャンネ
ルコーデックによって実現可能である。
ナルプロセッサおよび音声コーデックによって実現で
き、制御部１８は、マイクロプロセッサおよびチャンネ
ルコーデックによって実現可能である。
【００４７】次に、図４の携帯電話の動作について説明
する。
する。
【００４８】まず、使用者によって操作部３０が操作さ
れ、デジタルモードが選択されている場合、制御部１８
から制御信号がスイッチ２７および本発明による変調器
２１に出力される。そして、マイク１５１から使用者の
音声が入力されると、音声が音声処理回路１７で圧縮さ
れ、制御回路１７を介して、デジタル信号がπ／４シフ
トＱＰＳＫ符号回路１９に出力される。デジタル信号
は、π／４シフトＱＰＳＫ符号回路１９で、Ｉ信号およ
びＱ信号に変換され、これらが本発明による変調器２１
に出力される。Ｉ信号およびＱ信号は、本発明による変
調器２１で直交変調され、被変調波信号が電力増幅器２
２に出力される。なお、この直交変調に際した搬送波
は、制御部１８からの周波数指定信号によって指定され
る周波数を出力するシンセサイザ２８の出力である。被
変調波信号は、電力増幅器２２で電力増幅され、送受信
分波器２３を介してアンテナ２４から送信される。
れ、デジタルモードが選択されている場合、制御部１８
から制御信号がスイッチ２７および本発明による変調器
２１に出力される。そして、マイク１５１から使用者の
音声が入力されると、音声が音声処理回路１７で圧縮さ
れ、制御回路１７を介して、デジタル信号がπ／４シフ
トＱＰＳＫ符号回路１９に出力される。デジタル信号
は、π／４シフトＱＰＳＫ符号回路１９で、Ｉ信号およ
びＱ信号に変換され、これらが本発明による変調器２１
に出力される。Ｉ信号およびＱ信号は、本発明による変
調器２１で直交変調され、被変調波信号が電力増幅器２
２に出力される。なお、この直交変調に際した搬送波
は、制御部１８からの周波数指定信号によって指定され
る周波数を出力するシンセサイザ２８の出力である。被
変調波信号は、電力増幅器２２で電力増幅され、送受信
分波器２３を介してアンテナ２４から送信される。
【００４９】また、アンテナ２４が、無線信号を受信す
ると、無線信号が送受信分波器２３を介して受信部２９
に出力される。無線信号は受信部２９で増幅され、シン
セサイザ２８からの局部発振信号によって中間周波数信
号に変換され、中間周波数信号はスイッチ２７に出力さ
れる。なお、局部発振信号の周波数は、制御部１８から
の周波数指定信号によって指定される周波数である。中
間周波数信号は、スイッチ２７が制御部１８からの制御
信号によって端子２７を選択しているため、π／４シフ
トＱＰＳＫ復調器２６に出力され、π／４シフトＱＰＳ
Ｋ復調器２６で、復調され、復調信号が制御部１８に出
力される。復調信号は制御回路１８を介して音声処理回
路１７に出力され、音声処理回路１８で音声に変換され
て、スピーカ１６から出力される。
ると、無線信号が送受信分波器２３を介して受信部２９
に出力される。無線信号は受信部２９で増幅され、シン
セサイザ２８からの局部発振信号によって中間周波数信
号に変換され、中間周波数信号はスイッチ２７に出力さ
れる。なお、局部発振信号の周波数は、制御部１８から
の周波数指定信号によって指定される周波数である。中
間周波数信号は、スイッチ２７が制御部１８からの制御
信号によって端子２７を選択しているため、π／４シフ
トＱＰＳＫ復調器２６に出力され、π／４シフトＱＰＳ
Ｋ復調器２６で、復調され、復調信号が制御部１８に出
力される。復調信号は制御回路１８を介して音声処理回
路１７に出力され、音声処理回路１８で音声に変換され
て、スピーカ１６から出力される。
【００５０】次に、使用者によって操作部３０が操作さ
れ、アナログモードが選択されている場合、制御部１８
から制御信号がスイッチ２７および本発明による変調器
２１に出力される。そして、マイク１５１から使用者の
音声が入力されると、音声が音声処理回路１７で圧縮さ
れ、制御回路１７を介して、アナログ音声信号がＦＭ変
調器２０に出力される。アナログ音声信号は、ＦＭ変調
器２０で、符号変換され、アナログ信号が本発明による
変調器２１に出力される。アナログ信号は、本発明によ
る変調器２１で変調され、被変調波信号が電力増幅器２
２に出力される。なお、この変調に際した搬送波は、制
御部１８からの周波数指定信号によって指定される周波
数を出力するシンセサイザ２８の出力である。被変調波
信号は、電力増幅器２２で電力増幅され、送受信分波器
２３を介してアンテナ２４から送信される。
れ、アナログモードが選択されている場合、制御部１８
から制御信号がスイッチ２７および本発明による変調器
２１に出力される。そして、マイク１５１から使用者の
音声が入力されると、音声が音声処理回路１７で圧縮さ
れ、制御回路１７を介して、アナログ音声信号がＦＭ変
調器２０に出力される。アナログ音声信号は、ＦＭ変調
器２０で、符号変換され、アナログ信号が本発明による
変調器２１に出力される。アナログ信号は、本発明によ
る変調器２１で変調され、被変調波信号が電力増幅器２
２に出力される。なお、この変調に際した搬送波は、制
御部１８からの周波数指定信号によって指定される周波
数を出力するシンセサイザ２８の出力である。被変調波
信号は、電力増幅器２２で電力増幅され、送受信分波器
２３を介してアンテナ２４から送信される。
【００５１】また、アンテナ２４が、無線信号を受信す
ると、無線信号が送受信分波器２３を介して受信部２９
に出力される。無線信号は受信部２９で増幅され、シン
セサイザ２８からの局部発振信号によって中間周波数信
号に変換され、中間周波数信号はスイッチ２７に出力さ
れる。なお、局部発振信号の周波数は、制御部１８から
の周波数指定信号によって指定される周波数である。中
間周波数信号は、スイッチ２７が制御部１８からの制御
信号によって端子２７１を選択しているため、ＦＭ復調
器２５に出力され、ＦＭ復調器２５で、復調され、復調
信号が制御部１８に出力される。復調信号は制御回路１
８を介して音声処理回路１７に出力され、音声処理回路
１８で音声に変換されて、スピーカ１６から出力され
る。
ると、無線信号が送受信分波器２３を介して受信部２９
に出力される。無線信号は受信部２９で増幅され、シン
セサイザ２８からの局部発振信号によって中間周波数信
号に変換され、中間周波数信号はスイッチ２７に出力さ
れる。なお、局部発振信号の周波数は、制御部１８から
の周波数指定信号によって指定される周波数である。中
間周波数信号は、スイッチ２７が制御部１８からの制御
信号によって端子２７１を選択しているため、ＦＭ復調
器２５に出力され、ＦＭ復調器２５で、復調され、復調
信号が制御部１８に出力される。復調信号は制御回路１
８を介して音声処理回路１７に出力され、音声処理回路
１８で音声に変換されて、スピーカ１６から出力され
る。
【００５２】上述した実施例では、操作部３０を使用者
が操作することによりデジタルモードとアナログモード
とを切り換えるが、基地局からの切換信号を受信して、
制御部１８より切り換えのための制御信号または停止信
号を出力くして切り換えてもよい。
が操作することによりデジタルモードとアナログモード
とを切り換えるが、基地局からの切換信号を受信して、
制御部１８より切り換えのための制御信号または停止信
号を出力くして切り換えてもよい。
【００５３】上記実施例では、本発明における変調器を
電話機に適用したものを説明したが、本発明は、電話機
に何等限定されるものではない。
電話機に適用したものを説明したが、本発明は、電話機
に何等限定されるものではない。
【００５４】
【発明の効果】以上説明したように、本発明によるデジ
タル／アナログ共用変調器では、アナログ信号の振幅に
比例した周波数を出力する電圧／周波数変換器およびデ
ジタルあるいはアナログ信号の瞬時位相データを出力す
る積算回路等を必要とせず、回路構成を簡略化すること
ができる
タル／アナログ共用変調器では、アナログ信号の振幅に
比例した周波数を出力する電圧／周波数変換器およびデ
ジタルあるいはアナログ信号の瞬時位相データを出力す
る積算回路等を必要とせず、回路構成を簡略化すること
ができる
【図１】本発明の一実施例を示すデジタル／アナログ共
用変調器の機能ブロック図。
用変調器の機能ブロック図。
【図２】本発明の第２の実施例を示すデジタル／アナロ
グ共用変調器の機能ブロック図。
グ共用変調器の機能ブロック図。
【図３】本発明の第３の実施例を示すデジタル／アナロ
グ共用変調器の機能ブロック図。
グ共用変調器の機能ブロック図。
【図４】本発明のデジタル／アナログ共用変調器が適用
される携帯電話機の機能ブロック図。
される携帯電話機の機能ブロック図。
【図５】従来のデジタル／アナログ共用変調器の機能ブ
ロック図。
ロック図。
１ ・・・ Ｉ信号入力端子 ２ ・・・ Ｑ信号入力端子 ３ ・・・ アナログ入力端子 ４ ・・・ 搬送波入力端子 ５ ・・・ スイッチ ５１ ・・・ 端子 ５２ ・・・ 端子 ６ ・・・ スイッチ ６１ ・・・ 端子 ６２ ・・・ 端子 ７ ・・・ スイッチ ７１ ・・・ 端子 ７２ ・・・ 端子 ８ ・・・ ９０゜位相器 ９ ・・・ 周波数混合回路 １０ ・・・ 周波数混合回路 １１ ・・・ 加算器 １２ ・・・ 被変調波信号出力端子 １３ ・・・ 制御信号入力端子 １４ ・・・ スイッチ １４１ ・・・ 端子 １４２ ・・・ 端子 １５ ・・・ ９０゜位相変調器 １５１ ・・・ マイク １６ ・・・ スピーカ １７ ・・・ 音声処理回路 １８ ・・・ 制御部 １９ ・・・ π／４シフトＱＰＳＫ符号化回路 ２０ ・・・ ＦＭ変調器 ２１ ・・・ 本発明による変調器 ２２ ・・・ 電力増幅器 ２３ ・・・ 送受信分波器 ２４ ・・・ アンテナ ２５ ・・・ ＦＭ復調器 ２６ ・・・ π／４シフトＱＰＳＫ復調器 ２７ ・・・ スイッチ ２７１ ・・・ 端子 ２７２ ・・・ 端子 ２８ ・・・ シンセサイザ ２９ ・・・ 受信部 ３０ ・・・ 操作部 ３１ ・・・ アナログ信号入力端子 ３２ ・・・ デジタル信号入力端子 ３３ ・・・ 波形生成回路 ３４ ・・・ 符号判定回路 ３５ ・・・ データ切換回路 ３６ ・・・ 積算周期制御回路 ３７ ・・・ 内部クロック発振器 ３８ ・・・ 積算回路 ３９ ・・・ 複素包落線生成回路 ４０ ・・・ 直交変調回路 ４０１ ・・・ 周波数混合回路 ４０２ ・・・ ９０゜位相器 ４０３ ・・・ 周波数混合回路 ４０４ ・・・ 加算器 ４１ ・・・ 搬送波発振回路 ４２ ・・・ 被変調波信号出力端子 ４３ ・・・ スイッチ ４３１ ・・・ 端子 ４３２ ・・・ 端子
フロントページの続き (56)参考文献 特開 平６−188751（ＪＰ，Ａ) 特開 平５−90841（ＪＰ，Ａ) 特開 平５−122088（ＪＰ，Ａ) 特開 平８−139618（ＪＰ，Ａ) 特開 平７−177100（ＪＰ，Ａ) 実開 平４−88129（ＪＰ，Ｕ) 米国特許5020076（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38 H03C 3/08
Claims (5)
- 【請求項１】 デジタル信号の正弦波成分あるいはアナ
ログ信号で搬送波を変調する第１の周波数混合回路と、 前記デジタル信号の余弦波成分で前記搬送波の位相が９
０゜変換された信号を変調する、あるいは前記アナログ
信号で前記搬送波を変調する第２の周波数混合回路と、 前記第１および第２の周波数混合回路の出力を加算する
加算器と、 を備えることを特徴とするデジタル／アナログ共用変調
器。 - 【請求項２】 前記デジタル信号の正弦波成分を入力す
る第１の入力端子と、 前記デジタル信号の余弦波成分を入力する第２の入力端
子と、 前記搬送波を入力する第３の入力端子と、 前記アナログ信号が入力する第４の入力端子と、 前記第１の入力端子に第１の端子が接続され、前記第４
の入力端子に第２の端子が接続され、制御信号によって
前記第１あるいは第２の端子のいずれかを選択して前記
第１の周波数混合回路に出力する第１のスイッチと、 前記第２の入力端子に第３の端子が接続され、前記第４
の入力端子に第４の端子が接続され、前記制御信号によ
って前記第３あるいは第４の端子のいずれかを選択して
前記第２の周波数混合回路に出力する第２のスイッチ
と、 前記第３の入力端子からの前記搬送波の位相を９０゜変
換する９０゜位相器と、 前記第３の入力端子に第５の端子が接続され、前記９０
゜位相器の出力に第６の端子が接続され、前記制御信号
によって前記第５あるいは第６の端子のいずれかを選択
する第３のスイッチと、 を備えることを特徴とする請求項１記載のデジタル／ア
ナログ共用変調器。 - 【請求項３】 デジタル信号の正弦波成分を入力する第
１の入力端子と、 前記デジタル信号の余弦波成分を入力する第２の入力端
子と、 搬送波が入力する第３の入力端子と、 アナログ信号が入力する第４の入力端子と、 前記第１の入力端子に第１の端子が接続され、前記第４
の入力端子に第２の端子が接続され、制御信号によって
前記第１あるいは第２の端子のいずれかを選択する第１
のスイッチと、 前記第１のスイッチの出力で前記第３の入力端子からの
前記搬送波を変調する第１の周波数混合回路と、 前記第３の入力端子からの前記搬送波の位相を９０゜変
換する９０゜位相器と、 前記第２の入力端子からの信号で前記９０゜位相器から
の信号を変調する第２の周波数混合回路と、 前記第２の周波数混合回路の出力に第５の端子が接続さ
れ、第６の端子は開放されており、前記制御信号によっ
て前記第５あるいは第６の端子のいずれかを選択する第
２のスイッチと、 前記第１の周波数混合回路の出力と前記第２のスイッチ
の出力とを加算する加算器と、 を備えることを特徴とするデジタル／アナログ共用変調
器。 - 【請求項４】 デジタル信号の正弦波成分を入力する第
１の入力端子と、 前記デジタル信号の余弦波成分を入力する第２の入力端
子と、 搬送波を入力する第３の入力端子と、 アナログ信号が入力する第４の入力端子と、 前記第１の入力端子に第１の端子が接続され、前記第４
の入力端子に第２の端子が接続され、制御信号によって
前記第１あるいは第２の端子のいずれかを選択する第１
のスイッチと、 前記第１のスイッチの出力で前記第３の入力端子からの
前記搬送波を変調する第１の周波数混合回路と、 前記第３の入力端子からの前記搬送波の位相を９０゜変
換する９０゜位相器および前記第２の入力端子からの前
記デジタル信号の余弦波成分で前記９０゜位相器の出力
を変調する第２の周波数混合回路を有し、停止信号によ
って動作が停止する９０゜位相変調器と、 前記第１の周波数混合回路の出力と前記９０゜位相変調
器の出力とを加算する加算器と、 を備えることを特徴とするデジタル／アナログ共用変調
器。 - 【請求項５】 前記デジタル信号をπ／４シフトＱＰＳ
Ｋ変調することで前記正弦波成分および余弦波成分を発
生し、アナログ音声をＦＭ変調することで前記アナログ
信号を発生する携帯電話機に使用されることを特徴とす
る請求項１記載のデジタル／アナログ共用変調器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8003627A JP2998625B2 (ja) | 1996-01-12 | 1996-01-12 | デジタル／アナログ共用変調器 |
| US08/782,538 US5894249A (en) | 1996-01-12 | 1997-01-10 | Digital and analog modulator in a simplified circuit structure |
| AU10116/97A AU732873B2 (en) | 1996-01-12 | 1997-01-10 | Digital and analog modulator |
| CA002194824A CA2194824A1 (en) | 1996-01-12 | 1997-01-10 | Digital and analog modulator |
| GB9700575A GB2313505B (en) | 1996-01-12 | 1997-01-13 | Digital and analog modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8003627A JP2998625B2 (ja) | 1996-01-12 | 1996-01-12 | デジタル／アナログ共用変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09200275A JPH09200275A (ja) | 1997-07-31 |
| JP2998625B2 true JP2998625B2 (ja) | 2000-01-11 |
Family
ID=11562742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8003627A Expired - Fee Related JP2998625B2 (ja) | 1996-01-12 | 1996-01-12 | デジタル／アナログ共用変調器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5894249A (ja) |
| JP (1) | JP2998625B2 (ja) |
| AU (1) | AU732873B2 (ja) |
| CA (1) | CA2194824A1 (ja) |
| GB (1) | GB2313505B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8522039B2 (en) * | 2004-06-09 | 2013-08-27 | Apple Inc. | Method and apparatus for establishing a federated identity using a personal wireless device |
| DE102007055529A1 (de) * | 2007-08-06 | 2009-02-12 | Rhode & Schwarz Gmbh & Co. Kg | Verfahren und Anordnung zum Erzeugen eines frequenzmodulierten Signals |
| US8558631B1 (en) | 2010-05-17 | 2013-10-15 | Arris Enterprises, Inc. | Resilient channel and broadcast modulation |
| EP2981038A4 (en) * | 2013-03-28 | 2016-11-02 | Kyocera Corp | RADIO COMMUNICATION DEVICE AND SIGNAL PROCESSING METHOD |
| CN105471779B (zh) * | 2015-12-08 | 2018-08-31 | 扬智科技股份有限公司 | 校正方法及校正电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680981B2 (ja) * | 1985-05-17 | 1994-10-12 | 日本電信電話株式会社 | デイジタルアナログ共用直交変調器 |
| US4843351A (en) * | 1987-08-28 | 1989-06-27 | Hewlett-Packard Company | Vector modulation signal generator |
| JPH0590841A (ja) * | 1991-09-27 | 1993-04-09 | Japan Radio Co Ltd | 変調器 |
| US5224119A (en) * | 1991-10-17 | 1993-06-29 | Novatel Communications Ltd. | Vector FM modulator |
| JP2727829B2 (ja) * | 1991-10-30 | 1998-03-18 | 日本電気株式会社 | 直交変調回路 |
| US5745523A (en) * | 1992-10-27 | 1998-04-28 | Ericsson Inc. | Multi-mode signal processing |
| JPH06188751A (ja) * | 1992-12-21 | 1994-07-08 | Toshiba Corp | デュアルモード無線送信機 |
| US5392460A (en) * | 1993-04-23 | 1995-02-21 | Nokia Mobile Phones Ltd. | Dual mode radiotelephone terminal selectively operable for frequency modulated or phase modulated operation |
| JP2950739B2 (ja) * | 1994-11-11 | 1999-09-20 | 沖電気工業株式会社 | デュアルモード送信装置 |
-
1996
- 1996-01-12 JP JP8003627A patent/JP2998625B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-10 CA CA002194824A patent/CA2194824A1/en not_active Abandoned
- 1997-01-10 US US08/782,538 patent/US5894249A/en not_active Expired - Fee Related
- 1997-01-10 AU AU10116/97A patent/AU732873B2/en not_active Ceased
- 1997-01-13 GB GB9700575A patent/GB2313505B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2313505A (en) | 1997-11-26 |
| GB2313505B (en) | 2000-01-19 |
| GB9700575D0 (en) | 1997-03-05 |
| CA2194824A1 (en) | 1997-07-13 |
| JPH09200275A (ja) | 1997-07-31 |
| AU732873B2 (en) | 2001-05-03 |
| US5894249A (en) | 1999-04-13 |
| AU1011697A (en) | 1997-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4124784B2 (ja) | デジタルコードレス電話で使用するための周波数発生方法および装置 | |
| US6130897A (en) | Time division multiple access FDD/TDD dual mode radio and a time division multiple access TDD dual band system | |
| US5444863A (en) | Radio communication apparatus having common circuits usable by transmitter and receiver systems | |
| JPH0567998A (ja) | 送受信装置 | |
| JP4425796B2 (ja) | 単一発振器ｄｓｓｓならびにｏｆｄｍ無線受信器および送信器 | |
| US7864882B2 (en) | Method and apparatus for generating constant envelope modulation using a quadrature transmitter | |
| EP1689086B1 (en) | communication method operated by software and apparatus thereof | |
| JPH10135865A (ja) | 通信装置 | |
| JP2998625B2 (ja) | デジタル／アナログ共用変調器 | |
| US20060154625A1 (en) | Direct conversion transmitter system and method with quadrature balancing and low lo feed through | |
| US5307378A (en) | Digital radio communication apparatus | |
| JPH0529879A (ja) | 無線通信装置の自動周波数制御回路 | |
| US7031672B2 (en) | Direct conversion transmitter system and method with quadrature balancing and low LO feed through | |
| WO2000060758A1 (fr) | Dispositif radio et procede de transmission/reception | |
| JPWO2005125022A1 (ja) | 変調出力装置 | |
| JPH03101447A (ja) | 送信装置 | |
| US20090021321A1 (en) | Hybrid linear and polar modulation apparatus | |
| JPH06188751A (ja) | デュアルモード無線送信機 | |
| JPH0774790A (ja) | 非線形歪補償送受信回路 | |
| JP3178997B2 (ja) | 周波数変換回路およびこの周波数変換回路を備えた無線通信装置 | |
| JPH04290337A (ja) | 直交変調器 | |
| JPH10190755A (ja) | 無線通信装置および移動通信システム | |
| JPH05259934A (ja) | 送受信装置 | |
| KR20010017048A (ko) | 이동전화를 이용한 듀얼모드 폰 | |
| KR0152590B1 (ko) | 시각장애자를 위한 유무선 전화기용 위치확인장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| LAPS | Cancellation because of no payment of annual fees |