JP2002543671A - ディジタルｇｍｓｋフィルタ - Google Patents
ディジタルｇｍｓｋフィルタInfo
- Publication number
- JP2002543671A JP2002543671A JP2000614620A JP2000614620A JP2002543671A JP 2002543671 A JP2002543671 A JP 2002543671A JP 2000614620 A JP2000614620 A JP 2000614620A JP 2000614620 A JP2000614620 A JP 2000614620A JP 2002543671 A JP2002543671 A JP 2002543671A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- filter
- current sources
- gmsk
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract 5
- 238000013139 quantization Methods 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 abstract description 2
- 238000012937 correction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
- H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
本発明は、ＧＭＳＫ伝送システムにおけるキャリア信号の周波数変調に使用するためのディジタルＧＭＳＫフィルタを記述する。このディジタルＧＭＳＫフィルタは多数の個別電流源を使用し、これらの多数の個別電流源はその電流値において個々に重み付けされている。これらの電流源は制御ロジックモジュールを介してシフトレジスタを使用してサーモメータ・コードによって制御され、ガウス曲線状特性曲線を介して全電流が得られ、この全電流は抵抗において電圧値に変換され、電圧制御発振器（ＶＣＯ）を制御する。このフィルタはサンプリング値をほぼ量子化誤差なしで正確に実現し、さらにその実装にほんの僅かなチップ面積しか必要とない。
Description
【０００１】 本発明は一般的に前置接続されたガウスフィルタを有する周波数シフトの変調
システム、いわゆるＧＭＳＫ変調システムに関する。とりわけ、本発明は、この
ようなＧＭＳＫ変調システムに対する改善されたＧＭＳＫフィルタに関する。
システム、いわゆるＧＭＳＫ変調システムに関する。とりわけ、本発明は、この
ようなＧＭＳＫ変調システムに対する改善されたＧＭＳＫフィルタに関する。
【０００２】 今日のワイヤレス電話システム又は移動無線システムではしばしばＧＭＳＫ変
調が使用される。前置接続されたガウスフィルタを有するこの変調システム、い
わゆるＧＭＳＫ変調システム（ガウシアン最小シフトキーイング変調システム）
では、キャリア信号がガウスフィルタリングされたディジタルデータ信号によっ
て変調される。この場合、この変調のためには周波数変調（ＦＭ変調）又は直交
変調が使用され得る。直交変調は非常に精確に互いに適合する線形のＩパス及び
Ｑパス及び付加的な移動シフタ及びミキシングモジュールを必要とするので、実
現するには比較的コスト高である。従って、コストの理由からしばしばより簡単
に実装できるＦＭ変調が使用される。
調が使用される。前置接続されたガウスフィルタを有するこの変調システム、い
わゆるＧＭＳＫ変調システム（ガウシアン最小シフトキーイング変調システム）
では、キャリア信号がガウスフィルタリングされたディジタルデータ信号によっ
て変調される。この場合、この変調のためには周波数変調（ＦＭ変調）又は直交
変調が使用され得る。直交変調は非常に精確に互いに適合する線形のＩパス及び
Ｑパス及び付加的な移動シフタ及びミキシングモジュールを必要とするので、実
現するには比較的コスト高である。従って、コストの理由からしばしばより簡単
に実装できるＦＭ変調が使用される。
【０００３】 ＦＭ変調では電圧制御発振器、いわゆるＶＣＯ（Voltage Controlled Oscilla
tor）が使用される。この変調に使用されるディジタルデータ信号はこのために
まず最初にガウスフィルタによってフィルタリングされる。このガウスフィルタ
は本来のデータ信号であるディジタル方形信号の若干の平滑化に使用される。こ
のガウスフィルタはいわばローパスフィルタであり、あまりにも急激な位相ジャ
ンプが生じないようにするのである。これによってより狭帯域の変調されたキャ
リア信号が実現される。ガウスフィルタの出力側において得られる信号は、次い
で電圧制御発振器（ＶＣＯ）を制御する。
tor）が使用される。この変調に使用されるディジタルデータ信号はこのために
まず最初にガウスフィルタによってフィルタリングされる。このガウスフィルタ
は本来のデータ信号であるディジタル方形信号の若干の平滑化に使用される。こ
のガウスフィルタはいわばローパスフィルタであり、あまりにも急激な位相ジャ
ンプが生じないようにするのである。これによってより狭帯域の変調されたキャ
リア信号が実現される。ガウスフィルタの出力側において得られる信号は、次い
で電圧制御発振器（ＶＣＯ）を制御する。
【０００４】 ガウスフィルタは様々なやり方で実現される。このガウスフィルタは、シーメ
ンス社のワイヤレスＤＥＣＴ電話において実現されるように、例えば、個別構成
素子を有するアナログフィルタ素子として構成される。もしくは、例えばフィリ
ップス及びＮＳＣ社のワイヤレス電話において実現されているようにディジタル
フィルタとして構成される。
ンス社のワイヤレスＤＥＣＴ電話において実現されるように、例えば、個別構成
素子を有するアナログフィルタ素子として構成される。もしくは、例えばフィリ
ップス及びＮＳＣ社のワイヤレス電話において実現されているようにディジタル
フィルタとして構成される。
【０００５】 これまでの通常のＧＭＳＫフィルタの場合、ディジタル的な前処理及び続いて
Ｘビットディジタルアナログ変換器（Ｄ/Ａ変換器）によるディジタルアナログ
変換が行われる。このディジタルアナログ変換の際に、あらゆるディジタルアナ
ログ変換の場合のように、Ｄ/Ａ変換器のステップ関数によって否応なく量子化
誤差が存在する。この量子化誤差は、Ｄ/Ａ変換器の分解能を、すなわちこのＤ/
Ａ変換器のビット幅を増大することによってこのＤ/Ａ変換器において発生する
ステップを小さくすることによって低減される。
Ｘビットディジタルアナログ変換器（Ｄ/Ａ変換器）によるディジタルアナログ
変換が行われる。このディジタルアナログ変換の際に、あらゆるディジタルアナ
ログ変換の場合のように、Ｄ/Ａ変換器のステップ関数によって否応なく量子化
誤差が存在する。この量子化誤差は、Ｄ/Ａ変換器の分解能を、すなわちこのＤ/
Ａ変換器のビット幅を増大することによってこのＤ/Ａ変換器において発生する
ステップを小さくすることによって低減される。
【０００６】 電流源原理に従って作動する通常のＤ/Ａ変換器はバイナリで重み付けされた
電流源を有する。個別電流源はこの場合電流を送出し、この電流は基準電流Ｉｒ
ｅｆのバイナリの倍数である。すなわち、これらの電流は、値Ｉｒｅｆ，２＊Ｉ
ｒｅｆ，４＊Ｉｒｅｆ．．．２＾Ｎ＊Ｉｒｅｆを有する。単純な加算によって各
ディジタル値が生じる。このＤ/Ａ変換器おける問題は、最上位ビット（ＭＳＢ
）への切り換えの際に、最大基準電流を除く全基準電流の総和から最大基準電流
への切り換えが行われることによって発生する。これらの基準電流が正確に整合
されてない場合には、そして実際にはほぼ常にそうなのであるが、変換器特性曲
線にジャンプが存在する。これによって高周波側波帯信号が発生され、これらの
高周波側波帯信号は上述の側波帯抑制を損なう。
電流源を有する。個別電流源はこの場合電流を送出し、この電流は基準電流Ｉｒ
ｅｆのバイナリの倍数である。すなわち、これらの電流は、値Ｉｒｅｆ，２＊Ｉ
ｒｅｆ，４＊Ｉｒｅｆ．．．２＾Ｎ＊Ｉｒｅｆを有する。単純な加算によって各
ディジタル値が生じる。このＤ/Ａ変換器おける問題は、最上位ビット（ＭＳＢ
）への切り換えの際に、最大基準電流を除く全基準電流の総和から最大基準電流
への切り換えが行われることによって発生する。これらの基準電流が正確に整合
されてない場合には、そして実際にはほぼ常にそうなのであるが、変換器特性曲
線にジャンプが存在する。これによって高周波側波帯信号が発生され、これらの
高周波側波帯信号は上述の側波帯抑制を損なう。
【０００７】 電圧出力側を有するＤ/Ａ変換器の場合には、基準電圧が加算される。これら
の電圧はアクティブにバッファを介して又はパッシブに抵抗を介して加算される
。しかし、パッシブなやり方の場合には、出力側抵抗は一定ではなく比較的高オ
ーム抵抗である。さらに、抵抗は集積にはとくに良好には適していない。なぜな
ら、これらの抵抗はその実装のために大きな面積を必要とするからである。従っ
て、通常、電圧はバッファを介して加算される。このバッファは（ここでは１０
ＭＨｚのオーダの）十分に大きい帯域幅を有する。しかし、このようなバッファ
はその実装には比較的大きな面積を必要とし多くの電流を消費する。
の電圧はアクティブにバッファを介して又はパッシブに抵抗を介して加算される
。しかし、パッシブなやり方の場合には、出力側抵抗は一定ではなく比較的高オ
ーム抵抗である。さらに、抵抗は集積にはとくに良好には適していない。なぜな
ら、これらの抵抗はその実装のために大きな面積を必要とするからである。従っ
て、通常、電圧はバッファを介して加算される。このバッファは（ここでは１０
ＭＨｚのオーダの）十分に大きい帯域幅を有する。しかし、このようなバッファ
はその実装には比較的大きな面積を必要とし多くの電流を消費する。
【０００８】 さらに、通常のＤ/Ａ変換器はディジタルフィルタを必要とする。このディジ
タルフィルタはしばしばリードオンリーメモリ（ＲＯＭ）に格納されたテーブル
として実現される。
タルフィルタはしばしばリードオンリーメモリ（ＲＯＭ）に格納されたテーブル
として実現される。
【０００９】 使用されるＧＭＳＫフィルタはますます進む電子機器の小型化の流れの中で最
小の面積で実現されねばならない。しかし、同時にフィルタはできるだけ高精度
を持たなくてはならない。
小の面積で実現されねばならない。しかし、同時にフィルタはできるだけ高精度
を持たなくてはならない。
【００１０】 従って、本発明の課題は、最小の面積で実装でき、できるだけ高精度を有する
ＧＭＳＫフィルタを提供することである。
ＧＭＳＫフィルタを提供することである。
【００１１】 上記課題は、本発明のディジタルＧＭＳＫフィルタによって解決される。この
フィルタはＤ/Ａ変換器に対して電流出力側を有するパラレルなＤ/Ａ変換器を使
用する。この場合、アナログ出力信号は、個別電流源からの個別電流の加法的合
成から生じる全電流から成る。
フィルタはＤ/Ａ変換器に対して電流出力側を有するパラレルなＤ/Ａ変換器を使
用する。この場合、アナログ出力信号は、個別電流源からの個別電流の加法的合
成から生じる全電流から成る。
【００１２】 本発明のフィルタにおいて使用される電流源はいわゆるディフェレンシャル電
流源である。この名称「ディフェレンシャル電流源」は、この場合、この電流源
がそれぞれ変換器特性曲線のステップから次のステップへと進むために必要な電
流を供給することを指し示している。この場合、このフィルタの実現に必要なチ
ップ面積は最大和電流によってのみ決定され、電流源の個数によっては決定され
ない。
流源である。この名称「ディフェレンシャル電流源」は、この場合、この電流源
がそれぞれ変換器特性曲線のステップから次のステップへと進むために必要な電
流を供給することを指し示している。この場合、このフィルタの実現に必要なチ
ップ面積は最大和電流によってのみ決定され、電流源の個数によっては決定され
ない。
【００１３】 このディフェレンシャル電流源の個別電流は外部抵抗において直接ＶＣＯの制
御に必要な制御電圧に変換され、この結果、従来技術のＤ/Ａ変換器とは対照的
に出力側バッファは必要ない。
御に必要な制御電圧に変換され、この結果、従来技術のＤ/Ａ変換器とは対照的
に出力側バッファは必要ない。
【００１４】 このディフェレンシャル電流源の電流値はこの場合線形ではなくガウス曲線状
に重み付けされている。これによってディジタルフィルタリングを省略すること
ができる。
に重み付けされている。これによってディジタルフィルタリングを省略すること
ができる。
【００１５】 電圧制御発振器（ＶＣＯ）はこの場合とりわけバラクタが使用される場合には
その動作パラメータの大きなバラツキを有する。それゆえ、ＶＣＯの所定の周波
数変化範囲を達成するために、製造の際に制御電圧を調整しなければならない。
この変調変化範囲調整は本発明のＧＭＳＫフィルタではディフェレンシャル電流
源の基準電流の整合によって行われる。
その動作パラメータの大きなバラツキを有する。それゆえ、ＶＣＯの所定の周波
数変化範囲を達成するために、製造の際に制御電圧を調整しなければならない。
この変調変化範囲調整は本発明のＧＭＳＫフィルタではディフェレンシャル電流
源の基準電流の整合によって行われる。
【００１６】 まとめると、本発明のディジタルＧＭＳＫフィルタは、最大和電流によっての
み決定される小さいチップ面積に実装されるフィルタを実現する。このフィルタ
は出力側バッファを必要としない。ディフェレンシャル電流源の電流のガウス曲
線状の重み付けによってディジタルフィルタリングを省くことが実現される。さ
らに、これによって、正確なガウス曲線状の変換器特性曲線が実現される。
み決定される小さいチップ面積に実装されるフィルタを実現する。このフィルタ
は出力側バッファを必要としない。ディフェレンシャル電流源の電流のガウス曲
線状の重み付けによってディジタルフィルタリングを省くことが実現される。さ
らに、これによって、正確なガウス曲線状の変換器特性曲線が実現される。
【００１７】 次に本発明のディジタルＧＭＳＫフィルタの詳細な説明を図面の図に基づいて
行われる。
行われる。
【００１８】 図１は本発明のディジタルＧＭＳＫフィルタの概略図を示し、 図２はテーブルに電流源及びこれらの電流源の相互接続から得られる全電流の
設計仕様を示し、 図３は本発明のＧＭＳＫフィルタが適用されるＧＭＳＫ変調器の出力信号を示
し、 図４はテーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１１を有す
る変調シーケンスにおいて順次接続されるかを示し、 図５はテーブルにおいて本発明のＧＭＳＫフィルタのどの電流源が値００１０
１を有する変調シーケンスにおいて順次接続されるかを示し、 図６はテーブルにおいて電流源を制御するためのシフトレジスタのシフト方向
の調整を示し、 図７はテーブル形式において電流源を制御するためのシフトレジスタの長いル
ープ又は短いループの実行に対する判定を示す。
設計仕様を示し、 図３は本発明のＧＭＳＫフィルタが適用されるＧＭＳＫ変調器の出力信号を示
し、 図４はテーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１１を有す
る変調シーケンスにおいて順次接続されるかを示し、 図５はテーブルにおいて本発明のＧＭＳＫフィルタのどの電流源が値００１０
１を有する変調シーケンスにおいて順次接続されるかを示し、 図６はテーブルにおいて電流源を制御するためのシフトレジスタのシフト方向
の調整を示し、 図７はテーブル形式において電流源を制御するためのシフトレジスタの長いル
ープ又は短いループの実行に対する判定を示す。
【００１９】 図１は本発明のディジタルＧＭＳＫフィルタの概略図を示す。このＧＭＳＫフ
ィルタはその上側部分に１４個の個別電流源Ｉ１〜Ｉ１４を有する。これらの電
流源の異なる個別電流値は基準電流Ｉｒｅｆによって発生される。これらの電流
源は全部で１４個のスイッチｂ１〜ｂ１４を介して個々に共通線路に接続される
。参照符号ＶＤＤＴＸＤＡはこの場合電流源に対する給電電圧を示す。
ィルタはその上側部分に１４個の個別電流源Ｉ１〜Ｉ１４を有する。これらの電
流源の異なる個別電流値は基準電流Ｉｒｅｆによって発生される。これらの電流
源は全部で１４個のスイッチｂ１〜ｂ１４を介して個々に共通線路に接続される
。参照符号ＶＤＤＴＸＤＡはこの場合電流源に対する給電電圧を示す。
【００２０】 下側部分には図１において個別電流源のスイッチングのための制御ロジックモ
ジュールが示されている。この制御ロジックモジュールは基本的に個々のセルに
よって示されたシフトレジスタから成る。電流源のスイッチングのためのロジッ
クは１８ビットサーモメータ・コードによって作動する。この場合、「論理１」
は左から及び「論理０」は右からシフトレジスタにシフトされる。これは、図面
ではこのシフトレジスタの左側の「１」及びこのシフトレジスタの右側の「０」
によって示されている。シフト方向は「停止」、「左へ」及び「右へ」の間で切
り換え可能である。シフトクロックは、ここに図示された実施例では１０.３６
８ＭＨｚであり、このロジックモジュールの左側に図示されているように外部か
らこの制御ロジックモジュールに供給される。このシフトレジスタの精確な機能
は後で図４及び５に基づいて詳しく説明する。このモジュールの左側に示されて
いるように、この制御ロジックモジュールには、とりわけ送信すべきビットシー
ケンスを示す信号ＴＸＤＡＱ、送信すべきビットシーケンスが到着するクロック
であるクロック１.１５２ＭＨｚ、上記のシフトクロック１０.３６８ＭＨｚが供
給される。さらに、この制御ロジックモジュールはＲＥＳＥＴＱ入力側を有する
。このＲＥＳＥＴＱ入力側によってこの制御ロジックモジュールは所定の初期状
態にリセットされる。この制御ロジックモジュールにはシフトレジスタの下にさ
らにメモリが示されている。なぜなら、信号ＴＸＤＡは時点ｎにも時点ｎ+１に
も必要とされるからである。
ジュールが示されている。この制御ロジックモジュールは基本的に個々のセルに
よって示されたシフトレジスタから成る。電流源のスイッチングのためのロジッ
クは１８ビットサーモメータ・コードによって作動する。この場合、「論理１」
は左から及び「論理０」は右からシフトレジスタにシフトされる。これは、図面
ではこのシフトレジスタの左側の「１」及びこのシフトレジスタの右側の「０」
によって示されている。シフト方向は「停止」、「左へ」及び「右へ」の間で切
り換え可能である。シフトクロックは、ここに図示された実施例では１０.３６
８ＭＨｚであり、このロジックモジュールの左側に図示されているように外部か
らこの制御ロジックモジュールに供給される。このシフトレジスタの精確な機能
は後で図４及び５に基づいて詳しく説明する。このモジュールの左側に示されて
いるように、この制御ロジックモジュールには、とりわけ送信すべきビットシー
ケンスを示す信号ＴＸＤＡＱ、送信すべきビットシーケンスが到着するクロック
であるクロック１.１５２ＭＨｚ、上記のシフトクロック１０.３６８ＭＨｚが供
給される。さらに、この制御ロジックモジュールはＲＥＳＥＴＱ入力側を有する
。このＲＥＳＥＴＱ入力側によってこの制御ロジックモジュールは所定の初期状
態にリセットされる。この制御ロジックモジュールにはシフトレジスタの下にさ
らにメモリが示されている。なぜなら、信号ＴＸＤＡは時点ｎにも時点ｎ+１に
も必要とされるからである。
【００２１】 図２はテーブルにおいて電流源及びこれらの電流源の相互接続から得られる全
電流の設計仕様を示している。左の列には１４個のここで使用される電流源Ｉ１
〜Ｉ１４が記載されている。真ん中の列には各々の個別電流源の電流値が見える
。個別電流源の電流値は、電流源の変化する相互接続によるこれらの電流値によ
ってできるだけエラーなくガウシアン変換器特性曲線が得られるように選択され
る。右の列には個別電流源の部分電流を次々と加算することから得られる全電流
が図示されている。ここに示された電流は相対的な値であり、つまりは全電流値
１.０に正規化された値である。
電流の設計仕様を示している。左の列には１４個のここで使用される電流源Ｉ１
〜Ｉ１４が記載されている。真ん中の列には各々の個別電流源の電流値が見える
。個別電流源の電流値は、電流源の変化する相互接続によるこれらの電流値によ
ってできるだけエラーなくガウシアン変換器特性曲線が得られるように選択され
る。右の列には個別電流源の部分電流を次々と加算することから得られる全電流
が図示されている。ここに示された電流は相対的な値であり、つまりは全電流値
１.０に正規化された値である。
【００２２】 図３は、本発明のＧＭＳＫフィルタが適用されたＧＭＳＫ変調器の出力信号を
示す。上部の縁にはこの変調に使用されるバイナリ値のシーケンスの例が示され
ている。この場合にはシーケンス００１０１００１１である。下の水平軸は時間
軸であり、左の垂直軸は相対的な全電流値を示す。
示す。上部の縁にはこの変調に使用されるバイナリ値のシーケンスの例が示され
ている。この場合にはシーケンス００１０１００１１である。下の水平軸は時間
軸であり、左の垂直軸は相対的な全電流値を示す。
【００２３】 図４はテーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１１を有す
る変調シーケンスにおいて順次接続されるかを示す。バイナリ変調値の００１１
シーケンスにおいて、シフトレジスタのいわゆる長いループがサーモメータ・コ
ードによって実行される。
る変調シーケンスにおいて順次接続されるかを示す。バイナリ変調値の００１１
シーケンスにおいて、シフトレジスタのいわゆる長いループがサーモメータ・コ
ードによって実行される。
【００２４】 図５はテーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１０１を有
する変調シーケンスにおいて順次接続されるかを示す。ここに図示された００１
０１シーケンスにおいて、シフトレジスタのいわゆる短いループがサーモメータ
・コードによって実行される。
する変調シーケンスにおいて順次接続されるかを示す。ここに図示された００１
０１シーケンスにおいて、シフトレジスタのいわゆる短いループがサーモメータ
・コードによって実行される。
【００２５】 個別電流源を制御するためにこのシフトレジスタにおいて使用されるコードは
サーモメータ・コード（thermometer-code）と呼ばれる。なぜなら、このコード
は水銀柱が上下するサーモメータのように見えるからである。つまり、「論理１
」に関して常に１ビットだけより多くなるか又は１ビットだけより少なくなるか
である。この場合、より下位の全てのビットはこの場合レベル「論理１」を有す
る。サーモメータ・コードを有するここで使用されるシフトレジスタは短いルー
プ及び長いループを有する。短いループは０１０又は１０１ビットシーケンスに
対して実行される。これに対して、長いループは００１１又は１１００ビットシ
ーケンスに対して実行される。短いループが実行されるか又は長いループが実行
されるかの判定は電流源Ｉ７のスイッチングにおいて実施される。長いループに
おいては、このシフトレジスタは常に完全に「論理１」によって充填されるか又
は完全に空であるか、すなわち完全に「論理０」によって充填されているかのい
ずれかである。短いループにおいては、シフト方向は位置５及び位置１３で変化
され、１クロックのあいだシフトが抑制される。長いループにおいては、シフト
方向は変調クロック（この場合は１.１５２ＭＨｚ）の各上昇エッジによって変
化される。シフト方向は変調すべき次のビットに依存する。
サーモメータ・コード（thermometer-code）と呼ばれる。なぜなら、このコード
は水銀柱が上下するサーモメータのように見えるからである。つまり、「論理１
」に関して常に１ビットだけより多くなるか又は１ビットだけより少なくなるか
である。この場合、より下位の全てのビットはこの場合レベル「論理１」を有す
る。サーモメータ・コードを有するここで使用されるシフトレジスタは短いルー
プ及び長いループを有する。短いループは０１０又は１０１ビットシーケンスに
対して実行される。これに対して、長いループは００１１又は１１００ビットシ
ーケンスに対して実行される。短いループが実行されるか又は長いループが実行
されるかの判定は電流源Ｉ７のスイッチングにおいて実施される。長いループに
おいては、このシフトレジスタは常に完全に「論理１」によって充填されるか又
は完全に空であるか、すなわち完全に「論理０」によって充填されているかのい
ずれかである。短いループにおいては、シフト方向は位置５及び位置１３で変化
され、１クロックのあいだシフトが抑制される。長いループにおいては、シフト
方向は変調クロック（この場合は１.１５２ＭＨｚ）の各上昇エッジによって変
化される。シフト方向は変調すべき次のビットに依存する。
【００２６】 シフト方向の判定は図６にテーブルによって図示されている。
【００２７】 図７にはテーブル形式で長いループの実行又は短いループの実行に対する判定
が示されている。
が示されている。
【００２８】 これら両方の図において、ＴＸＤＡ（ｎ）は時点ｎにおける変調ビット、より
詳しく言えば変調ビットの値を示し、ＴＸＤＡ（ｎ+１）は時点ｎ+１における変
調ビットの値を示す。
詳しく言えば変調ビットの値を示し、ＴＸＤＡ（ｎ+１）は時点ｎ+１における変
調ビットの値を示す。
【００２９】 全体をまとめると、本発明はディジタルＧＭＳＫフィルタを提供する。この本
発明のディジタルＧＭＳＫフィルタでは別個のディジタルフィルタは必要ない。
なぜなら、「フィルタリング」はすでに電流源の非線形重み付けによって実現さ
れるからである。サーモメータ・コードを有するシフトレジスタを介する電流源
の制御によって常にそれぞれ１つの電流源だけが接続乃至は遮断され、この結果
、常に出力電流の単調な上昇乃至は降下が実現される。個別電流源の個々の重み
付けによって、サンプリング値は実際的には量子化誤差なしで得られる。出力側
バッファは必要ない。なぜなら、電流は単純に負荷抵抗において加算され得るか
らである。
発明のディジタルＧＭＳＫフィルタでは別個のディジタルフィルタは必要ない。
なぜなら、「フィルタリング」はすでに電流源の非線形重み付けによって実現さ
れるからである。サーモメータ・コードを有するシフトレジスタを介する電流源
の制御によって常にそれぞれ１つの電流源だけが接続乃至は遮断され、この結果
、常に出力電流の単調な上昇乃至は降下が実現される。個別電流源の個々の重み
付けによって、サンプリング値は実際的には量子化誤差なしで得られる。出力側
バッファは必要ない。なぜなら、電流は単純に負荷抵抗において加算され得るか
らである。
【図１】 本発明のディジタルＧＭＳＫフィルタの概略図を示す。
【図２】 テーブルに電流源及びこれらの電流源の相互接続から得られる全電流の設計仕
様を示す。
様を示す。
【図３】 本発明のＧＭＳＫフィルタが適用されるＧＭＳＫ変調器の出力信号を示す。
【図４】 テーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１１を有する変調
シーケンスにおいて順次接続されるかを示す。
シーケンスにおいて順次接続されるかを示す。
【図５】 テーブルにおいて本発明のＧＭＳＫフィルタのどの電流源が値００１０１を有
する変調シーケンスにおいて順次接続されるかを示す。
する変調シーケンスにおいて順次接続されるかを示す。
【図６】 テーブルにおいて電流源を制御するためのシフトレジスタのシフト方向の調整
を示す。
を示す。
【図７】 テーブル形式において電流源を制御するためのシフトレジスタの長いループ又
は短いループの実行に対する判定を示す。
は短いループの実行に対する判定を示す。
Ｉ１〜Ｉ１４ 個別電流源 ｂ１〜ｂ１４ スイッチ ＶＤＤＴＸＤＡ 給電電圧 ５６０ 出力側抵抗
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年３月６日（２００１．３．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】 使用されるＧＭＳＫフィルタはますます進む電子機器の小型化の流れの中で最
小の面積で実現されねばならない。しかし、同時にフィルタはできるだけ高精度
を持たなくてはならない。 国際公開ＷＯ９７/０４５２５にはディジタルＧＭＳＫフィルタが記述されて
いる。このディジタルＧＭＳＫフィルタは多数の個別電流源の電流の総和によっ
て和電流を発生し、この和電流が抵抗によって相応の電圧値に変換される。所望
のフィルタ機能に従って重み付けされた電流源はこの場合シフトレジスタを介し
て制御される。 国際公開ＷＯ９７/３３４１４ＡにはＧＭＳＫ変調用のパルス形成のための装
置が示されている。この装置により受信されるディジタルデータストリームはリ
ードオンリーメモリ、ロジック回路及びディジタル・アナログ変換器によってＶ
ＣＯに対するアナログ制御信号に変換される。 重み付けされたＧＭＳＫアナログ信号を発生するための更に別のディジタル・
アナログ変換器が欧州特許出願ＥＰ０７４３７５９Ａ１に記述されている。
小の面積で実現されねばならない。しかし、同時にフィルタはできるだけ高精度
を持たなくてはならない。 国際公開ＷＯ９７/０４５２５にはディジタルＧＭＳＫフィルタが記述されて
いる。このディジタルＧＭＳＫフィルタは多数の個別電流源の電流の総和によっ
て和電流を発生し、この和電流が抵抗によって相応の電圧値に変換される。所望
のフィルタ機能に従って重み付けされた電流源はこの場合シフトレジスタを介し
て制御される。 国際公開ＷＯ９７/３３４１４ＡにはＧＭＳＫ変調用のパルス形成のための装
置が示されている。この装置により受信されるディジタルデータストリームはリ
ードオンリーメモリ、ロジック回路及びディジタル・アナログ変換器によってＶ
ＣＯに対するアナログ制御信号に変換される。 重み付けされたＧＭＳＫアナログ信号を発生するための更に別のディジタル・
アナログ変換器が欧州特許出願ＥＰ０７４３７５９Ａ１に記述されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】 このディフェレンシャル電流源の電流値はこの場合線形ではなくガウス曲線状
に重み付けされている。これによってディジタルフィルタリングを省略すること
ができる。 シフトレジスタの本発明の構成（両側から入力可能及びシフト方向の切り換え
可能）によって、個別電流源は有利に制御可能である。
に重み付けされている。これによってディジタルフィルタリングを省略すること
ができる。 シフトレジスタの本発明の構成（両側から入力可能及びシフト方向の切り換え
可能）によって、個別電流源は有利に制御可能である。
Claims (8)
- 【請求項１】 ＧＭＳＫ伝送システム（ガウシアン最小シフトキーイング伝
送システム）におけるキャリア信号の周波数変調に使用するためのディジタルＧ
ＭＳＫフィルタにおいて、 該ディジタルＧＭＳＫフィルタは多数の個別電流源（ディフェレンシャル電流
源Ｉ１〜Ｉ１４）を含み、該多数の個別電流源（ディフェレンシャル電流源Ｉ１
〜Ｉ１４）は個々の電流値を有し、前記電流源は個々に変調すべきディジタル信
号に従って制御ロジックモジュールを介して制御され、全電流は出力側抵抗を介
して電圧値に変換され、該電圧値は電圧制御発振器（ＶＣＯ）を制御し、これに
よって前記キャリア信号の周波数が変調されることを特徴とする、ＧＭＳＫ伝送
システム（ガウシアン最小シフトキーイング伝送システム）におけるキャリア信
号の周波数変調に使用するためのディジタルＧＭＳＫフィルタ。 - 【請求項２】 個別電流源（Ｉ１〜Ｉ１４）の個々の電流値は非線形に重み
付けされることを特徴とする、請求項１記載のディジタルＧＭＳＫフィルタ。 - 【請求項３】 個別電流源（Ｉ１〜Ｉ１４）の個々の電流値の重み付けは、
全電流としてそれぞれ電流源のそれぞれの接続乃至は遮断によってガウス曲線状
特性曲線が得られるように行われることを特徴とする、請求項２記載のディジタ
ルＧＭＳＫフィルタ。 - 【請求項４】 個別電流源（Ｉ１〜Ｉ１４）の制御は、常にそれぞれ１つの
個別電流源だけが接続又は遮断されるように制御ロジックモジュールにおいてシ
フトレジスタを介してサーモメータ・コードを使用して行われることを特徴とす
る、請求項１〜３のうちの１項記載のディジタルＧＭＳＫフィルタ。 - 【請求項５】 シフトレジスタには一方の側から変調ビットの値「論理１」
がシフトインされ、反対側から変調ビットの値「論理０」がシフトインされるこ
とを特徴とする、請求項４記載のディジタルＧＭＳＫフィルタ。 - 【請求項６】 シフトレジスタのシフト方向は停止、左へ、右への間で切り
換え可能であることを特徴とする、請求項４又は５記載のディジタルＧＭＳＫフ
ィルタ。 - 【請求項７】 シフトレジスタはいわゆる長いループ及びいわゆる短いルー
プを有し、前記長いループにおいては前記シフトレジスタは常に完全に「論理１
」か又は完全に「論理０」で充填され、前記短いループにおいてはシフト方向が
前記シフトレジスタの所定の位置において変化され、シフトが１クロックのあい
だ抑制されることを特徴とする、請求項４〜６のうちの１項記載のディジタルＧ
ＭＳＫフィルタ。 - 【請求項８】 シフトレジスタの長いループにおいて、シフト方向は変調す
べき次のビットに依存して変化されることを特徴とする、請求項７記載のディジ
タルＧＭＳＫフィルタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19918388 | 1999-04-22 | ||
| DE19918388.0 | 1999-04-22 | ||
| PCT/DE2000/001121 WO2000065789A1 (de) | 1999-04-22 | 2000-04-11 | Digitales gmsk-filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002543671A true JP2002543671A (ja) | 2002-12-17 |
| JP3624161B2 JP3624161B2 (ja) | 2005-03-02 |
Family
ID=7905569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000614620A Expired - Fee Related JP3624161B2 (ja) | 1999-04-22 | 2000-04-11 | ディジタルｇｍｓｋフィルタ |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6771711B2 (ja) |
| EP (1) | EP1171981B1 (ja) |
| JP (1) | JP3624161B2 (ja) |
| KR (1) | KR100494051B1 (ja) |
| CN (1) | CN1134142C (ja) |
| AT (1) | ATE253795T1 (ja) |
| DE (1) | DE50004336D1 (ja) |
| DK (1) | DK1171981T3 (ja) |
| WO (1) | WO2000065789A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016111018A1 (ja) * | 2015-01-09 | 2016-07-14 | 光俊 菅原 | アナログ信号電力出力回路 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6357255B1 (en) * | 1998-09-24 | 2002-03-19 | Osaka Gas Co., Ltd. | Regenerator for use in ammonia absorption refrigerator |
| DE19930113B4 (de) * | 1999-06-30 | 2006-09-14 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Filtern eines einen digitalen Datenstrom repräsentierenden Signals |
| US7252964B2 (en) * | 2001-06-12 | 2007-08-07 | Institut De Recherche Pour Le Developpement (I.R.D.) | Isolated carotenoid biosynthesis gene cluster involved in canthaxanthin production and applications thereof |
| US6664909B1 (en) * | 2001-08-13 | 2003-12-16 | Impinj, Inc. | Method and apparatus for trimming high-resolution digital-to-analog converter |
| US6909389B1 (en) | 2002-06-14 | 2005-06-21 | Impinj, Inc. | Method and apparatus for calibration of an array of scaled electronic circuit elements |
| US7219837B2 (en) | 2002-09-12 | 2007-05-22 | Integrated Engineering B.V. | Identification system |
| US7187237B1 (en) | 2002-10-08 | 2007-03-06 | Impinj, Inc. | Use of analog-valued floating-gate transistors for parallel and serial signal processing |
| AU2003275479A1 (en) * | 2002-10-08 | 2004-05-04 | Impinj, Inc. | Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined |
| CN1829207B (zh) * | 2005-02-28 | 2010-07-21 | 鼎芯半导体（上海）有限公司 | 带发射调制补偿器的二进制频移键控信号发射调制器 |
| CN1330089C (zh) * | 2005-04-19 | 2007-08-01 | 展讯通信（上海）有限公司 | 有限脉冲响应滤波与欠采样相结合的方法 |
| FR2890808A1 (fr) | 2005-09-13 | 2007-03-16 | France Telecom | Caracterisation de spectre pour equipements de communication |
| KR100773745B1 (ko) * | 2006-07-14 | 2007-11-09 | 삼성전자주식회사 | Ｇｍｓｋ변조에 기초한 데이터 변조 장치 및 이를 포함하는데이터 송신 장치 |
| US7860477B2 (en) * | 2007-08-23 | 2010-12-28 | Infineon Technologies Ag | Self-calibrating filter |
| CN101861699A (zh) * | 2007-11-15 | 2010-10-13 | 卡贝无线硅股份有限公司 | 使用多个时钟的抽样滤波器 |
| US7764213B2 (en) * | 2008-07-01 | 2010-07-27 | Microchip Technology Incorporated | Current-time digital-to-analog converter |
| US8970418B1 (en) * | 2013-08-19 | 2015-03-03 | Analog Devices, Inc. | High output power digital-to-analog converter system |
| US10056924B2 (en) | 2013-08-19 | 2018-08-21 | Analog Devices, Inc. | High output power digital-to-analog converter system |
| CN107431906B (zh) * | 2015-04-15 | 2020-02-21 | 华为技术有限公司 | 参考信号发送与接收方法及装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303137A (ja) * | 1992-12-29 | 1994-10-28 | Hitachi Ltd | Ｄ／ａ変換器、オフセット調整回路及びこれを用いた携帯通信端末装置 |
| US5663728A (en) * | 1995-05-18 | 1997-09-02 | Hughes Aircraft Company | Digital-to-analog converted (DAC) and method that set waveform rise and fall times to produce an analog waveform that approximates a piecewise linear waveform to reduce spectral distortion |
| CN1093994C (zh) * | 1995-07-21 | 2002-11-06 | 皇家菲利浦电子有限公司 | 无线电数字通讯装置,和脉冲整形网络 |
| US6487242B1 (en) * | 1996-03-08 | 2002-11-26 | Vlsi Technology, Inc. | Method and apparatus for VCO modulation in a communication system |
| US6072340A (en) * | 1997-03-24 | 2000-06-06 | Tellabs Operations, Inc. | Pulse shaping and filtering circuit for digital pulse data transmissions |
| DE19930113B4 (de) * | 1999-06-30 | 2006-09-14 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Filtern eines einen digitalen Datenstrom repräsentierenden Signals |
-
2000
- 2000-04-11 JP JP2000614620A patent/JP3624161B2/ja not_active Expired - Fee Related
- 2000-04-11 AT AT00934892T patent/ATE253795T1/de not_active IP Right Cessation
- 2000-04-11 EP EP00934892A patent/EP1171981B1/de not_active Expired - Lifetime
- 2000-04-11 CN CNB008065713A patent/CN1134142C/zh not_active Expired - Fee Related
- 2000-04-11 DE DE50004336T patent/DE50004336D1/de not_active Expired - Lifetime
- 2000-04-11 DK DK00934892T patent/DK1171981T3/da active
- 2000-04-11 WO PCT/DE2000/001121 patent/WO2000065789A1/de active IP Right Grant
- 2000-04-11 KR KR10-2001-7013480A patent/KR100494051B1/ko not_active IP Right Cessation
-
2001
- 2001-10-22 US US10/033,134 patent/US6771711B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016111018A1 (ja) * | 2015-01-09 | 2016-07-14 | 光俊 菅原 | アナログ信号電力出力回路 |
| JP5987265B1 (ja) * | 2015-01-09 | 2016-09-07 | 光俊 菅原 | アナログ信号電力出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3624161B2 (ja) | 2005-03-02 |
| DE50004336D1 (de) | 2003-12-11 |
| ATE253795T1 (de) | 2003-11-15 |
| US20020089440A1 (en) | 2002-07-11 |
| EP1171981B1 (de) | 2003-11-05 |
| DK1171981T3 (da) | 2004-03-15 |
| WO2000065789A1 (de) | 2000-11-02 |
| CN1134142C (zh) | 2004-01-07 |
| KR100494051B1 (ko) | 2005-06-13 |
| CN1348652A (zh) | 2002-05-08 |
| US6771711B2 (en) | 2004-08-03 |
| KR20010113878A (ko) | 2001-12-28 |
| EP1171981A1 (de) | 2002-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002543671A (ja) | ディジタルｇｍｓｋフィルタ | |
| US7929594B2 (en) | Semiconductor integrated circuit and radio communication apparatus for communication | |
| USRE41583E1 (en) | Frequency-stabilized transceiver configuration | |
| CN102801385B (zh) | 集成电路装置、电子装置与补偿可控制振荡器频移的方法 | |
| US7336721B2 (en) | Digital frequency modulator | |
| US7599448B2 (en) | Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier | |
| US7003049B2 (en) | Fractional-N digital modulation with analog IQ interface | |
| US20060160499A1 (en) | Polar modulator and method for modulation of a signal | |
| WO2001065698A1 (en) | Dc offset correction adaptable to multiple requirements | |
| CN105915212B (zh) | 具有分数vco调制的锁相环 | |
| KR20170083816A (ko) | 디지털 위상 고정 루프 및 그의 구동방법 | |
| US7474708B1 (en) | Multimode transmitter architecture | |
| KR100599148B1 (ko) | Ｄ급 증폭기를 제어하는 시스템 | |
| US9197403B2 (en) | Calibration arrangement for frequency synthesizers | |
| US7502435B2 (en) | Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement | |
| JP2007020192A (ja) | 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法 | |
| US7243037B2 (en) | Signal processing device, use of the signal processing device and method for signal processing | |
| WO2006019734A2 (en) | Direct modulator for shift keying modulation | |
| US7812684B2 (en) | Communication apparatus | |
| US6163232A (en) | Frequency/phase modulator using a digital synthesis circuit in a phase locked loop | |
| US8433361B2 (en) | Digital modulator and method for initiating ramp power transitions in a mobile handset transmitter | |
| US20020193083A1 (en) | Frequency conversion circuit and transmitter | |
| JPH1013483A (ja) | 搬送波再生回路 | |
| GB2353677A (en) | Pulse shaping binary data into a baseband signal for a modulation scheme using a digital filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040427 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |