SU1285556A2 - Синхронный детектор - Google Patents

Abstract

Изобретение относитс  к адно с технике. Цель изобретени  - пеиш е- ние точности детектировани  при синхронном изменении частоты входного и опорного сигналов. Детектор содержит ;временной распределитель 1, два входных ключа 2 и 6, два интегратора 3 и 7, два разр дных ключа 4 и 8, два выходных ключа 5 и 9, преобразователь частота - напр жение (ПЧН) 10 и аналоговый перемножитель (АП) 11. Цель достигаетч   введонием ПЧЬ 10 и АП 11, с помощью которых осущестпл стс  автоматическа  кчэмпе саци  синхронного изменени  частот олорнох о и входного сигналов. Дополнительное к звт. св. № 567199. t ил.

Description

Ю

00

ел

СП

as

О)

rsj

Изобретение относитс  к рад1 отех- нике, может использоватьс  в устройствах автоматики и телемеханики дл  синхронного амплитудного детектировани  и  вл етс  усовершенствованием устройства по авт.св. № 567199.

Цель изобретени  - повьппение точ- ности.детектировани  при синхронном .изменении частоты входного и опорного сигналов.

На чертеже представлена структурна  электрическа  схема предлагаемого детектора.

Синхронньш детектор содержит временной распределитель 1, первый вход ной ключ 2, первый интегра:тор 3, первый разр дный ключ 4, первый выходной ключ 5, второй входной ключ 6, второй интегратор 7, второй разр дный ключ 8, второй выходной ключ 9, преобразователь 10 частота - напр жение и аналоговьй перемножитель 11.

Синхронный детектор работает следующим образом.

В первьпЧ полупериод импульсом управлени  замыкаютс  первый входной ключ 2 и второй выходной ключ 9. Через первьш входной ключ 2 сигнал поступает на вход первого интегратора 3, а через второй выходной ключ 9 имевшеес  на выходе второго интегратора 7 напр жение прикладываетс  к второму входу аналогового перемножител  11. Во второй полупериод ключи и 9 размыкаютс , а первьй выходной ключ 5 и второй разр дный ключ 8 замыкаютс , в результате чего выход первого интегратора 3 подключаетс  к второму входу аналогового перемножител  П, а интегрирующа  емкость второго интегратора 7 разр жаетс  че рез второй разр дный ключ 8. Напр жение на выходе второго интегратора устанавливаетс  равным нулю, тем самым интегратор подготавливаетс  к следующему циклу. В третий полупериод на втором входе аналогового перемножител  11 присутствует выходное напр жение первого интегратора 3, пскольку первый выходной ключ 5 остаетс  замкнутым, а входной сигнал подключаетс  через второй входной ключ 6 к входу второго интегратора

o

5

5 0

5 .

0

0

5

0

В четвертом полупериоде проинтегрированное входное напр жение подключаетс  через замкнутый второй выходной ключ 9 к второму входу аналогового перемножител  11, а интегрирующа  емкость первого интегратора 3 разр жаетс  через первый разр дный ключ 4, в результате чего на его выходе устанавливаетс  нуль.

На втором входе аналогового перемножител  11 в течение периода опорного сигнала присутствует напр жение, пропорциональное амплитуде входного сигнала и обратно пропорциональное текущей частоте опорного напр жени . На первом входе аналогового перемножител  11 присутствует напр жение, пропорциональное текущему значению частоты опорного напр жени , поступающее с преобразовател  10 частота - напр жение. После умножени  сигналов на выходе аналогового перемно- жител  11 по вл етс  напр жение, пропорциональное ам1шитуде входного сигнала и независимое от опорной частоты . Отработка изменений огибающей входного сигнала начинаетс  в детек- ,торе с задержкой, не превыщающей периода опорной частоты, темп обновлени  информации на выходе детектора сохран етс  таким же, как и в известном устройстве, и равен периоду опорной частоты.

Claims (1)

1. Формула изобретени 

   Синхронный детектор по авт.св. № 567199, отличающийс  тем, что, с целью повыщени  точности детектировани  при синхронном изменении частоты входного и опорного сигналов , введены последовательно соединенные преобразователь частота - напр жение и аналоговый перемножитель, при этом вход преобразовател  частота - напр жение соединен с опорным входом синхронного детектора, второй вход аналогового перемножител  подсоединен к объединенньи между собой выходам выходных ключей синхронного детектора, а выход аналогового перемножител   вл етс  выходом синхронного детектора.