JPH02285772A

JPH02285772A - 画像読取装置

Info

Publication number: JPH02285772A
Application number: JP1106851A
Authority: JP
Inventors: Akio Tsutsumi; 堤　曄雄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-04-26
Filing date: 1989-04-26
Publication date: 1990-11-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業の利用分野）本発明は密着形イメージセンサを有する画像読取装置に
係り、特に密着形イメージセンサの読取走査に関する。

（従来の技術）ファクシミリ、イメージスキャナ、ディジタル複写機等
原稿上の画像情報を読み収って入力する装置においては
、照明光源からの光を原稿面に照射し、その反射光をリ
ニアイメージセンサに導いて光電変換することが行われ
ている。具体的な方法としては、原稿を蛍光灯で照明し
、その反射光像を球面レンズを用いて例えばＣＣＤイメ
ージセンサ（ＩＣタイプ）の受光素子の上に縮小して結
像するように構成したものと、ＬＥＤアレイなどの固体
光源で原稿を照明し、その反射光像をロッドレンズアレ
イ等の等倍正立結像光学系を用いて、原稿幅と同じ長さ
に配列したリニアイメージセンサの受光素子上に１：１
の倍率にて結像して読取走査を行うものとがある。後者
の方法は密着形イメージセンサと称し、前者の方法にお
ける球面レンズ光学系により光路長が大きくなるのを改
善できる特長があるところから、前述した装置の小形化
のために、近年その利用が漸次増えている。

第６図は、前記した密着形イメージセンサの断面構造の
一例である。図において、４１は上部に集光用のロッド
レンズを有して原稿読取幅よりやや長いＬＥＤアレイで
あって、原稿面と約４５度の角度で照射すべく支持体４
５の斜面に固定されている。原稿面４２の読取位置４３
の下方には、結像光学系としてのロッドレンズアレイ４
４およびリニアイメージセンサ４６が設けられ、支持体
４５に固定されている。上記口ッドレンズアレイ４４は
、中心から半径方向周縁にいくに従って屈折率が連続的
に減少する、いわゆる屈折率分布型のロッドレンズを、
その光軸が上下方向且つ平行になるように、−列ストレ
ード又は二列俵積み状に多数並べたもので、長さ方向の
中点に対して対称の位置に焦点を定め、該位置で対向す
るように原稿面と受光素子を配置し、該原稿面の読み取
り対象となる線状反射光像の等倍圧立像を前記受光素子
上に形成させるようにしたものである。即ち、ＬＥＤア
レイ４１の照射光は、図に示す矢印の方向に進み、原稿
面で反射した後ロッドレンズアレイ４４により導かれて
、リニアイメージセンサ４６の受光素子上に結像する。

一方、回路基板４７は、端子４８により前記リニアイメ
ージセンサ４６と電気的に接続されており、受光素子群
の走査読み取りを制御する駆動回路、該受光素子により
光電変換された原稿面４２の濃淡画像情報を増幅、処理
する回路等を含む電子回路及び本デバイスを使用する装
置へ読み取った画像信号を送出するための接栓４９が実
装されている。

上述した電子回路は、上記リニアイメージセンサ４６の
種類によって異なる。即ち、リニアイメージセンサには
、その製造法によってＣｄＳ系やａ−３ｉ等の薄膜タイ
プのものと、ＣＯＤやバイポーラ等のＩＣ型センサを複
数チップ直線状に並べて長尺化したマルチチップタイプ
のものとがある。第７図は後者の例としてＣＣＤセンサ
を４チツプ使用した従来の画像読取装置の一例を示した
図であり、コントロール回路５１、ＣＣＤドライバ回路
５２、ＣＣＤセンサ５３、バッファアンプ５４、アナロ
グルチプレクサ５５と５６、サンプルホールド回路５７
と５８、差動増幅器５９がら構成されている。コントロ
ール回路５１は、ＣＣＤ駆動用信号１００、マルチプレ
クサ制御信号２００およびサンプルホールド制御信号３
００等を装置からの入力信号によって発生し、回路全体
をコントロールしている。ＣＣＤドライバ回路５２はＣ
ＣＤ駆動用信号１００に基づいてＣＣＤセンサ５３を駆
動する。これによって、ＣＣＤセンサ５３は黒基準信号
と、原稿の濃淡情報を光電変換して得られた画像信号を
バッファアンプ５４に出力する。ここで、黒基準信号と
はＣＣＤセンサの有効画素列の前に位置し、感光体を金
属薄膜で覆って光入力を完全に遮断した約１０ビツトの
無効画素（以下、黒基準画素という。第２図参照）から
出力される信号のことであって、暗時出力電圧に相当す
る。この信号と実際の原稿を読み取って得られる有効画
素信号の差動増幅を行えば、完全黒を基準とし且つ暗時
出力が補償された画像信号を得ることができる。即ち、
ＣＣＤセンサ５３の出力はバッファアンプ５４を通った
後、前記黒基準信号と画像信号とで別々のアナログマル
チプレクサ５５及び５６によってシリアルな信号に変換
される。二つのサンプルホールド回路５７及び５８はシ
リアル化された黒基準信号４００と画像信号５００をサ
ンプルホールドした後、ホールドした各信号を差動増幅
器５９に出力する。差動増幅器５９は画像信号と黒基準
信号の差をとり、暗時出力が補償されたアナログ画像信
号６００を出力する。

以上に説明した従来のマルチチップタイプの一例である
ＣＣＤ密着形イメージセンサを用いた従来の画像読取装
置では、第８図に示す如くセンサの各チップ４３−１〜
４３−４とも黒基準画素イが感光画素列の前部に位置す
るので、一つのセンサチップの走査が完了するまでは次
のチップの走査を開始することができない。従って画像
信号はチップ毎には連続しているが、チップ相互間では
時間的に間隔の開いたものとなり、イメージセンサの信
号出力としては不連続で取扱い上不便がある。又、有効
画像信号の補償を行うための黒基準信号は、前述したよ
うに感光画素列の前部に位置する黒基準画素の出力をサ
ンプルホールドすることによって得ており、一つのセン
サチップの走査期間の全体に互ってその電位を保持する
必要がある。しかし、サンプルホールド回路５７の構成
によってはコンデンサのリーク等により、常に一定電圧
を保持できない場合があり、暗時出力が十分に補償され
た画像信号が常に得られるとは言い難いことがある。

又、上記従来のセンサの各チップ４３−１〜４３−４の
黒基準画素（複数個配列されている）イによって得られ
た黒基準信号は全てが使われるわけではなく、黒基準画
素イから最後に出力された黒基準信号がマルチプレクサ
５５及び５６によってシリアル化されてサンプルホール
ド回路５７にサンプルホールドされる。ところが、黒基
準画素の出力は全ての無効画素について必ずしも一定で
はなく、基準とした無効画素（上記の如く通常は最後尾
の１画素）の出力が必ずしも妥当なものであるとは言い
難い場合があり、全ての有効画素に互って完全黒を基準
とした画像信号を常に得られるとは限らないという問題
点がある。

（発明が解決しようとする課題）上記の如くマルチチップタイプＣＣＤ密着形イメージセ
ンサを用いた従来の画像読取装置では、センサの各チッ
プの感光画素列の全部に黒基準画素が位置するので、一
つのセンサチップの走査が完了するまでは、次のチップ
の走査を開始することができず、従って画像信号はチッ
プ毎には連続しているが、チップ間では時間的に間隔の
開いた不連続な信号となり、取扱い上大きな不便があっ
た。このため、システム側で大容量のメモリ等を用いて
連続化するなどの信号を処理する必要があり、装置に負
担がかかっていた。又、各チップの感光画素列の全部に
位置する無効画素を走査して得られる黒基準信号はサン
プルホールドされた後、画像信号を出力する有効画素の
比較的長い走査期間に互ってその電位を保持する必要が
ある。しかし、サンプルホールド回路の構成によっては
コンデンサのリーク等により該電位が変化してしまうた
め、暗時出力が十分補償された画像信号がその走査全体
に互って得られないという不都合があった。更に、黒基
準画素の最後尾の画素から出力される黒基準信号は無画
素のバラツキにより必ずしも平均的なものではないとい
う可能性もあり、黒基準信号として妥当な値を常に得ら
れるとは限らないという問題点があった。更に、前記各
センサから得られた信号をアナログ処理しているため、
外乱に弱＜Ｓ／Ｎを大きくすることができないという問
題点があった。

そこで本発明は上記の欠点を除去するもので、装置に負
担をかけることなく完全に連続した画像信号を得ること
ができ、且つ走査の全体に互って十分に暗時出力が補償
された画像信号を得ることができると共に、外乱ノイズ
等に強（Ｓ／Ｎを向上させることができ且つ原稿濃度に
対応した高品質の画像信号を得ることができる画像読取
装置を提供することを目的としている。

〔発明の構成〕

（課題を解決するための手段）本発明は走査方向同一列に配列された光シールド画素と
有効画素を有する光電変換素子の複数個から成る光電変
換手段を備えた画像読取装置において、前記各光電変換
素子の有効画素から出力される有効画素信号が連続化す
るように前記各光電変換素子の駆動タイミングを制御す
る駆動制御手段と、前記各光電変換手段から得られる光
シールド信号と有効画素信号とが隣接光電変換素子の相
互間で互いに重畳される部分がないように複数のグルー
プに分割して前記光電変換素子の出力信号をシリアル化
する信号選択出力手段と、この信号選択出力手段にてシ
リアル化した各グループの信号をグループ毎にディジタ
ル信号化するアナログディジタル変換手段と、このアナ
ログディジタル変換手段によってディジタル化された光
シールド信号を光電変換素子毎に所定期間ずつ保持する
ラッチ回路を前記グループ毎に設けた保持手段と、この
グループ毎に設けられた各ラッチ回路に保持された光シ
ールド信号を選択して連続化し黒基準信号を生成する黒
基準信号生成手段と、前記アナログディジタル変換手段
から出力される各グループのディジタル化した有効画素
信号を選択して連続化した有効画素信号に生成する有効
画素信号生成選択手段と、この有効画素信号生成選択手
段より出力される有効画素信号から前記黒基準信号生成
選択手段より出力される黒基準信号を減算して画像信号
を算出する画像信号演算手段とを具備した構成を有して
いる。更に、上記構成に付加して、画像信号演算手段は
算出した画像信号をアナログ化して出力するディジタル
アナログ変換手段を具備した構成を有し、更に、上記構
成に付加して、画像信号演算手段に、前記黒基準信号生
成選択手段から出力される黒基準信号のレベルと前記有
効画素信号生成選択手段から出力される有効画素信号の
レベルとの大小を各画素毎に比較する比較手段と、この
比較手段によって有効画素信号よりも黒基準信号が大き
くなったと判定された場合は前記画像信号演算手段によ
り算出された画像信号の値を零に置き換える画像信号補
正手段とを具備した構成を有し、更に、上記構成に付加
して、保持手段に、アナログディジタル変換手段から出
力される１つの光電変換素子に対応する光シールド信号
の平均値を前記光電変換素子毎に算出する平均値算出手
段を設け、前記保持手段はこの平均値算出手段から出力
される平均化された光シールド信号を光電変換素子毎に
所定期間ずつ、グループ毎に設けられたラッチ回路に保
持する構成を有している。

（作用）本発明の画像読取装置において、駆動制御手段は各光電
変換素子の有効画素から出力される有効画素信号が連続
化するように前記各光電変換素子の駆動タイミングを制
御する。信号選択出力手段は前記各光電変換手段から得
られる光シールド信号と有効画素信号とが光電変換素子
間で互いに重畳される部分がないように複数のグループ
に分割して前記光電変換素子の出力信号をシリアル化す
る。アナログディジタル変換手段は前記信号選択手段に
てシリアル化した各グループの信号をグループ毎にディ
ジタル信号化する。保持手段は前記アナログディジタル
変換手段によってディジタル化された光シールド信号を
光電変換素子毎に所定期間ずつ保持するラッチ回路を前
記グループ毎に設けて前記光シールド信号を保持する。

黒基準信号生成手段は前記グループ毎に設けられた各ラ
ッチ回路に保持された光シールド信号を選択して連続化
し黒基準信号を生成する。有効画素信号生成選択手段は
前記アナログディジタル変換手段がら出力される各グル
ープのディジタル有効画素信号を選択して連続化した有
効画素信号を生成する。

画像信号演算手段は前記有効画素信号生成選択手段より
出力される有効画素信号から前記黒基準信号生成選択手
段より出力される黒基準信号を減算して画像信号を算出
する。更に、上記作用に付加して、ディジタルアナログ
変換手段は画像信号演算手段により算出した画像信号を
アナログ化して出力する。更に、上記作用に付加して、
比較手段は前記黒基準信号生成選択手段から出力される
黒基準信号のレベルと前記有効画素信号生成選択手段か
ら出力される有効画素信号のレベルとの大小を各画素毎
に比較する。画像信号補正手段は前記比較手段によって
有効画素信号よりも黒基準信号が太き、くなったと判定
された場合は前記画像信号演算手段により算出された値
を零に置き換える。

更に、上記作用に付加して、平均値算出手段はアナログ
ディジタル変換手段から出力される１つの光電変換素子
に対応する光シールド信号め平均値を前記光電変換素子
毎に算出し、この平均値を前記保持手段に出力する。前
記保持手段はこの平均値算出手段から出力される平均化
された光シールド信号を光電変換素子毎に所定期間ずつ
グループ毎に設けられたラッチ回路に保持する。

（実施例）以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明の画像読取装置の一実施例を示したブロッ
ク図である。１１は装置の各部品及び装置全体の制御を
行うコントロール回路、１２はＣＣＤセンサ１３を駆動
するＣＣＤドライバ回路、１３は光学像を光電変換する
マルチチップタイプのＣＣＤセンサ、１４はＣＣＤセン
サ１３の出力信号をクランプ回路１５に出力するバッフ
ァアンプ、１５はバッファアンプ１４の各出力信号の基
準電位を一定電圧にクランプするクランプ回路、１６ｏ
、１６８はクランプ回路１５の各出力信号を所定の順序
で選択して、シリアル化するマルチプレクサ、１７ｏ、
１７ｏはマルチプレクサ１６ｏ、１６．から出力される
シリアル信号をサンプルホールドするサンプルホールド
回路、１８．１８８はサンプルホールド回路１６゜、Ｏ１６のホールド信号を増幅するアンプ、１９゜、１９　
はアンプ　１８ｏ、１８ｏから出力されるアナログ信号
をディジタル信号化するＡ／Ｄコンバータ、２０ｂ、２
０ｗはＡ／Ｄコンバータからのディジタル出力信号をラ
ッチするラッチ回路、２１ｂ、２１ｗはディジタル信号
を選択して出力するディジタルマルチプレクサ、２２は
画素毎に、有効画素信号から黒基準信号を減算する演算
回路、２３は画素毎に、有効画素信号レベルと黒基準信
号レベルとを比較する比較回路、２４は常にＣＯＤセン
サー３にて読み取った原稿の濃淡に対応した画像信号を
出力する画像信号出力制御回路、２５はインピーダンス
を下げるバッファ回路、２６はディジタル画像信号をア
ナログ化するＤ／Ａコンバータ、　２７はアナログ画像
信号を増幅して出力するアンプ、２８　．２８ｏはＡ／
Ｄコンバ−タ１９ｏ、１９ｏから出力される無効画素毎
の黒基準信号の平均値を算出する平均値演算回路である
。

次に本実施例の動作について説明する。コントロール回
路１１は、画像読取装置を組込んで使用する装置、例え
ばファクシミリやイメージスキャナ装置等からクロック
パルス、スタート信号等の供給を受けて、第１図に示し
た装置の動作のために必要な種々の制御信号１００〜８
００を発生する。ＣＣＤドライバ回路１２は、コントロ
ール回路１１からＣＣＤイメージセンサを駆動するため
のクロック、シフト及びリセットの制御用パルスを受け
てこれを増幅し、ＣＣＤセンサ１３の各チップに供給す
る。これによって、ＣＣＤセンサ１３のチップ＃１、＃
２、＃３、＃４が第２図に示す如く順次駆動されて、原
稿の濃淡情報の光電変換と信号電荷の蓄積及び転送を行
う。この際、ＣＣＤチップ＃１〜＃４の有効画素信号が
第２図に示す如く連続化されるように、ＣＣＤのチップ
＃１〜＃４が駆動される。かくして、ＣＣＤセンサ１３
の各チップからは、第２図に示すようにプラス数■の出
力直流電圧を基準とし、そこから下方に数十ｍＶで約１
０ビツトの光シールド画素信号と、読取原稿の濃淡に応
じて数十ｍＶないし数百ｍＶのパルス的なアナログの有
効画素信号がシリアルに出力される。これら画素信号は
、インピーダンスが高くノイズを拾いやすいので、直ち
にエミッタフォロワ回路等から成るバッファアンプ１４
に入力されて、低インピーダンス化された後、クランプ
回路１５に入力される。クランプ回路１５はＣＣＤの各
チップ＃１〜＃４から出力される前記出力直流電圧を所
定電位にクランプする。

これによって全てのセンサチップ＃１〜＃４からのアナ
ログ画素信号が所定電位を基準とするように統一される
。

ここで、前述のクランプ動作を具体的に説明する。第３
図は任意のセンサチップからの信号系統のバッファアン
プ３１とクランプ回路３２を示す。

クランプ回路は直流電圧遮断のためのコンデンサ３２−
１とアナログスイッチ３２−２から構成されており、こ
のアナログスイッチ３２−２は化センサチップが選択駆
動されていない期間申開じて前記出力直流電圧を所定電
位Ｅ　（ｖ）にクランプすると共に、化センサチップが
選択駆動されている期間には開いて該電位を保持し、ア
ナログ画素信号が常に所定電位を基準とするように機能
する。

尚、所定電位の値は後述のＡ／Ｄコンバータ１９゜、１
９ｏの構成によって異なるが、グランドレベルないし数
■までの直流電圧に設定される。

かくして所定電位を基準としてクランプ回路１５から出
力されるアナログ画素信号は、アナログマルチプレクサ
１６゜と１６８に入力され、ここでＣＣＤセンサ１３の
チップ＃１〜＃４の配列の奇数番目と偶数番目とに分け
て多重化される。即ち、チップ＃１と＃３はアナログマ
ルチプレクサ１６、によって、チップ＃２と＃４はアナ
ログマルチプレクサ１６．によってそれぞれ多重化され
る。この多重化された画素信号は依然として第２図に示
すと同じような、いずれもパルス的なアナログ信号であ
り、このままでは処理しにくい。そこで、マルチプレク
サ１６ｏ、１６ｏの出力はサンプルホールド回路１７゜
、１７８によりＣＣＤチップ配列の奇数番目と偶数番目
とに対応して、サンプリングされてホールドされ、連続
した画素信号となる。この信号は数十ｍＶないし数百ｍ
Ｖとレベルが小さいため、アンプ１８　と１８８によっ
てＡ／Ｄ変換に必要なレベルまでに増幅される。然るの
ちこの信号は、Ａ／Ｄコンバーター９゜と１９ｏに供給
され、前述したと同じようにＣＣＤ１３のチップ＃１〜
＃４の奇数番目と偶数番目とに対応して、それぞれアナ
ログ画素信号のレベルに対応したバイナリなディジタル
信号、例えば８ビツトのディジタル信号に変換される。

尚、前記サンプルホールド回路１７ｏと１７ｅは近年開
発されたフラッシュ形Ａ／ＤコンバーターＣの採用によ
っては不要となることもある。

ここで、前記ディジタル化された画素信号は第２図に示
すように一つのＣＣＤチップのアナログ出力信号に対応
して、無効画素である光シールド画素信号と本来の読取
画像情報を含む有効画素信号とがシリアルな形で出力さ
れる。しかし、このうち光シールド画素信号（黒基準信
号に同じ）はコントロール回路１１の制御の下に、前述
したと同じ＜ＣＣＤチッチップ−＃４の奇数番目と偶数
番目とに対応して、それぞれ平均値演算回路２８ｏ、２
８ｏに出力される。ところで、Ａ／Ｄコンバータ１９ｏ
、１９８から出力されるディジタル化された黒基準信号
は前述の如く複数の無効画素の出力であるため、各平均
値演算回路２８゜、２８、は入力される黒基準信号の平
均値を算出し、この平均化した黒基準信号をラッチ回路
２０゜、２０８に出力する。ラッチ回路２０ｏ、２０ｅ
はそれぞれＣＣＤチッチップ−＃４の奇数番目、偶数番
目の平均化黒基準信号を保持し、その保持期間は各セン
サチップ毎にその走査期間中、即ち有効画素信号の全出
力期間に亙る。このようにしてラッチされた光シールド
画素信号はそれぞれディジタルマルチプレクサ２１ｂに
加えられ、コントロール回路１１の制御の下にＣＣＤセ
ンサ１３の４チツプ＃１〜＃４が連続して一本の走査線
に対応するような黒基準信号となる。この黒基準信号は
画像信号の暗時出力特性を補償するなめに使用される。

一方、Ａ／Ｄコンバータ１９ｏと１９ｅから出力される
ＣＣＤチッチップ−＃４の奇数番目と偶数番目の有効画
素信号はそれぞれディジタルマルチプレクサ２１．に入
力され、ディジタルマルチプレクサ２１ｗはコントロー
ル回路１１の制御の下に４個のチップ＃１〜＃４から出
力される有効画素信号が連続するように各信号を選択し
て出力する。かくして得られた有効画素信号と前述した
黒基準信号は演算回路２２に入力され、ここで画素毎に
有効画素信号から黒基準信号が減算される。又、同時に
前記有効画素信号と黒基準信号は比較回路２３に入力さ
れ、ここで画素毎に有効画素信号と黒基準信号とのレベ
ルの大小が比較される。尚、コントロール回路１１はＣ
ＯＤドライバ回路１２にＣＣＤ＠ＣＤ側御信号１００を
クランプ回路１５にクラ１ンプ制御信号２００を、マル
チプレクサ１６ｏ、１６ｅに選択制御信号３００を、サ
ンプルホールド回路１７ｏ、１７ｅにサンプルホールド
制御信号４００を、Ａ／Ｄコンバータ１９゜、１９ｅに
Ａ／Ｄ変換制御信号５００を、ラッチ回路２０゜、２０
ｅにラッチ制御信号６００を、ディジタルマルチプレク
サ２１ｂ、２１　にマルチプレクサ制御信号７００を供
給して各部の動作タイミングを制御して、上記の各動作
を円滑に遂行させている。

ところで、ＣＣＤセンサ１３によって原稿の黒い部分の
読取りを行った際、多数の感光画素の感度ばらつきが原
因となって有効画素信号のレベルが黒基準信号のそれよ
り小さくなることがあり得る。従って、このような有効
画素信号に関しては、前記演算回路２２による演算結果
の絶対値が大きくなって、あたかも白い原稿の読取りを
行ったような画像信号が得られる。これを回避するため
に、上記比較回路２３の出力は画像信号出力制御回路２
４に加えられる。画像信号出力制御回路２４は前記比較
回路２３の比較結果によって常に原稿の濃淡に対応した
画像信号を出力する。即ち、前記比較回路２３により画
素毎の有効画素信号と黒基準信号とのレベルの大小を比
較した結果、もし有効画素信号のレベルが黒基準信号の
レベルより小さい場合、画像信号出力制御回路２４は前
記演算回路２２による演算結果の如何に拘らずＯを画像
信号として出力し、そうでない場合には前記演算回路２
２による演算結果を出力する。こうして演算回路２２か
ら出力された画像信号は、バッファ回路２５によりイン
ピーダンスを下げて耐ノイズ性を高めた後、ファクシミ
リやイメージスキャナ等（図示せず）の装置に画像情報
として供給される。しかし、装置とのインタフェースの
ためのケーブル数を少なくしたい等の理由から、アナロ
グの出力形態を必要とする場合、第１図における破線内
のＤ／Ａコンバータ２６およびバッファアンプ２７を付
加して、前記ディジタル画像信号を連続したシリアルの
アナログ画像信号に変換して前記ファクシミリ等の装置
に出力する。尚、コントロール回路１１はＤ／Ａコンバ
ータ２６にＤ／Ａ変換制御信号８００を供給してＤ／Ａ
コンバータ２６の制御を行う。

本実施例によれば、マルチチップタイプのＣＣＤセンサ
１３の各チップ＃１〜＃４から出力される画像信号が連
続化するように、コントロール回ＡＩＪＩＩによって、
前記各チップ＃１〜＃４の光電変換駆動タイミングを制
御し、且つ、各チップから出力される光シールド信号及
び有効画素信号が互いに重ならないように、マルチプレ
クサ１６（＞、１６ｏによって前記チップ＃１〜＃４の
奇数番目の出力信号と前記チップ＃１〜＃４の偶数番目
の出力信号グループとに分けて信号処理することにより
、マルチチップタイプのＣＣＤセンサ１３の有効画素信
号を一本の走査線に対応して連続化することができる。

従って、あながも単一のセンサチップを有するイメージ
センサの如く連続する画像信号となり、本イメージセン
サを適用するシステム側で大容量のメモリ等を用いて連
続化する等の信号処理が不要となり、取扱いが極めて容
易になる利点がある。又、本例ではＣＣＤセンサ１３か
ら得られる光シールド信号及び有効画素信号をＡ／Ｄ：
７ンバータ１９゜、１９ｅにてディジタル化した後、平
均値演算回路２８ｏ、２８ｏにて各チップ毎の無効画素
から出力される全光シールド信号を平均化して、この平
均化した光シールド信号を黒基準信号として使用してい
るため、前記無効画素バラツキに拘らず黒基準信号の値
を常に十分妥当な値とすることができ、得られる画像信
号の品質を向上させることができる。更に、ラッチ回路
２０ｏ、２０ｏは上記の如くして得られる平均化された
ディジタル光シールド信号（黒基準信号）を保持するた
め、ＣＣＤセンサ１３による走査期間全体に互って一定
の黒基準信号を保持することができ、前記走査期間に亙
って一定の品質の画像信号を得ることができる。従って
、本装置から出力される画像信号は暗時特性が十分に補
償されており、イメージセンサの使用温度環境が変化し
ても、読取原稿の濃度に対応し、濃度が同じなら常に同
一レベルの画像信号出力を得ることができるので、シス
テム側で極めて高品質の画像処理が可能となる。又、上
記の如く、出力画像信号はディジタル化されているなめ
、システムとのインタフェース性に優れると共に、ＳＮ
比が大きくなって外乱ノイズに対して強く、安定に動作
するという利点がある。更に、前記ディジタル画像信号
を連続したシリアルのアナログ画像信号に変換して出力
できるので、装置とのインタフェースのためのケーブル
数を少なくすることが可能になる利点もある。

第４図は本発明の他の実施例を示したブロック図である
。コントロール回路１１は、密着形イメージセンサを取
付けて使用する装置、例えばファクシミリやイメージス
キャナ装置からタロツクパルス、スタート信号等の供給
を受けて、装置の各部を動作させる各種制御信号を発生
する。ＣＯＤドライバ回路１２は、このコントロール回
路１１からＣＣＤセンサ１３を駆動するためのタロツク
、シフト、リセットの各パルスを受けてこれを増幅し、
ＣＣＤセンサ１３の各チップ＃１〜＃４に供給する。こ
れによって、このＣＣＤセンサ１３はチップ毎に原稿の
濃淡情報の光電変換と電荷蓄積及びシフト動作を行う。

がくして、ＣＣＤセンサ１３の各チップからは第５図に
示すように独立してプラス数Ｖの出力直流電圧に重畳し
たマイナ“ス方向約数百ｍＶのパルス的なアナログ画像
信号が出力される。このアナログ画像信号は、インピー
ダンスが高くノイズを拾いやすいので、直ちにバッファ
アンプ１４によってインピーダンス変換を行った後、ク
ランプ回路１５によって前記出力直流電圧を所定電位に
クランプする。これによって全てのセンサチップ＃１〜
＃４からのアナログ出力画像信号が所定電位を基準とす
るように統一される。所定電位を基準とするアナログ出
力画像信号は、次のアナログマルチプレクサ１６−１と
１６−２によって黒基準信号と有効画素信号が別々に多
重化される。この多重化された黒基準信号と有効画素信
号第５図に示すような、いずれもパルス的なアナログ信
号であり、このままでは処理しにくいところから、それ
ぞれに次のサンプルホールド回路１７−１と１７−２に
よってこのアナログ信号をホールドして連続した画像信
号を得る。

これは、Ａ／Ｄコンバータ１９−１と１９−２に供給さ
れ、このアナログ画像信号のレベルに対応したバイナリ
な数ビット、例えば６ビツトのディジタル信号に変換さ
れる。尚、前記サンプルホールド回路は近年のフラッシ
ュ形Ａ／Ｄコンバータの採用によって不要となることも
ある。ここで、このディジタル化された黒基準信号は前
述したように複数の無効画素の出力であるので、次の演
算図！！ｔ２Ｂによって全ての黒基準信号の平均値を求
め、その出力をラッチ回路２０−１に蓄積する。

ラッチ期間は各センサチップ毎にその走査期間中、即ち
有効画素信号の全出力期間に亙る。一方、ディジタル化
された有効画素信号はラッチ回路２０−２に一時的に蓄
積されるが、これはなくてもよい。このようにして得ら
れラッチされた黒基準信号と有効画素信号は次の演算回
路２２によって、有効画素信号の各々から前記平均化さ
れた黒基準信号を減するように演算する。かくして得ら
れたディジタル画像信号は、通常はこのままで前記した
ファクシミリやイメージスキャナ等の装置にバッファ回
路２５を介して供給される。しかし、装置とのインタフ
ェースのためのケーブル数を少なくしたい等の理由から
、アナログの出力形態を必要とする場合は、Ｄ／Ａコン
バータを付加して、このディジタル画像信号をこのＤ／
Ａコンバータによってアナログ信号化して出力させるこ
ともできる。

本実施例によれば、ＣＣＤセンサ１３から得られる光シ
ールド信号及び有効画素信号をＡ／Ｄコンバータ１９−
１．１９−２にてディジタル化した後、平均値演算回路
２８にて各チップ毎の無効画素から出力される全光シー
ルド信号を平均化して、この平均化した光シールド信号
を黒基準信号として使用しているため、前記無効画素バ
ラツキに拘らず黒基準信号の値を常に十分妥当な値とす
ることができ、得られる画像信号の品質を向上させるこ
とができる。更に、ラッチ回路２０−１．２０−２は上
記の如くして得られる平均化されたディジタル光シール
ド信号（黒基準信号）を保持するため、前記走査期間に
互って一定の品質の画像信号を得ることができる。又、
上記の如く、光シールド及び有効画素信号ともどもディ
ジタル化されているため、システムとのインタフェース
性に優れると共に、ＳＮ比が大きくなって外乱ノイズに
対して強く、安定に動作するという利点がある。更に、
前記ディジタル画像信号を連続したシリアルのアナログ
画像信号に変換して出力できるので、装置とのインタフ
ェースのためのケーブル数を少なくすることが可能にな
る利点もある。

〔発明の効果〕

以上記述したごとく本発明の画像読取装置によれば、装
置に負担をかけることなく完全に連続した画像信号を得
ることがでる。また走査の全体に互って十分に暗時出力
が補償された画像信号を得ることができる。さらに、外
乱ノイズ等に強くＳ／Ｎを向上させることができ、原稿
濃度に対応した高品質の画像信号を得ることができる。

【図面の簡単な説明】

第１図は本発明の画像読取装置の一実施例を示したブロ
ック図、第２図は第１図に示したＣＣＤセンサの動作を
示すタイムチャート、第３図は第１図に示したバッファ
アンプとクランプ回路の詳細例を示した回路図、第４図
は本発明の他の実施例を示したブロック図、第５図は第
４図に示したＣＣＤセンサの動作を示すタイムチャート
、第６図は従来のイメージセンサ部の構成例を示した断
面図、第７図は従来の画像読取装置の一例を示したブロ
ック図、第８図はマルチチップタイプのＣＣＤセンサの
構成例を示した図である。１１・・・コントロール回路１２・・・ＣＣＤドライバ回路１３・・・ＣＣＤセンサ１６ｏ、１６８・・・マルチプレクサ１９．１９ｏ・・・Ａ／Ｄコンバータ２１ｂ、２１．・・・ディジタルマルチプレクサ２２・
・・演算回路２３・・・比較回路２４・・・画像信号出力制御回路２６６・・・Ｄ／Ａコンバータ２８゜、２８ｏ・・・平均値演算回路代理人　弁理士　本　１）　　崇

Claims

【特許請求の範囲】

（１）走査方向同一列に配列された光シールド画素と有
効画素を有する光電変換素子が複数個から成る光電変換
手段を備えた面像読取装置において、前記各光電変換素
子の有効画素から出力される有効画素信号が連続化する
ように前記各光電変換素子の駆動タイミングを制御する
駆動制御手段と、前記各光電変換手段から得られる光シ
ールド信号と有効画素信号とが隣接する光電変換素子相
互間で重畳される部分がないように複数のグループに分
割して前記光電変換素子の出力信号をシリアル化する信
号選択出力手段と、この信号選択出力手段にてシリアル
化した各グループの信号をグループ毎にディジタル信号
化するアナログディジタル変換手段と、このアナログデ
ィジタル変換手段によってディジタル化された光シール
ド信号を光電変換素子毎に所定期間ずつ保持するラッチ
回路を前記グループ毎に設けた保持手段と、このグルー
プ毎に設けられた各ラッチ回路に保持された光シールド
信号を選択して連続化し黒基準信号を生成する黒基準信
号生成手段と、前記アナログディジタル変換手段から出
力される各グループのディジタル化した有効画素信号を
選択して連続化した有効画素信号に生成する有効画素信
号生成選択手段と、この有効画素信号生成選択手段より
出力される有効画素信号から前記黒基準信号生成選択手
段より出力される黒基準信号を減算して画像信号を算出
する画像信号演算手段とを具備したことを特徴とする画
像読取装置。
（２）画像信号演算手段は算出した画像信号をアナログ
化して出力するディジタルアナログ変換手段を具備した
ことを特徴とする請求項（１）記載の画像読取装置。
（３）画像信号演算手段に、前記黒基準信号生成選択手
段から出力される黒基準信号のレベルと前記有効画素信
号生成選択手段から出力される有効画素信号のレベルと
の大小を各画素毎に比較する比較手段と、この比較手段
によって有効画素信号よりも黒基準信号が大きくなった
と判定された場合は前記画像信号演算手段により算出さ
れた画像信号の値を零に置き換える画像信号補正手段と
を具備したことを特徴とする請求項（１）又は請求項（
２）記載の画像読取装置。
（４）保持手段に、アナログディジタル変換手段から出
力される１つの光電変換素子に対応する複数の光シール
ド信号の２つ以上の平均値を前記光電変換素子毎に算出
する平均値算出手段を設け、前記保持手段はこの平均値
算出手段から出力される平均化された光シールド信号を
光電変換素子毎に所定期間ずつ、グループ毎に設けられ
たラッチ回路に保持することを特徴とする請求項（１）
乃至請求項、（３）記載の画像読取装置。
（５）走査方向同一列に配列された光シールド画素と有
効画素を有する光電変換素子の複数個から成る光電変換
手段を備えた画像読取装置において、前記各光電変換素
子を順次駆動する駆動手段と、前記各光電変換素子から
得られる光シールド信号と有効画素信号とを分離する信
号選択出力手段と、この信号選択出力手段によって分離
された光シールド信号と有効画素信号とを別々にディジ
タル化するアナログディジタル変換手段と、このアナロ
グディジタル変換手段から出力される１つの光電変換素
子に対応する複数の光シールド信号の平均値を前記光電
変換素子毎に算出する平均値算出手段と、前記アナログ
ディジタル変換手段より出力される有効画素信号から前
記平均値算出手段より算出される平均化された光シール
ド信号を減算して画像信号を算出する画像信号演算手段
とを具備したことを特徴とする画像読取装置。
（６）画像信号演算手段は算出した画像信号をアナログ
化して出力するディジタルアナログ変換手段を具備した
ことを特徴とする請求項（５）記載の画像読取装置。
（７）画像信号演算手段に、平均値算出手段から算出さ
れる平均化された光シールド信号のレベルとアナログデ
ィジタル変換手段から出力される有効画素信号のレベル
との大小を各画素毎に比較する比較手段と、この比較手
段によって有効画素信号よりも黒基準信号が大きくなっ
たと判定された場合は画像信号演算手段により算出され
た画像信号の値を零に置き換える画像信号補正手段とを
設けたことを特徴とする請求項（５）又は請求項（６）
記載の画像読取装置。