JPH04256279A - イメージセンサチップ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】情報処理機器の進展に伴って、そ
の入力装置としてイメージセンサのニーズが高まってい
る。本発明は原稿情報を高忠実、高速で読み取ると同時
に周辺回路の簡略化を可能にしたイメージセンサチップ
に関するものである。

【０００２】

【従来の技術】原稿の読み取り方式には、ａ）レンズで
イメージセンサ上に縮小結像して読み取る縮小方式、ｂ
）ロッドレンズなどでイメージセンサ上に等倍結像して
読み取る密着方式の２方式がある。縮小方式では、原稿
とレンズの距離などの光学系のサイズが大きくなり、ま
たイメージセンサ自体に高い解像度が必要とされるため
に、画素面積が小さくなり光信号感度が低下する。しか
しながら、イメージセンサは基本的には１チップですみ
、周辺回路も簡単になる。密着方式では、ロッドレンズ
などの等倍結像であるために光路長が短く光学系がコン
パクトであり、また、画素面積が大きくできるために光
信号感度も大である。しかしながら、等倍結像であるた
めに必要なセンサ長が長くなる。Ｓｉチップで長尺セン
サを構成するには複数個のイメージセンサチップを基板
上に配列する必要があり、この種のセンサをマルチチッ
プ型センサと呼ばれる。チップコスト、実装コストの点
で単一チップで構成した縮小型センサに比べて不利であ
ると同時に周辺回路も複雑になる。

【０００３】イメージセンサチップはＳｉ結晶上に形成
させた光電変換素子のアレイと走査回路からなり、空間
的な光量の分布を時系列の電気信号に変換するデバイス
であり、ＣＣＤイメージセンサが最も広く開発、実用化
されている。縮小型イメージセンサチップは光検知用画
素としてのフォトダイオードアレイ、転送ゲート、シフ
ト用ＣＣＤレジスタ、出力アンプ等からなり、フォトダ
イオードで蓄積された光信号電荷が転送ゲートによって
シフト用ＣＣＤレジスタへ移した後、クロックパルスに
よって出力アンプに転送され、出力アンプによって信号
電荷を電圧に変換、増幅することによって画像信号を出
力する。

【０００４】密着型イメージセンサまたはマルチチップ
型イメージセンサに使用されているＣＣＤイメージセン
サチップは画素サイズを除いて縮小型イメージセンサチ
ップとほぼ同一の構成である。複数個のイメージセンサ
チップで密着型イメージセンサを構成する場合、最も容
易に考えられる方式は各チップを同時に動作させて画像
信号を各チップの出力端子から並列に出力させ、各出力
端子毎に外部アンプを付ける方式である。この方式では
読み取り速度は大きいが、チップの数だけの外部アンプ
が必要になること、および出力データの並び替えが必要
になること等が難点となる。外部アンプを１個にするた
めに、チップ間で直列の画像信号を出力する方式が考え
られている。通常のＣＣＤイメージセンサに更に蓄積用
ＣＣＤレジスタを備え、フォトダイオード上の蓄積光電
荷を蓄積用ＣＣＤレジスタに移した後、順次転送して各
チップの出力端子からそれぞれの画像信号を得るもので
ある。この場合、各チップを順次動作させるためのタイ
ミング信号を外部回路から各チップに入力する必要があ
り、更にチップ間で一連の画像信号を得るにはタイミン
グ信号に従って合成する必要があり、外部回路が複雑に
なる。

【０００５】

【発明が解決しようとする課題】密着型イメージセンサ
を複数個のセンサチップで構成し、チップ間で直列信号
を得る場合、各チップのＣＣＤレジスタのシフト開始お
よび画像信号出力端子切り替えのタイミング信号を各チ
ップに順次印加する方式がある。この場合、タイミング
信号を外部回路で作る必要があり周辺回路がチップ数の
増大と共に複雑になる。また、全チップにシフトクロッ
クを印加しているためにシフトクロックラインの容量が
チップ数の増大と共に大きくなる。従って、駆動能力の
大きなクロックドライバーが必要になる。

【０００６】

【課題を解決するための手段】イメージセンサチップは
少なくともフォトダイオードアレイ、蓄積用ＣＣＤレジ
スタ、転送ゲート、画像信号を転送する第１のシフト用
ＣＣＤレジスタ、画像信号出力アンプ、画像信号出力ス
イッチ、電荷注入手段を備えた第２のＣＣＤレジスタ、
タイミング信号検出用アンプ、シフトクロック用スイッ
チで構成する。電荷注入手段は注入用ゲートを開くこと
によって第２のシフト用ＣＣＤレジスタの初段のポテン
シャル井戸に電荷を供給するものである。イメージセン
サチップの有効信号出力時間のパルス幅の起動信号をチ
ップの注入用ゲート電極、シフトクロック用ドライバー
および画像信号出力スイッチの制御端子に印加すること
によって動作を開始する。複数個のセンサチップを基板
上に配列してなるマルチチップ型イメージセンサは順次
、前段チップのタイミング信号検出アンプの出力端子を
後段チップのシフトクロック用ドライバーの制御端子、
画像信号出力スイッチの制御端子および注入用ゲート電
極に接続する。

【０００７】

【作用】本発明によるイメージセンサチップは画像信号
転送用のＣＣＤレジスタおよびタイミング信号発生用の
ＣＣＤレジスタを備えている。そのために、有効信号出
力時間のパルス幅（クロック周期ｘ１チップ内の画素数
）の起動信号をチップの注入用ゲート電極に印加すると
、読み取り終了のタイミングおよび有効信号出力期間を
示すパルスがタイミング信号出力端子から出力される。 その結果、マルチチップ構成によりイメージセンサを構
成した場合、チップ間で直列の画像信号が極めて簡単な
駆動回路で得られる。つまり、本発明のセンサチップに
よればマルチチップの駆動が単一チップとほぼ同一の駆
動回路で実現できる。また、タイミング信号出力端子か
らの信号により、シフトクロック用ドライバーが信号読
み出し時間のみクロック信号を発生し、それ以外では保
持状態になる。そのため、シフトクロックラインの負荷
容量が小さくなり、外部クロックドライバーが簡略化で
きる。更に、画像信号出力スイッチもチップ毎に画像信
号出力中のみ導通させられ、信号読みだし状態にないチ
ップの出力スイッチは非導通にさせられるため、ノイズ
が削減されてＳ／Ｎが増大し読み取り品質が向上する。

【０００８】

【実施例】本発明によるイメージセンサチップの一実施
例を図１に示す。イメージセンサチップは少なくとも、
フォトダイオードアレイ１、蓄積用ＣＣＤレジスタ２、
転送ゲート３、画像信号を転送する第１のシフト用ＣＣ
Ｄレジスタ４、画像信号出力アンプ５、画像信号出力ス
イッチ６、電荷注入手段７を備えた第２のシフト用ＣＣ
Ｄレジスタ８、タイミング信号検出用アンプ９およびシ
フトクロック用ドライバー１０から構成されている。な
お、画像信号出力スイッチ６はＭＯＳトランジスタで構
成できる。シフトクロック用ドライバー１０は機能的に
は図２に示す回路で構成できる。制御端子Ｃにハイレベ
ル信号が印加されると、入力シフトクロック信号がその
まま出力され、制御端子Ｃにロウレベル信号が印加され
るとＣＫ１がハイレベル、ＣＫ２がロウレベルに保持さ
れるように動作する。電荷注入手段７は注入用ダイオー
ド１１とＭＯＳゲート１２で構成できる。これらのデバ
イスは集積回路技術によりＳｉチップ上に形成すること
ができる。１３はタイミング信号の波形整形回路であり
、例えば図３の回路によって構成される。なお、１４お
よび１５はそれぞれ蓄積用ＣＣＤレジスタ２および転送
ゲート３の制御信号の入力端子である。タイミング信号
を転送する第２のシフト用ＣＣＤレジスタ８は画素ピッ
チに対応させる必要がないので小面積に縮小することが
可能でありシフトクロック電極の容量は削減できる。 １６（１６ａ、１６ｂ）はシフトクロック信号の入力端
子である。１７は起動信号の入力端子であり、チップ内
で注入用ゲート１２の電極、シフトクロック用ドライバ
ー１０の制御電極および画像信号出力スイッチ６の制御
電極に結線している。１８はチップ間走査用のタイミン
グ信号出力端子、１９はリセット信号入力端子であり、
２０は画像信号出力端子である。

【０００９】次に、本実施例の動作を図１および図４に
示すタイミングチャートを参照しながら説明する。端子
１３に蓄積パルス（Φｓ）を印加することによって、蓄
積時間中に発生した蓄積電荷を一斉に一旦蓄積用レジス
タ２に移して保持する。この保持信号電荷を端子１４に
転送パルス（Φｔ）を印加することによって、シフト用
ＣＣＤレジスタ４に移す。有効信号出力時間（クロック
周期ｘ１チップ内の画素数）のパルス幅を持つ起動信号
（ＳＴ）を起動信号入力端子１７に印加することによっ
て、ＭＯＳゲート１２、画像信号出力スイッチ６、シフ
トクロック用ドライバー１０が動作し、第２のシフト用
ＣＣＤレジスタ８に電荷が注入されると同時にシフトク
ロックが第１のシフト用ＣＣＤレジスタ４に加わり、更
に画像信号出力スイッチ６が導通し、イメージセンサチ
ップが有効信号出力時間だけ動作して画像信号を画像信
号出力端子２０から出力される。タイミング信号検出ア
ンプ９の出力信号は波形整形回路のラッチ機能によりチ
ップ間の走査用タイミング信号（ＴＳ）として出力端子
１８に導かれる。タイミング信号（ＴＳ）はチップの読
み取り終了時にアクティブになり、その後、単一チップ
の有効信号出力時間だけ保持される。このタイミング信
号は複数個のチップで直列読みだしする場合、そのまま
で後段チップの起動信号として使える。

【００１０】本発明による複数個のイメージセンサチッ
プを用いたマルチチップ型イメージセンサの実施例を図
５に示す。回路基板上に４個のイメージセンサチップ２
１（２１ａ、２１ｂ、〜２１ｄ）が直線状に配列されて
いる。本実施例ではチップ数は４個であるが必要チップ
数は読み取り原稿の幅とチップ長から決まる値に設定で
きる。各チップの画像信号出力端子２０は共通の出力ラ
イン２２に接続されている。なお、２３は共通のリセッ
ト信号入力端子、２４は共通の蓄積用ＣＣＤレジスタの
制御端子、２５は共通の転送ゲート制御端子、２６は共
通のクロック信号入力端子である。先頭チップの起動信
号入力端子１７には単一チップの有効信号出力時間のパ
ルス幅の起動信号が印加される。順次、前段チップのタ
イミング信号出力端子１８は後段チップの起動信号入力
端子１７に順次、接続している。第２のシフト用ＣＣＤ
レジスタ８のシフトクロックは外部のドライバーから常
時駆動されているが、第１のシフト用ＣＣＤ４にはシフ
トクロック用のドライバーを設けている。このドライバ
ーはそのチップの読み取り中のみシフトクロックを発生
し、それ以外では保持状態になる。そのため、シフト用
クロックラインの負荷が小さくなり外部のクロックドラ
イバーを簡略化できる。更に、画像信号出力スイッチ６
も読み出し時間のみ導通するために、読みだし状態にな
いチップからのノイズが出力ラインに乗らないためＳ／
Ｎが増大して読み取り品質が向上する。図５ではチップ
を間隔を置いて配列しているが、これは図面を分かり易
くするためであって、実際の密着型イメージセンサでは
チップ間でも画素ピッチをチップ内の画素ピッチの倍以
内に抑えている。これによって、チップ間での読み取り
品質に低下を防いでいる。

【００１１】

【発明の効果】本発明は特に、マルチチップ型イメージ
センサにおいて、チップ間で直列の画像信号を出力させ
るために必要な信号発生器をチップに内蔵しているため
に周辺回路を大幅に簡略化できる同時に、シフトクロッ
クは読みだし状態でのみ入力され、共通の出力ラインに
は読みだし中のチップの出力端子のみ接続されるため、
クロックラインの負荷容量が低減されると同時にＳ／Ｎ
も増大する。

【図面の簡単な説明】

【図１】本発明によるイメージセンサチップのブロック
図

【図２】シフトクロック用スイッチのブロック図

【図３
】チップ間のタイミング信号の波形整形回路

【図４】動
作タイミングチャート

【図５】マルチチップ型センサのブロック図

【符号の説明】

１　　　　フォトダイオード ２　　　　蓄積用ＣＣＤレジスタ ３　　　　転送ゲート ４　　　　第１のシフト用ＣＣＤレジスタ５　　　　画
像信号出力アンプ ６　　　　画像信号出力スイッチ ７　　　　電荷入力手段 ８　　　　第２のシフト用ＣＣＤレジスタ９　　　　タ
イミング信号検出アンプ １０　　　　シフトクロック用スイッチ１１　　　　注
入用スイッチ １２　　　　ＭＯＳゲート １３　　　　タイミング信号の波形整形回路１４　　　
　蓄積用ＣＣＤレジスタの制御端子１５　　　　転送ゲ
ート制御端子 １６（１６ａ、１６ｂ）　　　　シフトクロック信号の
入力端子 １７　　　　起動信号入力端子 １８　　　　タイミング信号出力端子 １９　　　　リセット信号入力端子 ２０　　　　画像信号出力端子 ２１（２１ａ、２１ｂ、２１ｃ、２１ｄ）　　　　イメ
ージセンサチップ ２２　　　　共通の画像出力端子 ２３　　　　共通のリセット信号入力端子２４　　　　
共通の蓄積用ＣＣＤレジスタの制御端子２５　　　　共
通の転送ゲート制御端子２６（２６ａ、２６ｂ）　　　
　共通のクロック信号入力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】フォトダイオードアレイ、蓄積用ＣＣＤレ
   ジスタ、転送ゲート、画像信号を転送する第１のシフト
   用ＣＣＤレジスタ、画像信号出力アンプ、画像信号出力
   スイッチ、シフトクロック用ドライバー、電荷注入手段
   を備えた第２のシフト用ＣＣＤレジスタ、タイミング信
   号検出アンプを具備し、マルチチップ構成において前段
   チップの出力するタイミング信号を後段チップの電荷注
   入手段の制御端子に接続することによりチップ間で直列
   の画像信号を得ることを特徴とするイメージセンサチッ
   プ。
2. 【請求項２】電荷注入手段を注入用ダイオードとＭＯＳ
   ゲートで構成し、ＭＯＳゲートの制御端子にチップの有
   効信号出力時間のパルス幅を持つ起動信号を印加するこ
   とにより、タイミング信号出力端子から読み取り終了タ
   イミングでアクティブになり、チップ有効信号出力時間
   だけ保持するパルスを出力することを特徴とする請求項
   １記載のイメージセンサチップ。
3. 【請求項３】請求項１のイメージセンサチップを複数個
   、基板上に直線状に配列して前段チップのタイミング信
   号出力端子を後段チップの電荷注入用ゲートの制御端子
   、シフトクロック用ドライバーの制御端子および画像信
   号出力スイッチの制御端子に接続することを特徴とする
   マルチチップ型イメージセンサ。
4. 【請求項４】全チップの転送用ゲートを開くことにより
   蓄積用ＣＣＤに蓄えられた画像信号電荷を第１のＣＣＤ
   のポテンシャル井戸に移した後、単一チップの有効信号
   出力時間のパルス幅の起動信号を初段チップの起動信号
   入力端子に入力し、全チップのクロック信号およびリセ
   ット信号の入力端子にそれぞれの信号を入力し、全チッ
   プの画像信号出力端子を共通に接続してなる画像信号出
   力ラインから全チップ間で直列の画像信号を得ることを
   特徴とする請求項３記載のマルチチップ型イメージセン
   サの駆動方法。