JP2705158B2 - イメージセンサ装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はカメラ、ビデオ等の焦点検出用装置として使
用されるイメージセンサ装置に関する。特に、瞳分割式
TTL焦点検出装置等において使用され、多様な配列構造
を有す感光画素列からの信号電荷を時系列的信号出力に
変換し転送するためのイメージセンサ装置に関する。

［従来の技術］ カメラ等の焦点検出装置としては、複数の感光画素子
から成る感光画素列を複数方向に配列して構成したイメ
ージセンサ装置を用い、各感光画素列の各々に被写体像
に対応する光像を結像させ、撮影レンズの光軸に沿った
移動にともなう上記各感光画素列上の各被写体像の相対
的移動をこのイメージセンサ装置の出力より判断し、撮
影レンズの合焦位置を検出する焦点検出装置が知られて
いる。このような装置では、上記のように感光画素列を
複数方向に配置したことにより、被写体のコントラスト
が一定方向しか変化しない場合にもこの方向に関係なく
撮影レンズの合焦位置を検出することができた。かかる
イメージセンサは特開昭59−60303で開示されたもので
あり、その構成を第４図に示す。

この従来例は半導体基板上に一体形成された集積回路
であり、４個の単位感光画素列14〜17を用い、フォトダ
イオード等の感光画素子からなる感光画素列対14,15お
よび感光画素列対16,17をそれぞれ直交するように配列
し、各感光画素列14〜17に対応して設けられたシフトレ
ジスタ等の電荷転送手段18〜21、をそれぞれ図示するよ
うにシフトレジスタ等の遅延線22,23を介して直列に接
続したものである。出力回路24は電荷転送手段18の出力
部に１つだけ設けられている。各感光画素列14〜17で発
生した信号電荷群Ａ〜Ｄは、第４図（ｂ）に示すよう
に、各単位感光画素列ごとに必要な遅延が行われ、同一
出力回路24から直列の時系列信号として順次出力され
る。

この時系列信号はカメラに内蔵されたマイクロプロセ
ッサ等により処理され、撮影レンズの合焦位置を検出す
るために使用される。

［発明が解決しようとする問題点］ しかしながら上記の技術では次のような問題点があっ
た。感光画素列の配置や大きさはこれらの上に光像を導
く光学系の設計使仕様に従って制限を受けることが多
く、この場合第４図と同様に遅延線を介して感光画素列
を配置し、これらの画素からの信号出力を時系列的に一
列に並べるように継ぎ合わせる事は容易でない。

例えば、第４図の感光画素列14,15,16,17を光学系の
設計上さらに近接させるか又は離間して半導体基板上に
配置した場合には、シフトレジスタ等から成る遅延部2
2,23を形成するための十分なスペースが存在するとは限
らず、無理に必要な遅延量を確保しようとすれば、シフ
トレジスタ等で構成された遅延部を複雑に折り曲げる必
要があり、性能劣化および歩留り低下等の悪影響があ
る。

以上示したように、感光画素列A,B,C,Dの電荷出力を
時間的に重複することなく取り出すためにシフトレジス
タを遅延線として利用する方法は、感光画素列の配置形
態による制約が大きく、特に配列の方向が複数あって、
それらが空間的に分離しているときにはなかなかうまい
継ぎ合わせの解をみつける事ができなかった。又、シフ
トレジスタを遅延線として用いる事により、シフトレジ
スタ部の構造が複雑なため、チップ上でのシフトレジス
タ部の占有面積が増大し、歩留り低下を招くことにな
り、コストが上昇するとか、シフトレジスタの屈曲部が
増して性能が劣化するとか駆動容量が増大して消費電力
が増大する等の不都合が生じていた。

［問題を解決するための手段］ 以上の問題を解決するため、本発明では、同一被写体
からの一対の光像の光強度に応じた信号電荷を発生し、
第１方向に配列された複数の感光画素子からなる感光画
素列を該第１方向に一対配列してなる第１感光画素列
と、上記各感光画素子からの信号電荷を時系列的な群を
なす第１信号出力群として転送する第１順次読出し手段
と、同一被写体からの一対の光像の光強度に応じた信号
を発生し、上記第１方向とは異なる第２方向に配列され
た複数の感光画素子からなる感光画素列を該第２方向に
一対配列してなる第２感光画素列と、上記第２感光画素
列の各感光画素子からの信号電荷を一時保存するメモリ
部と、上記メモリ部に一時保存した信号電荷を時系列的
な群をなす第２信号出力群として転送する第２順次読出
し手段と、上記第１順次読出し手段と上記第２順次読出
し手段に接続された出力部と、上記第１順次読出し手段
に上記第１信号出力群の転送を開始させ、上記第２感光
画素列からの信号電荷をメモリ部に移送させ、第１信号
出力群の転送が終了した後、上記第２順次読出し手段に
上記第２信号出力群の転送を開始させ、上記第１信号出
力群と上記第２信号出力群とをそれぞれ時間的に重複す
ることなく上記出力部から出力させる制御部とからイメ
ージセンサ装置を構成し、該イメージセンサ装置は、第
１信号出力群および第２信号出力群に基づいて、上記同
一被写体に関して複数方向で上記一対の光像の相対的な
ずれ量を検出する。

［作用］ 本発明の構成においては、第２感光画素列と第２順次
読出し手段との間にメモリ手段を設けたため、従来の遅
延線が不要となり、従って遅延線を介して感光画素列を
全体で一列になるよう配置する必要がなくなり、感光画
素列を任意に位置することが可能になった。

しかも、本発明の構成では、各順次読出し手段からの
出力を切換えるための制御部を設けたため、各信号がそ
れぞれ時間的に重複することなく単一の出力部から出力
されることになり、後段の信号処理が非常に容易とな
る。

［実施例］ 第１図は本発明の実施例であって半導体基板上に形成
されたイメージセンサ装置である。撮影レンズを通過し
た被写体の像は、図示なき光学系により一対の光像とし
て第１感光画素列a,bの各々の上に投影され、他方これ
と直交する方向に関しても一対の光像として第２感光画
素列c,dの各々の上に結像される。測距又は焦点位置検
出については、前記a,b列上の一対の光像の相対的変位
の量又はc,d列上の一対の光像の相対的変位の量を検出
する事によりなされるが、この方法は瞳分割式TTL焦点
検出装置として公知のものであり、本発明とは直接の関
係がないため詳細は省略する。

本発明のイメージセンサ装置においては第１図に示し
たように、複数の感光画素子からなる各単位画素列a,b,
c,dに平行して第１順次読出し手段１と、第２順次読出
し手段7,8のシフトレジスタが形成されている。各感光
画素子は投影された光像の光強度に対応した信号電荷を
発生する。

順次読出し手段のシフトレジスタは、各画素子からの
並列の電荷信号を各シフトレジスタ1,7,8ごとに時系列
的信号として各シフトレジスタの一端にある出力端子か
ら順次出力する。各シフトレジスタ1,7,8の出力端子に
は受信バッファ11,12,13が接続され、この受信バッファ
11,12,13はシフトレジスタから出力された時系列的な電
荷信号を時系列的電圧信号に変換される。受信バッファ
11,12,13はゲート群ｅの出力を入力するゲート信号入力
用の端子を有し、ゲート信号出力端子α，β，γからの
“H"又は“L"のデジタル信号に従って選択的に動作され
る。また、各受信バッファ11,12,13の出力端子は互いに
結線され、出力部である単一の信号出力端子OUTを形成
する。

第２感光画素列c,dと第２順次読出し手段の第２シフ
トレジスタ７および第３シフトレジスタ８との間に設け
られたメモリ手段すなわちアナログメモリ部5,6は、各
感光画素列c,dの各画素子からの電荷信号を個々に一時
保存し、所定時間後に次段の第2,第３シフトレジスタに
移送するように設けられたものである。

第１のトランスファゲート2,3,4は感光画素列a,b,c,d
の各画素子に蓄えられた電荷を第１シフトレジスタ１又
はアナログメモリ部5,6に移送させるタイミングを制御
するために設けられたものである。アナログメモリ部5,
6と第2,第３シフトレジスタ7,8の間に設けられた第２の
トランスファゲート9,10は、アナログメモリ部の各メモ
リ素子に蓄えられた電荷を第2,第３シフトレジスタ7,8
に移送を制御する。

制御部の主要部をなすゲート群ｅは図示のようにNOR
およびAND回路から構成された論理回路であり、第１ト
ランスファゲート又は第２トランスファゲートと共に外
部回路に接続され、外部からのトランスファゲートの制
御信号に同期して受信バッファ11,12,13の出力を解除ま
たは禁止する制御信号を発生する。

上記のように構成されたイメージセンサ装置の動作に
ついて以下に説明を行なう。

第２図は上記装置の動作を示すタイミングチャートで
ある。蓄積制御信号に入力端子Intに外部からデジタル
制御信号が入力され、画素列a,b,c,dに印加されると、
画素列a,b,c,dの感光部で発生する電荷を蓄積し始める
（時刻t₁）。この制御信号は、イメージセンサ装置から
の信号出力が適正レベルになる所定時間まで印加され
る。移送パルス入力TG1に第１移送制御パルスが入力さ
れ（時刻t₂）第１トランスファゲート2,3,4に印加され
ると、画素列a,bに蓄積された電荷信号は第１シフトレ
ジスタ１に移送され、画素列c,dに蓄積された電荷信号
はアナログメモリ部5,6に移送される。この時第１移送
パルスはゲート群ｅにも印加され、第１シフトレジスタ
１の受信バッファ11に接続されたゲート信号出力端子α
のみ出力が、“H"となり、他のゲート信号出力端子β，
γの出力は“L"のままである。つまり受信バッファ11,1
2,13のうち１つの受信バッファ11のみが動作可能とな
る。

第１移送制御パルスの入力後、第１シフトレジスタ１
に取り込まれた第１感光画素列a,bの各画素子からの電
荷信号は、クロック端子φＣに入力される転送クロック
信号により順次移送され、受信バッファ11で順次電圧信
号に変換され（第２図の受信バッファ11の出力として示
した。）、出力部の信号出力端子OUTより一群の受光強
度分布に対応した第１信号出力群として時系列的に出力
される。

感光画素列a,bの信号出力の転送が終了すると、第２
移送制御パルスが移送パルス入力TG2に入力され
（t₃）、第２トランスファゲートの一方９に印加される
と、画素列ｃの近傍にあるアナログメモリ部５に一時保
持された信号電荷は第２シフトレジスタ７に移送され
る。この時第２移送パルスはゲート群ｅにも印加され、
第２シフトレジスタ７の受信バッファ12に接続されたゲ
ート信号出力端子βのみ出力が“H"となり、他のゲート
信号出力信号端子のγの出力は“L"となる。つまり受信
バッファ11,12,13のうち１つの受信バッファ12のみが動
作可能となる。

第２移送制御パルスの入力後、第２シフトレジスタに
取り込まれた感光画素列ｃの各画素子からの電荷信号
は、クロック端子φＣに入力される転送クロック信号に
より順次移送され、受信バッファ12で順次電圧信号に変
換され（第２図受信バッファ12の出力として示し
た。）、信号出力端子OUTより感光画素列ｃの受光光強
度分布に対応した第２信号出力群の前半として時系列的
に出力される。

感光画素列ｃの信号出力の転送が終了すると、第３移
送制御パルスが移送パルス入力TG3に入力され（t₄）、
第２トランスファゲートの他方10に印加されると、画素
列ｄの近傍にあるアナログメモリ部８に一時保持された
信号電荷は第３シフトレジスタ８に移送される。この時
第３移送パルスはゲート群ｅにも印加され、第３シフト
レジスタ８の受信バッファ13に接続されたゲート信号出
力端子αのみ出力が“H"となり、他のゲート信号出力信
号端子α，βの出力は“L"となる。つまり受信バッファ
11,12,13のうち１つの受信バッファ13のみが動作可能と
なる。

第３移送制御パルスの入力後、第３シフトレジスタに
取り込まれた感光画素列ｄの各画素子からの電荷信号
は、クロック電子φＣに入力される転送クロック信号に
より順次移送され、受信バッファ13で順次電圧信号に変
換され（第２図受信バッファ13の出力として示し
た。）、信号出力端子OUTより感光画素列ｄの受光光強
度分布に対応した第２信号出力群の後半として時系列的
に出力される。

以上のようにして、第1,第２感光画素列a,b,c,dの各
感光画素に蓄積された信号電荷は、時系列信号として重
複することなく信号出力端子OUTより出力される。（第
２図のOUTの出力参照） 本発明の実施例においては上記のような動作のみなら
ず、次に示すような動作も可能である。この動作を第３
図のタイミングチャートで示した。

本発明の実施例は複数方向の感光画素列a,b,c,dの受
光光強度に対応した信号出力群を時系列的な信号出力と
して単一の出力端子OUTから出力するように構成してい
る。したがって、例えばより高速の処理を必要とする場
合、つまり第２感光画素列c,dからの信号出力のみを処
理して、第１感光画素列a,bからの信号出力の処理を省
略したい場合には、第１感光画素列a,bからの信号出力
を高速で掃き出せばよい。

つまり、第３図に示したように、第１感光画素列a,b
からの信号出力を転送する時だけφＣのように転送クロ
ック信号の周期を短かくし、第１シフトレジスタに移送
された信号電荷を高速で掃き出すようにする。上記第１
感光画素列a,bからの信号出力が高速で掃き出された後
に、再び転送クロック信号の周期をφＣの入力のｇのご
とく長くし、移送制御パルスをTG1の入力、TG2の入力、
TG3の入力のごとく印加し、第２感光画素列c,dからの電
荷信号をOUTの出力に示したごとく出力する。

なお、転送クロック信号ｇの周期は、例えば後段のA/
D変換回路の処理定数に応じた適当な長さに設定する。
また、逆に第１感光画素列a,bからの信号出力のみを処
理して、第２感光画素列c,dからの信号出力を省略した
場合には、第２感光画素列c,dの転送クロック信号ｇの
周期のみを短くすることで第2,第３シフトレジスタに移
送された信号電荷を高速で掃き出すことが可能になる。

本発明の実施例において、感光画素列を２対の直交す
る画素列として示してあるが、その他多くの変形つまり
感光画素列を増やしたり、感光画素列どうしの角度方向
を変えることは本発明の範囲内にある。

［発明の効果］ 以上の様に本発明によれば、複数方向に配列した感光
画素列の一方の出力を順次読み出し終わるまでは、残り
の感光画素列の信号をアナログメモリ部へ保持してお
き、一方の感光画素列信号の出力が完了した後に、残り
の感光画素列の各々の信号を順次読出すようにし、さら
に複数方向に配列された複数感光画素列からの信号を時
系列的信号として単一の出力端子から取り出せるように
してあるため、非常に信号処理が容易になった。

さらに、シフトレジスタ等を遅延線として使用した場
合に比して、シフトレジスタ全長の増大による転送効率
の低下やチップ上の占有面積の増大に伴なう歩留りの低
下がなく、シフトレジスタの屈曲部が多いと生じる性能
の劣化もないため、高性能で低価格なイメージセンサ装
置が得られるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例であるイメージセンサ装置を
示した概略図であり、 第２図は本発明のイメージセンサ装置の動作の一例を示
すためのタイミングチャートであり、 第３図は本発明のイメージセンサ装置の動作の他の例を
示すためのタイミングチャートであり、 第４図（ａ）は、４方向に形成された感光画素列がシフ
トレジスタにより接続された構造となっているイメージ
センサ装置の概略図であり、 第４図（ｂ）は、第４図（ａ）のイメージセンサ装置が
重複のない信号を出力することを示した図である。 〔主要部分の符号の説明〕 a,b……第１感光画素列 c,d……第２感光画素列 ｅ……ゲート群 １……第１シフトレジスタ ７……第２シフトレジスタ ８……第３シフトレジスタ 5,6……アナログメモリ部 2,3,4……第１トランスファゲート 9,10……第２トランスファゲート 11,12,13……受信バッファ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一対の同一光像の光強度に応じた信号電荷
   を発生し、第１方向に配列された複数の感光画素子から
   なる感光画素列を該第１方向に一対配列してなる第１感
   光画素列と、 上記各感光画素子からの信号電荷を時系列的な群をなす
   第１信号出力群として転送する第１順次読出し手段と、 一対の同一光像の光強度に応じた信号を発生し、上記第
   １方向とは異なる第２方向に配列された複数の感光画素
   子からなる感光画素列を該第２方向に一対配列してなる
   第２感光画素列と、 上記第２感光画素列の各感光画素子からの信号電荷を一
   時保存するメモリ部と、 上記メモリ部に一時保存した信号電荷を時系列的な群を
   なす第２信号出力群として転送する第２順次読出し手段
   と、 上記第１順次読出し手段と上記第２順次読出し手段に接
   続された出力部と、 上記第１順次読出し手段に上記第１信号出力群の転送を
   開始させ、上記第２感光画素列からの信号電荷をメモリ
   部に移送させ、第１信号出力群の転送が終了した後、上
   記第２順次読出し手段に上記第２信号出力群の転送を開
   始させ、上記第１信号出力群と上記第２信号出力群とを
   それぞれ時間的に重複することなく上記出力部から出力
   させる制御部とからなり、第１信号出力群および第２信
   号出力群に基づいて上記一対の同一の光像の相対的なず
   れ量を検出するイメージセンサ装置。