JP2001078094A - 画像検出装置及びその製造方法 - Google Patents
画像検出装置及びその製造方法Info
- Publication number
- JP2001078094A JP2001078094A JP2000224756A JP2000224756A JP2001078094A JP 2001078094 A JP2001078094 A JP 2001078094A JP 2000224756 A JP2000224756 A JP 2000224756A JP 2000224756 A JP2000224756 A JP 2000224756A JP 2001078094 A JP2001078094 A JP 2001078094A
- Authority
- JP
- Japan
- Prior art keywords
- array
- shift register
- sub
- pixels
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/41—Extracting pixel data from a plurality of image sensors simultaneously picking up an image, e.g. for increasing the field of view by combining the outputs of a plurality of sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/715—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame interline transfer [FIT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 低価格でかつ高速の画像検出装置を提供す
る。 【解決手段】 蓄積画素アレー１４，１５が上下に配置
された光活性画素アレー１０は、上部画素アレーハーフ
１１と下部画素アレーハーフ１２とに分割されるととも
に四つのゾーンＡ，Ｂ，Ｃ，Ｄに分割され、上部画素ア
レーハーフ１１と下部画素アレーハーフ１２とはそれぞ
れゾーンＡ，Ｂ，Ｃ，Ｄの各々を１／２ずつ含む。各ゾ
ーンの画素は、それぞれ独立したタイミング信号Ｖ１，
Ｖ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２Ｄにより活性化され、蓄
積画素アレー１４，１５に光電子が移送されるので、タ
イミング信号Ｖ１，Ｖ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２Ｄを
制御することで、光活性画素アレー１０内で活性化して
いる列数を減らすことができ、高いフレーム速度を得る
ことができる。
る。 【解決手段】 蓄積画素アレー１４，１５が上下に配置
された光活性画素アレー１０は、上部画素アレーハーフ
１１と下部画素アレーハーフ１２とに分割されるととも
に四つのゾーンＡ，Ｂ，Ｃ，Ｄに分割され、上部画素ア
レーハーフ１１と下部画素アレーハーフ１２とはそれぞ
れゾーンＡ，Ｂ，Ｃ，Ｄの各々を１／２ずつ含む。各ゾ
ーンの画素は、それぞれ独立したタイミング信号Ｖ１，
Ｖ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２Ｄにより活性化され、蓄
積画素アレー１４，１５に光電子が移送されるので、タ
イミング信号Ｖ１，Ｖ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２Ｄを
制御することで、光活性画素アレー１０内で活性化して
いる列数を減らすことができ、高いフレーム速度を得る
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、固体画像センサに
関し、特に高いフレーム速度での読み出しを行うフレー
ムインターライン転送型のセンサに関する。
関し、特に高いフレーム速度での読み出しを行うフレー
ムインターライン転送型のセンサに関する。
【０００２】
【従来の技術】画像検出装置の性能を向上させるため
に、多くの先行技術によって装置および装置の動作方法
が検討されてきた。先行技術における高フレーム速度の
画像センサでは、例えば図１（ａ）および図１（ｂ）に
示した先行技術の高フレーム速度のセンサなどのよう
に、一般に矩形の二次画素アレーに分割された光活性画
素アレーの利用が検討されてきた。図１（ａ）および図
１（ｂ）の各々における各サブアレーからの信号は、何
らかの出力機構を通じてシリアルに読み出される。この
画像センサのフレーム速度は、シリアル出力機構の速度
と二次画素アレーの数との組み合わせで決定される。図
１（ａ）および図１（ｂ）に示した形のセンサ構成の本
質的な欠点は、高フレーム速度を得る上で多数の画素ア
レーの出力部が必要なことである。出力部の数の増加
は、この種の画像センサを用いるカメラ価格の増加を招
く。この種の画像センサの例は、アナグノストポーロス
に発行された米国特許第４，３３０，７９６号およびワ
イルダーに発行された米国特許第５，２６２，８７１号
に示されている。
に、多くの先行技術によって装置および装置の動作方法
が検討されてきた。先行技術における高フレーム速度の
画像センサでは、例えば図１（ａ）および図１（ｂ）に
示した先行技術の高フレーム速度のセンサなどのよう
に、一般に矩形の二次画素アレーに分割された光活性画
素アレーの利用が検討されてきた。図１（ａ）および図
１（ｂ）の各々における各サブアレーからの信号は、何
らかの出力機構を通じてシリアルに読み出される。この
画像センサのフレーム速度は、シリアル出力機構の速度
と二次画素アレーの数との組み合わせで決定される。図
１（ａ）および図１（ｂ）に示した形のセンサ構成の本
質的な欠点は、高フレーム速度を得る上で多数の画素ア
レーの出力部が必要なことである。出力部の数の増加
は、この種の画像センサを用いるカメラ価格の増加を招
く。この種の画像センサの例は、アナグノストポーロス
に発行された米国特許第４，３３０，７９６号およびワ
イルダーに発行された米国特許第５，２６２，８７１号
に示されている。
【０００３】別の方式の高フレーム速度の画像センサで
は、図２に示すフレーム転送方式の画像センサが使用さ
れている。この方式のセンサでは、全ての光活性画素ア
レーがフレーム蓄積アレーに迅速に移送される。二つ以
上の画像を保持するようにフレーム蓄積アレーを製造す
れば、短い画像シーケンスを高フレーム速度で記録する
ことができる。この方式のセンサの欠点は、全ての光活
性画素アレーが蓄積アレーに移送される所要時間によっ
てフレーム速度が制限を受けることである。この方式の
画像センサの例は、カトウ他による第４，６３５，１２
２号およびウエダによる第４，８３７，６３０号の各米
国特許に示されている。
は、図２に示すフレーム転送方式の画像センサが使用さ
れている。この方式のセンサでは、全ての光活性画素ア
レーがフレーム蓄積アレーに迅速に移送される。二つ以
上の画像を保持するようにフレーム蓄積アレーを製造す
れば、短い画像シーケンスを高フレーム速度で記録する
ことができる。この方式のセンサの欠点は、全ての光活
性画素アレーが蓄積アレーに移送される所要時間によっ
てフレーム速度が制限を受けることである。この方式の
画像センサの例は、カトウ他による第４，６３５，１２
２号およびウエダによる第４，８３７，６３０号の各米
国特許に示されている。
【０００４】
【発明が解決しようとする課題】以上の記述から、高速
画像検出装置の分野において、出力部の数を少なくして
カメラの総額を下げつつ高速の装置を提供する必要があ
ることは明らかである。
画像検出装置の分野において、出力部の数を少なくして
カメラの総額を下げつつ高速の装置を提供する必要があ
ることは明らかである。
【０００５】本発明は前述の少なくとも一つの課題を解
決することを目的とする。
決することを目的とする。
【０００６】
【課題を解決するための手段】本発明の画像検出装置
は、高フレーム速度の画像検出装置であって、各々が光
電子を生成することができ、少なくとも二つの等価なサ
ブアレーをなすよう行列配置された複数の画素を有する
アレーと、前記画素の各々が関連づけられるよう前記サ
ブアレー内の各列に割り当てられた多相の垂直シフトレ
ジスタと、光生成した電荷を前記画素から前記垂直シフ
トレジスタに転送する前記垂直シフトレジスタ内の転送
相と、前記サブアレー内で前記転送相へ作用するよう接
続され複数のゾーンを形成する複数の転送相信号と、前
記各々のゾーンについての転送相信号のセットを選択し
て前記サブアレー内に選択された画素のフレームを形成
する手段と、前記垂直シフトレジスタを介して前記サブ
アレーの各々に作用するよう接続され前記フレーム内の
前記画素から光生成した電荷を受け取る蓄積アレーと、
前記蓄積アレーの各々に作用するよう接続された水平シ
フトレジスタと、を備えることを要旨とする。
は、高フレーム速度の画像検出装置であって、各々が光
電子を生成することができ、少なくとも二つの等価なサ
ブアレーをなすよう行列配置された複数の画素を有する
アレーと、前記画素の各々が関連づけられるよう前記サ
ブアレー内の各列に割り当てられた多相の垂直シフトレ
ジスタと、光生成した電荷を前記画素から前記垂直シフ
トレジスタに転送する前記垂直シフトレジスタ内の転送
相と、前記サブアレー内で前記転送相へ作用するよう接
続され複数のゾーンを形成する複数の転送相信号と、前
記各々のゾーンについての転送相信号のセットを選択し
て前記サブアレー内に選択された画素のフレームを形成
する手段と、前記垂直シフトレジスタを介して前記サブ
アレーの各々に作用するよう接続され前記フレーム内の
前記画素から光生成した電荷を受け取る蓄積アレーと、
前記蓄積アレーの各々に作用するよう接続された水平シ
フトレジスタと、を備えることを要旨とする。
【０００７】本発明の画像検出装置の製造方法は、高フ
レーム速度の画像検出装置の製造方法であって、各々が
光電子を生成することができ、少なくとも二つの等価な
サブアレーをなすよう行列配置され複数の画素を有する
アレーであって、前記各々の画素がいずれか一つに関連
づけられ前記サブアレー内の各々の列に対して割り当て
られた多相の垂直シフトレジスタを有するアレーを提供
するステップと、前記垂直シフトレジスタ内に光生成し
た電荷を前記画素から前記垂直シフトレジスタへ転送す
る転送相を形成するステップと、複数のゾーンを生成す
るように前記サブアレー内の前記転送相に作用するよう
結合された複数の転送相信号を接続するステップと、前
記サブアレー内に選択された画素のフレームを形成する
よう前記ゾーンの各々についての転送相信号のセットを
選択するステップと、前記垂直シフトレジスタを介して
前記フレーム内の前記画素から光生成した電荷を受容す
るよう前記サブアレーの各々に蓄積アレーを作用するよ
う接続するステップと、前記蓄積アレーの各々に水平シ
フトレジスタを作用するように接続するステップと、を
備えることを要旨とする。
レーム速度の画像検出装置の製造方法であって、各々が
光電子を生成することができ、少なくとも二つの等価な
サブアレーをなすよう行列配置され複数の画素を有する
アレーであって、前記各々の画素がいずれか一つに関連
づけられ前記サブアレー内の各々の列に対して割り当て
られた多相の垂直シフトレジスタを有するアレーを提供
するステップと、前記垂直シフトレジスタ内に光生成し
た電荷を前記画素から前記垂直シフトレジスタへ転送す
る転送相を形成するステップと、複数のゾーンを生成す
るように前記サブアレー内の前記転送相に作用するよう
結合された複数の転送相信号を接続するステップと、前
記サブアレー内に選択された画素のフレームを形成する
よう前記ゾーンの各々についての転送相信号のセットを
選択するステップと、前記垂直シフトレジスタを介して
前記フレーム内の前記画素から光生成した電荷を受容す
るよう前記サブアレーの各々に蓄積アレーを作用するよ
う接続するステップと、前記蓄積アレーの各々に水平シ
フトレジスタを作用するように接続するステップと、を
備えることを要旨とする。
【０００８】この本発明の画像検出装置の製造方法にお
いて、全ての数より少ない数の前記ゾーンを選択するこ
とにより前記フレーム速度を高めるものとすることもで
きる。
いて、全ての数より少ない数の前記ゾーンを選択するこ
とにより前記フレーム速度を高めるものとすることもで
きる。
【０００９】本発明の高フレーム速度で画像を記録する
画像センサを、フレームインターライン転送型のセンサ
を用いて説明する。光活性画素アレーは二つの区画に分
割される。格納画素アレーが備わり、この格納画素アレ
ーは前記二つの区画の各々における光活性画素アレーか
ら送られる複数の画像を格納する機能をもつ。フレーム
速度は、格納画素アレーへの画像の転送に要する時間に
よって決定される。フレーム速度は、光活性領域をより
小さいセグメントに二次分割することによって高めるこ
とができる。より小さいセグメントの光活性画素アレー
を用いることによって、格納領域への転送時間は減少
し、フレーム速度は高まる。また、格納画素アレーに格
納されるフレーム数も増加する。
画像センサを、フレームインターライン転送型のセンサ
を用いて説明する。光活性画素アレーは二つの区画に分
割される。格納画素アレーが備わり、この格納画素アレ
ーは前記二つの区画の各々における光活性画素アレーか
ら送られる複数の画像を格納する機能をもつ。フレーム
速度は、格納画素アレーへの画像の転送に要する時間に
よって決定される。フレーム速度は、光活性領域をより
小さいセグメントに二次分割することによって高めるこ
とができる。より小さいセグメントの光活性画素アレー
を用いることによって、格納領域への転送時間は減少
し、フレーム速度は高まる。また、格納画素アレーに格
納されるフレーム数も増加する。
【００１０】上記およびその他の本発明の態様、目的、
特徴、および効果は、以下の好適な実施形態についての
詳細な説明と添付した特許請求の範囲および添付図を参
照することによってより明らかにされる。
特徴、および効果は、以下の好適な実施形態についての
詳細な説明と添付した特許請求の範囲および添付図を参
照することによってより明らかにされる。
【００１１】
【発明の実施の形態】図３に示した画像センサは、二つ
の遮光性蓄積画素アレー１４，１５を伴う行列配置した
光活性画素アレー１０からなる。好適な実施形態では、
光活性画素アレー１０は、上部画素アレーハーフ１１と
下部画素アレーハーフ１２とに分割される。さらに、画
素アレー１０は、四つのゾーンＡ，Ｂ，Ｃ，Ｄに分割さ
れ、上部画素アレーハーフ１１と下部画素アレーハーフ
１２とはそれぞれゾーンＡ，Ｂ，Ｃ，Ｄの各々を１／２
ずつ含む。上部画素アレーハーフ１１は上部垂直シフト
レジスタハーフ（ＶＣＣＤｓ２４）を用いて電荷を上部
蓄積画素アレー１４に移送する。同様に、下部画素アレ
ーハーフ１２は下部垂直シフトレジスタハーフ（ＶＣＣ
Ｄｓ２５）を用いて電荷を下部蓄積画素アレー１５に移
送する。二つの水平ＣＣＤｓ３４，３５が設けられ、こ
れらの水平ＣＣＤによって上部および下部の蓄積画素ア
レー１４，１５の各々のＶＣＣＤｓ２４，２５から電荷
が除去される。
の遮光性蓄積画素アレー１４，１５を伴う行列配置した
光活性画素アレー１０からなる。好適な実施形態では、
光活性画素アレー１０は、上部画素アレーハーフ１１と
下部画素アレーハーフ１２とに分割される。さらに、画
素アレー１０は、四つのゾーンＡ，Ｂ，Ｃ，Ｄに分割さ
れ、上部画素アレーハーフ１１と下部画素アレーハーフ
１２とはそれぞれゾーンＡ，Ｂ，Ｃ，Ｄの各々を１／２
ずつ含む。上部画素アレーハーフ１１は上部垂直シフト
レジスタハーフ（ＶＣＣＤｓ２４）を用いて電荷を上部
蓄積画素アレー１４に移送する。同様に、下部画素アレ
ーハーフ１２は下部垂直シフトレジスタハーフ（ＶＣＣ
Ｄｓ２５）を用いて電荷を下部蓄積画素アレー１５に移
送する。二つの水平ＣＣＤｓ３４，３５が設けられ、こ
れらの水平ＣＣＤによって上部および下部の蓄積画素ア
レー１４，１５の各々のＶＣＣＤｓ２４，２５から電荷
が除去される。
【００１２】図４に光活性画素アレー１０内の四つの画
素２０からなるブロックを示す。図４に示した各画素２
０は同一ゾーンにあるものとし、したがって四つの画素
２０の各々の制御信号は同一である。ただし、異なるゾ
ーンＡ，Ｂ，Ｃ，Ｄ内の画素の制御信号（この場合は垂
直シフトレジスタのパルス）は異なることは明らかであ
る。図４の例に戻る。四つの画素２０の各々は、いずれ
か一つの垂直シフトレジスタ（ＶＣＣＤｓ２４，２５）
内のセルに隣接したフォトダイオード２２を含む。垂直
シフトレジスタのセルは二つの相φ１，φ２をもつ。各
フレームの開始時に、フレームの形成に使用されるゾー
ンの垂直ＣＣＤシフトレジスタ（ＶＣＣＤ）のφ２相に
パルスが印加され、それによってフォトダイオード２２
からＶＣＣＤｓ２４，２５に光電子が転送されるように
なっている。このフォトダイオードの読み出しパルスの
印加後、ＶＣＣＤｓ２４，２５は光活性画素アレーの全
ての列から蓄積画素アレー１４，１５に光電子を素早く
移送する。
素２０からなるブロックを示す。図４に示した各画素２
０は同一ゾーンにあるものとし、したがって四つの画素
２０の各々の制御信号は同一である。ただし、異なるゾ
ーンＡ，Ｂ，Ｃ，Ｄ内の画素の制御信号（この場合は垂
直シフトレジスタのパルス）は異なることは明らかであ
る。図４の例に戻る。四つの画素２０の各々は、いずれ
か一つの垂直シフトレジスタ（ＶＣＣＤｓ２４，２５）
内のセルに隣接したフォトダイオード２２を含む。垂直
シフトレジスタのセルは二つの相φ１，φ２をもつ。各
フレームの開始時に、フレームの形成に使用されるゾー
ンの垂直ＣＣＤシフトレジスタ（ＶＣＣＤ）のφ２相に
パルスが印加され、それによってフォトダイオード２２
からＶＣＣＤｓ２４，２５に光電子が転送されるように
なっている。このフォトダイオードの読み出しパルスの
印加後、ＶＣＣＤｓ２４，２５は光活性画素アレーの全
ての列から蓄積画素アレー１４，１５に光電子を素早く
移送する。
【００１３】光活性画素アレー１０が水平方向にｍ個の
画素（行）および垂直方向にｎ個の画素（列）を含むと
すると、上下の画素アレーハーフ内のＶＣＣＤｓ２４，
２５はｎ／２個の画素の長さをもつ。ｎ／２のＶＣＣＤ
のクロックサイクル後、全ての画像フレームは蓄積画素
アレー１４，１５に転送される。好適な実施形態では、
光活性画素アレー１０から蓄積画素アレー１４，１５へ
の画像フレームの転送は、蓄積画素アレー１４，１５が
一杯になるまで繰り返される。蓄積画素アレー１４，１
５の各々がｍ個の行とｋ個の列を含むとすると、蓄積画
素アレー１４，１５の各々の蓄積容量は、
画素（行）および垂直方向にｎ個の画素（列）を含むと
すると、上下の画素アレーハーフ内のＶＣＣＤｓ２４，
２５はｎ／２個の画素の長さをもつ。ｎ／２のＶＣＣＤ
のクロックサイクル後、全ての画像フレームは蓄積画素
アレー１４，１５に転送される。好適な実施形態では、
光活性画素アレー１０から蓄積画素アレー１４，１５へ
の画像フレームの転送は、蓄積画素アレー１４，１５が
一杯になるまで繰り返される。蓄積画素アレー１４，１
５の各々がｍ個の行とｋ個の列を含むとすると、蓄積画
素アレー１４，１５の各々の蓄積容量は、
【数１】蓄積されるフレーム数＝２×ｋ／ｎ で表わされる。
【００１４】式１から明らかなように、蓄積画素アレー
１４，１５は複数のフレームを積することができる。ゾ
ーンＡ，Ｂ，Ｃ，Ｄの組み合わせを選択することによっ
て蓄積画素アレー１４，１５に蓄積される上下の画素ア
レー１１，１２の大きさを個々のシステムや使用目的に
応じて適正化することができる。ｎ／２個の列をもつ上
部画素アレーハーフ１１，下部画素アレーハーフ１２の
各々が全てのゾーンにおいてｎ／２がｋに等しくなるよ
うに選択するとき、蓄積容量は１上部フレームと１下部
フレームとになる。
１４，１５は複数のフレームを積することができる。ゾ
ーンＡ，Ｂ，Ｃ，Ｄの組み合わせを選択することによっ
て蓄積画素アレー１４，１５に蓄積される上下の画素ア
レー１１，１２の大きさを個々のシステムや使用目的に
応じて適正化することができる。ｎ／２個の列をもつ上
部画素アレーハーフ１１，下部画素アレーハーフ１２の
各々が全てのゾーンにおいてｎ／２がｋに等しくなるよ
うに選択するとき、蓄積容量は１上部フレームと１下部
フレームとになる。
【００１５】光電子をフォトダイオードからＶＣＣＤに
転送する時間をＴとし、ＶＣＣＤクロックの周波数をｆ
とした場合の、１秒当たりのフレーム数（ＦＰＳ）で表
されるフレーム速度は、
転送する時間をＴとし、ＶＣＣＤクロックの周波数をｆ
とした場合の、１秒当たりのフレーム数（ＦＰＳ）で表
されるフレーム速度は、
【数２】 １秒当たりのフレーム数＝ｆ／（ｆＴ＋ｎ／２） で表わされる。
【００１６】図５に、図３の例と同様の構成の光活性画
素アレーを示す。上下の光活性画素アレーハーフは四つ
のゾーンに区分される。ゾーンＡはＲａ個の列、ゾーン
ＢはＲｂ個の列、ゾーンＣはＲｃ個の列、およびゾーン
ＤはＲｄ個の列を含み、Ｒａ＋Ｒｂ＋Ｒｃ＋Ｒｄ＝ｎ／
２である。フォトダイオードの読み出しパルスが、フレ
ームの形成に使用されるゾーンの垂直ＣＣＤシフトレジ
スタ（ＶＣＣＤ）のφ２相に選択的に印加され、それに
より光電子がフォトダイオード２２からＶＣＣＤｓ２
４，２５に転送される。したがって、各ゾーンには別々
のφ２クロック（図５にＶ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２
Ｄとして示す）が必要である。図３を参照する。タイミ
ング信号をＶ１，Ｖ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２Ｄ，Ｖ
１Ｓ，Ｖ２Ｓの各入力ラインに加えることにより、ＶＣ
ＣＤｓ２４，２５の各ゾーンを通じて蓄積画素アレー１
４，１５に光電子が移送される。図６と関連させつつ図
３を参照する。Ｖ１ＳとＶ２Ｓは蓄積画素アレー１４，
１５からの画素データを刻時するのに用いられる。した
がって、Ｖ１ＳとＶ２Ｓは、電荷がフォトダイオードか
ら垂直シフトレジスタに転送される間のφ２クロックで
の第三のレベルの刻時の間は能動的でない。これにより
垂直シフトレジスタ内で画素データの途切れ（ギャッ
プ）が生じることが防止される。
素アレーを示す。上下の光活性画素アレーハーフは四つ
のゾーンに区分される。ゾーンＡはＲａ個の列、ゾーン
ＢはＲｂ個の列、ゾーンＣはＲｃ個の列、およびゾーン
ＤはＲｄ個の列を含み、Ｒａ＋Ｒｂ＋Ｒｃ＋Ｒｄ＝ｎ／
２である。フォトダイオードの読み出しパルスが、フレ
ームの形成に使用されるゾーンの垂直ＣＣＤシフトレジ
スタ（ＶＣＣＤ）のφ２相に選択的に印加され、それに
より光電子がフォトダイオード２２からＶＣＣＤｓ２
４，２５に転送される。したがって、各ゾーンには別々
のφ２クロック（図５にＶ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２
Ｄとして示す）が必要である。図３を参照する。タイミ
ング信号をＶ１，Ｖ２Ａ，Ｖ２Ｂ，Ｖ２Ｃ，Ｖ２Ｄ，Ｖ
１Ｓ，Ｖ２Ｓの各入力ラインに加えることにより、ＶＣ
ＣＤｓ２４，２５の各ゾーンを通じて蓄積画素アレー１
４，１５に光電子が移送される。図６と関連させつつ図
３を参照する。Ｖ１ＳとＶ２Ｓは蓄積画素アレー１４，
１５からの画素データを刻時するのに用いられる。した
がって、Ｖ１ＳとＶ２Ｓは、電荷がフォトダイオードか
ら垂直シフトレジスタに転送される間のφ２クロックで
の第三のレベルの刻時の間は能動的でない。これにより
垂直シフトレジスタ内で画素データの途切れ（ギャッ
プ）が生じることが防止される。
【００１７】フォトダイオードの読み出しパルスを四つ
のゾーン全てに加えることによって、全フォトダイオー
ドからの光電子がＶＣＣＤに転送される。この場合、画
像を蓄積画素アレーに移送するには（Ｒａ＋Ｒｂ＋Ｒｃ
＋Ｒｄ）のＶＣＣＤクロックサイクルが必要である。フ
レーム速度は、
のゾーン全てに加えることによって、全フォトダイオー
ドからの光電子がＶＣＣＤに転送される。この場合、画
像を蓄積画素アレーに移送するには（Ｒａ＋Ｒｂ＋Ｒｃ
＋Ｒｄ）のＶＣＣＤクロックサイクルが必要である。フ
レーム速度は、
【数３】１秒当たりのフレーム速度＝ｆ／（ｆＴ＋Ｒａ
＋Ｒｂ＋Ｒｃ＋Ｒｄ） で表わされる。
＋Ｒｂ＋Ｒｃ＋Ｒｄ） で表わされる。
【００１８】フォトダイオードの読み出しパルスをゾー
ンＢ，Ｃ，Ｄだけに加えた場合は、ゾーンＢ，Ｃ，Ｄだ
けが光電子をフォトダイオードからＶＣＣＤに転送す
る。ゾーンＡのＶＣＣＤはフォトダイオードから光電子
を受け取らない。この時ゾーンＡはフレーム蓄積画素ア
レーの一部となっている。この場合、画像を蓄積画素ア
レーに転送するには（Ｒｂ＋Ｒｃ＋Ｒｄ）のＶＣＣＤク
ロックサイクルが必要である。フレーム速度は、ｆ／
（ｆＴ＋Ｒｂ＋Ｒｃ＋Ｒｄ）で表される。
ンＢ，Ｃ，Ｄだけに加えた場合は、ゾーンＢ，Ｃ，Ｄだ
けが光電子をフォトダイオードからＶＣＣＤに転送す
る。ゾーンＡのＶＣＣＤはフォトダイオードから光電子
を受け取らない。この時ゾーンＡはフレーム蓄積画素ア
レーの一部となっている。この場合、画像を蓄積画素ア
レーに転送するには（Ｒｂ＋Ｒｃ＋Ｒｄ）のＶＣＣＤク
ロックサイクルが必要である。フレーム速度は、ｆ／
（ｆＴ＋Ｒｂ＋Ｒｃ＋Ｒｄ）で表される。
【００１９】フォトダイオードの読み出しパルスをゾー
ンＣ，Ｄのみに加えた場合は、ゾーンＣ，Ｄだけが光電
子をフォトダイオードからＶＣＣＤに転送する。ゾーン
Ａ，ＢのＶＣＣＤはフォトダイオードから光電子を受け
取らない。この時、ゾーンＡ，Ｂはフレーム蓄積画素ア
レーの一部となっている。この場合、画像を蓄積画素ア
レーに転送するには（Ｒｃ＋Ｒｄ）のＶＣＣＤクロック
サイクルが必要である。フレーム速度は、ｆ／（ｆＴ＋
Ｒｃ＋Ｒｄ）で表される。
ンＣ，Ｄのみに加えた場合は、ゾーンＣ，Ｄだけが光電
子をフォトダイオードからＶＣＣＤに転送する。ゾーン
Ａ，ＢのＶＣＣＤはフォトダイオードから光電子を受け
取らない。この時、ゾーンＡ，Ｂはフレーム蓄積画素ア
レーの一部となっている。この場合、画像を蓄積画素ア
レーに転送するには（Ｒｃ＋Ｒｄ）のＶＣＣＤクロック
サイクルが必要である。フレーム速度は、ｆ／（ｆＴ＋
Ｒｃ＋Ｒｄ）で表される。
【００２０】フォトダイオードの読み出しパルスをゾー
ンＤのみに加えた場合は、ゾーンＤだけが光電子をフォ
トダイオードからＶＣＣＤに転送する。ゾーンＡ，Ｂ，
ＣのＶＣＣＤはフォトダイオードから光電子を受け取ら
ない。この時、ゾーンＡ，Ｂ，Ｃはフレーム蓄積画素ア
レーの一部となっている。この場合、画像を蓄積画素ア
レーに転送するにはＲｄのＶＣＣＤクロックサイクルが
必要である。フレーム速度は、ｆ／（ｆＴ＋Ｒｄ）で表
される。
ンＤのみに加えた場合は、ゾーンＤだけが光電子をフォ
トダイオードからＶＣＣＤに転送する。ゾーンＡ，Ｂ，
ＣのＶＣＣＤはフォトダイオードから光電子を受け取ら
ない。この時、ゾーンＡ，Ｂ，Ｃはフレーム蓄積画素ア
レーの一部となっている。この場合、画像を蓄積画素ア
レーに転送するにはＲｄのＶＣＣＤクロックサイクルが
必要である。フレーム速度は、ｆ／（ｆＴ＋Ｒｄ）で表
される。
【００２１】独立したフォトダイオードの読み出しパル
スによって光活性画素アレーをこれらのゾーンに区分す
ることによって、光活性領域の列数およびフレーム速度
を変えることができる。種々のフレーム速度の一つ一つ
がそれぞれ一つの画像センサに適用される。フレーム蓄
積領域に蓄積されるフレーム数はゾーンが小さくなるに
したがって増加する。例えば、フォトダイオードの読み
出し時間が１．８［μｓ］である場合の実施形態を考え
ると、ＶＣＣＤのクロック周波数は５［ＭＨｚ］で各ゾ
ーンにおける列数は次の表に示す値になる。
スによって光活性画素アレーをこれらのゾーンに区分す
ることによって、光活性領域の列数およびフレーム速度
を変えることができる。種々のフレーム速度の一つ一つ
がそれぞれ一つの画像センサに適用される。フレーム蓄
積領域に蓄積されるフレーム数はゾーンが小さくなるに
したがって増加する。例えば、フォトダイオードの読み
出し時間が１．８［μｓ］である場合の実施形態を考え
ると、ＶＣＣＤのクロック周波数は５［ＭＨｚ］で各ゾ
ーンにおける列数は次の表に示す値になる。
【００２２】
【表１】 本実施形態での１秒当りのフレーム数で表す記録速度
を、フレーム蓄積領域に蓄積されるフレーム数と併せて
次の表に示す。
を、フレーム蓄積領域に蓄積されるフレーム数と併せて
次の表に示す。
【００２３】
【表２】 この表に示したように、この画像センサでは画像内の列
数を減らすことできわめて高いフレーム速度が得られ
る。先行技術に対する利点は、画像の用途の要求に合う
ように解像度とフレーム速度を選択することができるこ
とである。
数を減らすことできわめて高いフレーム速度が得られ
る。先行技術に対する利点は、画像の用途の要求に合う
ように解像度とフレーム速度を選択することができるこ
とである。
【図１】 先行技術における典型的な高フレーム速度の
センサ構造を示す図である。
センサ構造を示す図である。
【図２】 典型的な先行技術のフレーム方式の画像転送
装置を示す図である。
装置を示す図である。
【図３】 高フレーム速度の転送装置を示す図である。
【図４】 １画素の構成を示すダイアグラムである。
【図５】 画素アレー内のゾーンの構成を示すダイアグ
ラムである。
ラムである。
【図６】 高フレーム速度の転送装置のタイミングダイ
アグラムである。
アグラムである。
１０ 画素アレー、１１ 上部画素アレーハーフ、１２
下部画素アレーハーフ、１４，１５ 蓄積画素アレ
ー、２０ 画素、２２ フォトダイオード、２４，２５
ＶＣＣＤｓ、３４，３５ 水平ＣＣＤｓ。
下部画素アレーハーフ、１４，１５ 蓄積画素アレ
ー、２０ 画素、２２ フォトダイオード、２４，２５
ＶＣＣＤｓ、３４，３５ 水平ＣＣＤｓ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム ジョゼフ トゥーイ アメリカ合衆国 ニューヨーク州 ショー ツビル ホージィー ロード 4309
Claims (3)
- 【請求項１】 高フレーム速度の画像検出装置であっ
て、 各々が光電子を生成することができ、少なくとも二つの
等価なサブアレーをなすよう行列配置された複数の画素
を有するアレーと、 前記画素の各々が関連づけられるよう前記サブアレー内
の各列に割り当てられた多相の垂直シフトレジスタと、 光生成した電荷を前記画素から前記垂直シフトレジスタ
に転送する前記垂直シフトレジスタ内の転送相と、 前記サブアレー内で前記転送相へ作用するよう接続され
複数のゾーンを形成する複数の転送相信号と、 前記各々のゾーンについての転送相信号のセットを選択
して前記サブアレー内に選択された画素のフレームを形
成する手段と、 前記垂直シフトレジスタを介して前記サブアレーの各々
に作用するよう接続され前記フレーム内の前記画素から
光生成した電荷を受け取る蓄積アレーと、 前記蓄積アレーの各々に作用するよう接続された水平シ
フトレジスタと、 を備える画像検出装置。 - 【請求項２】 高フレーム速度の画像検出装置の製造方
法であって、 各々が光電子を生成することができ、少なくとも二つの
等価なサブアレーをなすよう行列配置され複数の画素を
有するアレーであって、前記各々の画素がいずれか一つ
に関連づけられ前記サブアレー内の各々の列に対して割
り当てられた多相の垂直シフトレジスタを有するアレー
を提供するステップと、 前記垂直シフトレジスタ内に光生成した電荷を前記画素
から前記垂直シフトレジスタへ転送する転送相を形成す
るステップと、 複数のゾーンを生成するように前記サブアレー内の前記
転送相に作用するよう結合された複数の転送相信号を接
続するステップと、 前記サブアレー内に選択された画素のフレームを形成す
るよう前記ゾーンの各々についての転送相信号のセット
を選択するステップと、 前記垂直シフトレジスタを介して前記フレーム内の前記
画素から光生成した電荷を受容するよう前記サブアレー
の各々に蓄積アレーを作用するよう接続するステップ
と、 前記蓄積アレーの各々に水平シフトレジスタを作用する
ように接続するステップと、 を備える画像検出装置の製造方法。 - 【請求項３】 全ての数より少ない数の前記ゾーンを選
択することにより前記フレーム速度を高める請求項２に
記載の画像検出装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36478599A | 1999-07-30 | 1999-07-30 | |
| US09/364785 | 1999-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001078094A true JP2001078094A (ja) | 2001-03-23 |
Family
ID=23436069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000224756A Pending JP2001078094A (ja) | 1999-07-30 | 2000-07-26 | 画像検出装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1073262A3 (ja) |
| JP (1) | JP2001078094A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2673454C1 (ru) * | 2018-01-23 | 2018-11-27 | Вячеслав Михайлович Смелков | Устройство "кольцевого" фотоприёмника для панорамного телевизионно-компьютерного сканирования монохромного изображения |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2548497B1 (fr) * | 1983-06-28 | 1985-10-18 | Thomson Csf | Capteur d'image a transfert de trame de format variable |
| FR2594280B1 (fr) * | 1986-02-07 | 1988-05-27 | Aerospatiale | Senseur opto-electronique a transfert de charges |
| FR2604320B1 (fr) * | 1986-09-19 | 1988-11-04 | Thomson Csf | Systeme de prise de vues en videographie rapide utilisant un capteur optique matriciel a transfert de charges |
| US4831453A (en) * | 1987-04-10 | 1989-05-16 | Kabushiki Kaisha Toshiba | Solid-state imaging device having high-speed shutter function and method of realizing high-speed function in solid-state imaging device |
| EP0419118B1 (en) * | 1989-09-14 | 1995-07-12 | Sony Corporation | Charge coupled device imager with horizontal charge transfer sections in an imaging section |
| JPH0767041A (ja) * | 1993-08-30 | 1995-03-10 | Toshiba Corp | 固体撮像装置の駆動方法 |
-
2000
- 2000-07-17 EP EP00202567A patent/EP1073262A3/en not_active Withdrawn
- 2000-07-26 JP JP2000224756A patent/JP2001078094A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1073262A3 (en) | 2001-12-12 |
| EP1073262A2 (en) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447735A (en) | Charge-coupled type solid-state image sensor | |
| US5926215A (en) | Fast readout of a color image sensor | |
| JPH06217206A (ja) | 固体撮像装置 | |
| EP0869665B1 (en) | Solid state image sensor | |
| US8045025B2 (en) | Image pickup device adaptable to display fewer vertical pixels | |
| JP2001078094A (ja) | 画像検出装置及びその製造方法 | |
| JPH11191863A (ja) | 固体撮像装置、固体撮像装置の駆動方法、固体撮像素子および固体撮像素子の駆動方法 | |
| US4879601A (en) | System and method of providing images from solid state sensor | |
| JP3379652B2 (ja) | 固体撮像素子 | |
| US5793424A (en) | Synchronously gated high speed CCD imager system | |
| JP2549106B2 (ja) | 固体撮像装置の電子シヤツタ駆動法 | |
| JPS6329872B2 (ja) | ||
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS63294081A (ja) | 撮像装置 | |
| EP0936809A2 (en) | Image sensing apparatus and driving method thereof | |
| JPS6367977A (ja) | 撮像装置 | |
| JP3000958B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH0748828B2 (ja) | 固体撮像素子 | |
| JPH0324873A (ja) | 固体撮像装置 | |
| JP2804635B2 (ja) | 撮像装置 | |
| JP3057898B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2983864B2 (ja) | 固体撮像素子及びその駆動方法 | |
| US20060176381A1 (en) | Multi-format camera head | |
| WO2018219623A1 (en) | Pixel sensor element, image sensor, imaging device, and method | |
| JPH0965213A (ja) | 撮像装置 |