JPS5923434Y2 - 二次元走査半導体装置 - Google Patents

Description

【考案の詳細な説明】 本考案は、二次元走査半導体装置特にその垂直クロック
パルス発生器に関する。

電荷転送装置を二次元配列して構成したメモリまたは撮
像素子では幾つかの素子構成および駆動方式があるが、
中でもラインアドレス方式は読み出すラインだけで転送
電圧を印加するため駆動回路に対する負荷が小さく、従
って消費電力が小さく、更に撮像素子ではそのま・でテ
レビ走査信号が得られるなどの利点を有する。

このような二次元走査半導体装置では通常水平クロック
パルスと垂直クロックパルスを外部から供給し、これら
により水平走査および垂直走査を行なっている。

ＭＯＳダイオードアレーを使った撮像装置などでは、共
通基板に形成したＭＯＳ）ランジスタを使ったシフトレ
ジスタからなる垂直パルス発生器を用いているが、水平
垂直各走査は、外部から同期化されたクロックパルスを
別々に取入れ、これらのパルスを用いて互いに独立的に
行なっている。

しかしながらこれらのクロックパルスを外部で別々に発
生させると、普通は計数器を使用して水平クロックパル
スを計数し何個目かに１個の割合で垂直クロックパルス
を発生するという方式をとるため、外部回路が複雑にな
る。

そこで二次元走査半導体装置に、水平クロックパルスを
供給するのみで垂直クロックパルスは自刃発生すること
ができる機能を持たせれば、外部回路は簡単になり、二
次元走査半導体装置の駆動も容易になる。

また被走査素子に電荷転送装置を用いたメモリ又は撮像
装置などの装置では、垂直クロックパルスの発生にＴＴ
Ｌなどによるフリップフロップを多数並べた計数回路を
用いると、これらは電荷転送装置とは構造が異なるため
製造工程が別個になり、複雑化する。

一方、電荷転送装置は一種の計数器としても利用でき、
か・るもので垂直クロックパルスを発生させると、特に
メモリ又は撮像素子に電荷転送装置を用いた装置では同
じ構造であるから垂直クロックパルス発生器をメモリ又
は撮像素子と同一工程で製造することができ、製作が極
めて容易になる。

本考案はか・る点に着目してなされたものであって、垂
直クロックパルスのオンチップ化、それによる回路およ
び駆動形式の簡潔化を図ろうとするものである。

本考案の二次元走査半導体装置は撮像用電荷転送装置で
構成された複数本の線状被走査素子と、外部より供給さ
れる水平クロックと内部より供給される垂直クロックを
受け、前記被走査素子に順次転送用の水平クロックパル
スを供給する垂直走査回路と、前記被走査素子のビット
数とブランキング時間に対応するビット数との和のビッ
ト数を持ち、そして外部より１ビツトの電荷が人力され
かつ前記水平クロックパルスを加えられて該電荷を循環
させ、前記垂直クロッ久パルスを発生する回路とを、共
通の半導体基板に形成してなることを特徴とするが、以
下実施例を参照しながらこれを詳細に説明する。

図面は、本考案の実施例を示す。

図において１ａ〜１ｇは複数個の線状被走査素子本例で
は撮像用電荷結合装置ＣＣＤであり、２はそれらの出力
端に接続された共通出力ライン、３は共通出力ライン２
に接続された出力増幅器であり、ＯＵＴはその出力端子
である。

また４は各ＣＣＤ１ａ〜１ｇの転送電圧（水平クロック
パルス）をその複数の出力端４ａ〜４ｇに順次出力する
垂直走査回路であり、ＣＣＤ１ａ〜１ｇの転送電極（図
示しない）はこれらの出力端４ａ〜４ｇに接続される。

ＰＧは垂直クロックパルス発生回路であり、５はそのＣ
ＣＤか？っなる計数器、６は計数器５の出力端に接続さ
れた再生増幅器、さらに８は垂直クロックパルス整形器
である。

整形器８の出力端は垂直走査回路４に、入力端は点７に
接続される。

この点７には計数器５の入力端および増幅器６の出力端
が接続され、更にスタートパルスＳＰが加えられる。

計数器５のビット数はＣＣＤ１ａ〜１ｇの個数に、ブラ
ンキング時間に対応する数を加えたものとし、例えばＣ
ＣＤ１ａ〜１ｇのビット数を２００とすれば計数器５の
ビット数は２２０である。

なおＣＣＤ１ａ〜１ｇの個数は、か・る例では２００程
度である。

整形器８の回路構成は垂直クロックパルスにどのような
波形が必要かにより定まるが、通常はフリップフロップ
回路でよい。

ＣＣＤ計数器５の転送電極へは水平クロックパルスＨＰ
が加えられ、そしてこの水平クロックパルスは垂直走査
回路４へも入力される。

次にこの装置の動作を説明するに、水平クロックパルス
ＨＰおよびスタートパルスＳＰか本装置に加えられると
、ＣＣＤ計数器５のチャンネルにはスタートパルスＳＰ
により１ビツトの電荷束が人力され、かつ該計数器はそ
の転送電極に水平クロックパルスを印加されて該電荷の
転送を開始する。

スタートパルスＳＰによる電荷入力は１回のみであるか
ら電荷ありを１、電荷なしを０とすると、計数器５の各
ビットは水平クロックパルスの逐次入力につれて１００
０・・・・・・、０１００・・・・・・、０Ｏ１０・・
・・・・の状態をとる。

つま）月が入力端から出力端までのＣＣＤの各ピッＩ・
を順次転送されていくことになる。

電荷１が出力端に達することは再生増幅器６で増幅され
た後計数器５の入力端に戻され、また整形器８へ出力さ
れる。

計数器５の入力端に戻された電荷は水平クロックパルス
により再び該入力端から出力端まで計数器５内を転送さ
れ、以下これを繰返す。

スタートパルスＳＰは整形器８を通して垂直走査回路４
に印加され、該回路４の端子４ａに水平クロックパルス
ＨＰを出力させる。

この結果ＣＣＤ１ａは転送電圧を与えられ、水平走査が
行なわれる。

また計数器５内を電荷が一循する度に増幅器６は出力を
生じ、これらの出力パルスも整形器８を通して垂直走査
回路４に入力され、該入力がある度に垂直走査回路４は
水平クロックパルスを出力する端子を４ａから４ｂへ、
４ｂから４０へと順次切換える。

こうしてＣＣＤ１ａ〜１ｇのライン選択が行なわれ、選
択されたＣＣＤラインが転送電圧を与えられ、こうして
水平走査と共にライン選択つまり垂直走査が行なわれる
。

各ＣＣＤ１ａ〜１ｇは光像を投射されてその画素の明暗
に対応する電荷を蓄積しており、転送電圧を受けると該
電荷を転送して出力端より順次出力する。

従ってＣＣＤ１ａ〜１ｇが順次選択され、走査されると
、出力端ＯＵＴからはテレビカメラの画像信号と同様な
信号が出力される。

以上の説明から明らかなようにこの二次元走査半導体装
置では水平クロックパルスとスタートパルスを与えるの
みで二次元走査を行なうことができ、垂直クロックパル
スを与える必要はないから外部回路および二次元走査半
導体装置特にその端子構造を簡単、小型化することがで
きる。

またメモノ又は撮像用ＣＣＤラインと同質のＣＣＤを垂
直クロックパルス発生用の計数器とすることにより、垂
直クロックパルス発生部をメモリ又は撮像部と同一工程
により簡単に作ることができる。

このＣＣＤ計数器５へはその任意の中間ビットにフロー
ティングゲート、フローテイングデイフユージヨン等の
非破壊読出しタップを設（＼基本垂直クロックパルス周
期（即ち水平走査期間＋ブランキング期間）内の任意の
タイミングでパルスを取出し、種々の同期信号等として
利用することも可能である。

なお垂直クロックパルス発生器ＰＧのＣＣＤ計数器５に
はＣＣＤに限らすＢＢＤ（パケットプリゲートテ゛バイ
ス）等を用いてもよい。

ＢＢＤを用いる場合は撮像素子またはメモリ素子１ａ〜
１ｇも同質のＢＢＤとするのがよい。

またスタートパルスＳＰは、これを上記実施例のように
外部から入力すると走査を所望の時点で開始できて便利
であるが、これは水平クロックパルスがら得るようにし
てもよい。

更に飛越し走査なども垂直走査回路をその様に構成する
ことにより簡単にできる。

【図面の簡単な説明】

図面は本考案の実施例を示すブロック図である。 図で１ａ〜１ｇは線状被走査素子、ＳＵＢは半導体基板
、５は垂直クロックパルスを出力する電荷転送装置であ
る。

Claims (1)

1. 【実用新案登録請求の範囲】 撮像用電荷転送装置で構成された複数本の線状被走査素
   子と、 外部より供給される水平クロックと内部より供給される
   垂直クロックを受け、前記被走査素子に順次転送用の水
   平クロックパルスを供給する垂直走査回路と、 前記被走査素子のビット数とブラッキング時間に対応す
   るビット数との和のビット数を持ち、そして外部より１
   ビツトの電荷が入力されかつ前記水平クロックパルスを
   加えられて該電荷を循環させ、前記垂直クロックパルス
   を発生する回路とを、共通の半導体基板に形成してなる
   ことを特徴とする二次元走査半導体装置。