JP2547742B2 - カラ−画像信号処理装置 - Google Patents
カラ−画像信号処理装置Info
- Publication number
- JP2547742B2 JP2547742B2 JP61207019A JP20701986A JP2547742B2 JP 2547742 B2 JP2547742 B2 JP 2547742B2 JP 61207019 A JP61207019 A JP 61207019A JP 20701986 A JP20701986 A JP 20701986A JP 2547742 B2 JP2547742 B2 JP 2547742B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- color image
- image signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Storing Facsimile Image Data (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は、カラー画像信号を処理するカラー画像信号
処理装置に関し、さらに詳細にいえば、例えば、カラー
・イメージ・センサから周期的に１画素毎に赤、緑、青
の順番に送られて来るカラー画像データを、任意の画素
位置から赤、緑、青、白のようにプラグラマブルにタイ
ミングを変更可能なカラー画像信号処理装置に関する。
処理装置に関し、さらに詳細にいえば、例えば、カラー
・イメージ・センサから周期的に１画素毎に赤、緑、青
の順番に送られて来るカラー画像データを、任意の画素
位置から赤、緑、青、白のようにプラグラマブルにタイ
ミングを変更可能なカラー画像信号処理装置に関する。
従来、この種のタイミング信号の変換は、一般に、一
周期の動作に同期してカウントを行なうカウンタの出力
をゲート回路やコンパレータを使用して所定のタイミン
グ信号を発生するようにハードウエアで構成していた。
周期の動作に同期してカウントを行なうカウンタの出力
をゲート回路やコンパレータを使用して所定のタイミン
グ信号を発生するようにハードウエアで構成していた。
しかし、信号の種類が多い場合、または、プログラマ
ブルにするような場合には、ゲート回路やコンパレータ
の数、コンパレータに与える信号線の数が増加すること
から、回路が非常に大規模、複雑になるという欠点があ
る。
ブルにするような場合には、ゲート回路やコンパレータ
の数、コンパレータに与える信号線の数が増加すること
から、回路が非常に大規模、複雑になるという欠点があ
る。
例えば、上記のカウンタが12ビツトで構成され、任意
の区間信号をプログラマブルに発生するためには、１つ
の信号に対してスタート・タイミングを指定するコンパ
レータ、エンド・タイミングを指定するコンパレータと
２つ必要となり、タイミングを指定するための信号線
は、各12ビツト、計24ビツト必要となる。従って、８つ
の区間信号を発生するためには、コンパレータが16ケ、
タイミングを指定する信号線が192ビツトも必要にな
る。
の区間信号をプログラマブルに発生するためには、１つ
の信号に対してスタート・タイミングを指定するコンパ
レータ、エンド・タイミングを指定するコンパレータと
２つ必要となり、タイミングを指定するための信号線
は、各12ビツト、計24ビツト必要となる。従って、８つ
の区間信号を発生するためには、コンパレータが16ケ、
タイミングを指定する信号線が192ビツトも必要にな
る。
また、上記の１画素毎に赤、緑、青の順番に送られて
来るカラー画像データを、赤、緑、青、白のようなタイ
ミングに変換するにも多くのゲート回路、データ遅延の
ためのＤタイプ・フリツプ・フロツプ回路等が多く必要
となる。
来るカラー画像データを、赤、緑、青、白のようなタイ
ミングに変換するにも多くのゲート回路、データ遅延の
ためのＤタイプ・フリツプ・フロツプ回路等が多く必要
となる。
本発明の目的は上述の従来の欠点を解決し、プログラ
マブルにシリアルカラー画像信号のタイミング変換が可
能なカラー画像信号処理装置を提供することを目的とす
る。
マブルにシリアルカラー画像信号のタイミング変換が可
能なカラー画像信号処理装置を提供することを目的とす
る。
以下、実施例をもとに本発明の詳細な説明を行なう。
第１図は、本発明を適用可能な原稿読み取り装置の機
構を示す図である。
構を示す図である。
カラー読み取りが可能な密着型CCDライン・イメージ
・センサ１と原稿面を照明するための光源２より構成さ
れる光学系３は、図示の副操作方向に駆動系により駆動
され原稿像の読み取り動作を行なう。駆動系は、パルス
・モータ５、駆動ベルト６、プーリー７、８より構成さ
れ、原稿台ガラス４に下向きに置かれた原稿の走査を行
なう。
・センサ１と原稿面を照明するための光源２より構成さ
れる光学系３は、図示の副操作方向に駆動系により駆動
され原稿像の読み取り動作を行なう。駆動系は、パルス
・モータ５、駆動ベルト６、プーリー７、８より構成さ
れ、原稿台ガラス４に下向きに置かれた原稿の走査を行
なう。
本実施例においては、密着型CCDライン・イメージ・
センサ１で読み取ったカラー画像のうち任意の部分を抜
き取り、画像クロツクの周波数変換、タイミングの変換
を行い、また、１ラインの像の読み取り区間＝時間を変
更し、読み取り速度も変更可能にするものとする。
センサ１で読み取ったカラー画像のうち任意の部分を抜
き取り、画像クロツクの周波数変換、タイミングの変換
を行い、また、１ラインの像の読み取り区間＝時間を変
更し、読み取り速度も変更可能にするものとする。
第２図は、第１図示の原稿読み取り装置の制御回路の
構成図の例である。
構成図の例である。
CCD10は、密着型CCDライン・イメージ・センサ１に対
応するライン・イメージ・センサであり、原稿を読み取
ったアナログ画像信号は、サンプル・アンド・ホールド
回路11でノイズの除去をされ、増幅回路12で増幅された
あと、アナログ・デジタル変換器13でデジタル信号に変
換される。
応するライン・イメージ・センサであり、原稿を読み取
ったアナログ画像信号は、サンプル・アンド・ホールド
回路11でノイズの除去をされ、増幅回路12で増幅された
あと、アナログ・デジタル変換器13でデジタル信号に変
換される。
CCD10には、タイミング発生回路16で発生する駆動信
号がCCDドライバ15を介して与えられ、また、タイミン
グ発生回路16からは、アナログ・デジタル変換器13より
出力されるカラー・デジタル画像信号を変換するための
信号もフアースト・イン・フアースト・アウト・メモリ
（FIFO）14、Ｄタイプ・フリツプ・フロツプ回路（DF
F）21に出力される。
号がCCDドライバ15を介して与えられ、また、タイミン
グ発生回路16からは、アナログ・デジタル変換器13より
出力されるカラー・デジタル画像信号を変換するための
信号もフアースト・イン・フアースト・アウト・メモリ
（FIFO）14、Ｄタイプ・フリツプ・フロツプ回路（DF
F）21に出力される。
CPU17は、装置全体の制御、および、タイミング発生
回路16の制御をROM18に記憶された制御プログラムを実
行することで行なう。
回路16の制御をROM18に記憶された制御プログラムを実
行することで行なう。
RAM19は、プログラム実行の際にデータの一時記憶等
に使用され、操作部20は、原稿読み取り開始の支持、読
み取りエリアの設定等を行なうものである。
に使用され、操作部20は、原稿読み取り開始の支持、読
み取りエリアの設定等を行なうものである。
次に、第２図示のタイミング発生回路16の具体的な回
路構成例を第３図を使って説明する。
路構成例を第３図を使って説明する。
発振回路30は、基本タイミング・クロツクを生成する
ための回路であり、発振出力CKは分周カウンタ31にさ
れ、クロツクφ1,φ２を生成する。分周カウンタ31は、
例えば、スタンダードTTLであるTL社の74LS169Bのよう
な同期式カウンタが使用でき、本例ではダウン・カウン
タとして使用している。
ための回路であり、発振出力CKは分周カウンタ31にさ
れ、クロツクφ1,φ２を生成する。分周カウンタ31は、
例えば、スタンダードTTLであるTL社の74LS169Bのよう
な同期式カウンタが使用でき、本例ではダウン・カウン
タとして使用している。
RAM33は、タイミングを記憶するためのリード、ライ
ト可能なメモリであり、例えば、2K×８バイト構成の汎
用スタティツクRAM等が使用可能である。
ト可能なメモリであり、例えば、2K×８バイト構成の汎
用スタティツクRAM等が使用可能である。
セレクタ32は、CPU17でRAM33をアクセスするか、カウ
ンタ35のカウント信号によりRAM33に記憶されたデータ
を順次読み出すかを選択するための切り換え回路であ
り、CPU17によりいずれかが選択制御される。
ンタ35のカウント信号によりRAM33に記憶されたデータ
を順次読み出すかを選択するための切り換え回路であ
り、CPU17によりいずれかが選択制御される。
RAM33へのデータ・アクセスは、CPU17により双方向バ
ス・ドライバ34を介して行なわれ、カウンタ35のカウン
ト信号によりRAM33に記憶されたデータを順次読み出す
場合には、Ｄタイプ・フリツプ・フロツプ36にデータが
保持される。
ス・ドライバ34を介して行なわれ、カウンタ35のカウン
ト信号によりRAM33に記憶されたデータを順次読み出す
場合には、Ｄタイプ・フリツプ・フロツプ36にデータが
保持される。
NANDゲート回路37、NORゲート回路38は、カウンタ37
をクリアするための信号HSをクロツクφ1,φ２、SYNC信
号より生成するための回路である。カウンタ35は、例え
ば、スタンダードTTLであるTI社の74LS163のような同期
式クリア入力端子を持った同期式アツプ・カウンタが使
用可能である。
をクリアするための信号HSをクロツクφ1,φ２、SYNC信
号より生成するための回路である。カウンタ35は、例え
ば、スタンダードTTLであるTI社の74LS163のような同期
式クリア入力端子を持った同期式アツプ・カウンタが使
用可能である。
第４図は、タイミング発生回路16の動作タイミングの
例であり、DFF36より出力されるタイミング信号であるW
REB信号、RDST信号、RDEB信号等の様子を示している。
例であり、DFF36より出力されるタイミング信号であるW
REB信号、RDST信号、RDEB信号等の様子を示している。
はじめにRAM33をCPU17でアクセス可能なようにセレク
タ32をセツトし、RAM33の各データ・ビツトを全アドレ
ス領域にわたって所定の値にセツトする。例えば、SYNC
信号の場合、クロツクφ１が１マイクロ秒の時に一周期
１ミリ秒とするためには、本実施例の場合、対応するデ
ータ・ビツトのアドレス０〜998に値０を書き込んでお
き、アドレス999以上には値１を書き込んでおけばよ
い。
タ32をセツトし、RAM33の各データ・ビツトを全アドレ
ス領域にわたって所定の値にセツトする。例えば、SYNC
信号の場合、クロツクφ１が１マイクロ秒の時に一周期
１ミリ秒とするためには、本実施例の場合、対応するデ
ータ・ビツトのアドレス０〜998に値０を書き込んでお
き、アドレス999以上には値１を書き込んでおけばよ
い。
セレクタ32をカウンタ35側にセツトすると図示のよう
にカウントの途中から読み出し動作が開始され、始めに
HS信号が有効になった時にクロツクφ1,φ２の位相合わ
せが行なわれる。その後は、図示のようにRAM33にセツ
トされたデータがアドレス０から順次読み出されタイミ
ング信号が発生する。
にカウントの途中から読み出し動作が開始され、始めに
HS信号が有効になった時にクロツクφ1,φ２の位相合わ
せが行なわれる。その後は、図示のようにRAM33にセツ
トされたデータがアドレス０から順次読み出されタイミ
ング信号が発生する。
HS信号は、CCD10の光電荷の蓄積周期を規定する信号
である。HS信号がCCD10に入力されると光電荷蓄積を蓄
積するフオト・セルからトランスフア・ゲートへと光電
荷の転送が行われ、クロツクφ１によって逐次アナログ
画像信号がCCD10より読み出される。
である。HS信号がCCD10に入力されると光電荷蓄積を蓄
積するフオト・セルからトランスフア・ゲートへと光電
荷の転送が行われ、クロツクφ１によって逐次アナログ
画像信号がCCD10より読み出される。
本実施例において、CCD10には図示のような有効画素
区間があるものとし、また、各フオト・セルには、シア
ン、マゼンタ、イエローの色フィルターが順番に印刷さ
れ、従って、図示のようにレツド（Ｒ）、グリーン
（Ｇ）、ブルー（Ｂ）の色成分のアナログ画像信号が得
られるものとする。
区間があるものとし、また、各フオト・セルには、シア
ン、マゼンタ、イエローの色フィルターが順番に印刷さ
れ、従って、図示のようにレツド（Ｒ）、グリーン
（Ｇ）、ブルー（Ｂ）の色成分のアナログ画像信号が得
られるものとする。
WREB信号が値１の時に、アナログ・デジタル変換器13
のデジタル出力＝信号ＡがFIFO14に書き込まれる。信号
Ａは、クロツクφ１に同期して順次図面の数字の1,2,3
〜の順番でFIFO14に書き込まれる。FIFO14は、クロツク
φ１の立ち下がりエツジでWREB信号が値１の時にデータ
の書き込みを行なうものとする。
のデジタル出力＝信号ＡがFIFO14に書き込まれる。信号
Ａは、クロツクφ１に同期して順次図面の数字の1,2,3
〜の順番でFIFO14に書き込まれる。FIFO14は、クロツク
φ１の立ち下がりエツジでWREB信号が値１の時にデータ
の書き込みを行なうものとする。
一方、FIFO14よりのデータ読み出しは、RDEB信号が値
１の時に、クロツクφ２の立ち下がりエツジに同期して
順次図面の数字の1,2,3〜の順番でFIFO14より読み出さ
れる。読み出された信号Ｂは、DFF21でRDEB信号ととも
にクロツクφ２の立ち上がりエツジでラツチされる。ラ
ツチされた信号Ｃ、RDEB′信号は、次段の回路に送ら
れ、例えば、レツド、グリーン、ブルーの色成分から輝
度成分信号（Ｗ）を図示のタイミングで生成する。
１の時に、クロツクφ２の立ち下がりエツジに同期して
順次図面の数字の1,2,3〜の順番でFIFO14より読み出さ
れる。読み出された信号Ｂは、DFF21でRDEB信号ととも
にクロツクφ２の立ち上がりエツジでラツチされる。ラ
ツチされた信号Ｃ、RDEB′信号は、次段の回路に送ら
れ、例えば、レツド、グリーン、ブルーの色成分から輝
度成分信号（Ｗ）を図示のタイミングで生成する。
このように、第２図の回路ではCCD10の有効画素区間
の範囲でWREB信号を自由に移動させることにより、任意
の画像エリアの抜き取りが可能になっており、画像デー
タも２分の１の画像クロツクに変換されている。また、
WREB信号を111,000,111,000〜といったように間欠に出
力することにより画像の間引き（＝縮小動作）も同時に
行なうことが可能になっている。
の範囲でWREB信号を自由に移動させることにより、任意
の画像エリアの抜き取りが可能になっており、画像デー
タも２分の１の画像クロツクに変換されている。また、
WREB信号を111,000,111,000〜といったように間欠に出
力することにより画像の間引き（＝縮小動作）も同時に
行なうことが可能になっている。
次に、第５図、第６図を使用して、クロツクφ1,φ２
の位相がHS信号が有効となった時に所定の位相になるこ
とについて説明する。図を見ても分かるように、当然例
では一周期はカウンタ35が偶数カウントとなる場合に限
られる。
の位相がHS信号が有効となった時に所定の位相になるこ
とについて説明する。図を見ても分かるように、当然例
では一周期はカウンタ35が偶数カウントとなる場合に限
られる。
第５図は、クロツクφ1,φ２の位相があっている場合
のタイミング・チャートの例を示しており、第４図は、
クロツクφ1,φ２の位相があっていない場合のタイミン
グチャートの例を示している。
のタイミング・チャートの例を示しており、第４図は、
クロツクφ1,φ２の位相があっていない場合のタイミン
グチャートの例を示している。
第６図のようにクロツクφ1,φ２の位相があっていな
い場合には、例えば、上記の例であればアドレスｎ＝99
9のSYNC信号では、HS信号が発生しないためにｎ＋１の
アドレスのデータで図示のようにHS信号が有効となり次
の周期からは位相の合った状態になる。
い場合には、例えば、上記の例であればアドレスｎ＝99
9のSYNC信号では、HS信号が発生しないためにｎ＋１の
アドレスのデータで図示のようにHS信号が有効となり次
の周期からは位相の合った状態になる。
このように本実施例においては、自動的にクロツクφ
1,φ２の位相が行なわれる。
1,φ２の位相が行なわれる。
第７図は、CPU17の制御フロー・チヤートの例であ
り、第４図に示すタイミング・チヤートに応じた処理を
ステツプSP1〜SP4にわたって行なっている。
り、第４図に示すタイミング・チヤートに応じた処理を
ステツプSP1〜SP4にわたって行なっている。
尚、本実施例においては、RAM33のデータ変更にマイ
クロ・コンピュータを想定しているが、例えば、複数の
タイミングをあらかじめリード・オンリー・メモリ等に
記憶しておきハードウエアでRAM33に転送するようにし
てもよい。
クロ・コンピュータを想定しているが、例えば、複数の
タイミングをあらかじめリード・オンリー・メモリ等に
記憶しておきハードウエアでRAM33に転送するようにし
てもよい。
また、14のメモリにはFIFOを本実施例では使用してい
るが、汎用のランダム・アクセス・メモリ（RAM）を使
用して同等の機能を実現するようにしてもよい。
るが、汎用のランダム・アクセス・メモリ（RAM）を使
用して同等の機能を実現するようにしてもよい。
また、RAMを使用した場合には、RAMのアドレス信号を
2,1,0,5,4,3,〜といったようにランダムに変化出来るよ
うに構成することにより、赤、緑、青の順番に送られて
来るカラー画像データを、青、緑、赤のように順番を変
えて出力することも可能になる。
2,1,0,5,4,3,〜といったようにランダムに変化出来るよ
うに構成することにより、赤、緑、青の順番に送られて
来るカラー画像データを、青、緑、赤のように順番を変
えて出力することも可能になる。
この様に、複雑な複数のタイミング信号を非常に単純
な回路構成で実現しており、また、タイミングの記憶を
リード・ライト可能なメモリを使用する事によってタイ
ミングの変更も極めて容易になっている。
な回路構成で実現しており、また、タイミングの記憶を
リード・ライト可能なメモリを使用する事によってタイ
ミングの変更も極めて容易になっている。
これにより、シリアルに入力されるカラー画像信号の
出力タイミング或いは出力期間等を任意に調整、設定可
能となるものである。
出力タイミング或いは出力期間等を任意に調整、設定可
能となるものである。
以上説明したように本発明によれば、プログラムに応
じて発生されるタイミング信号に応じたタイミングのシ
リアルカラー画像信号を出力できるので、例えばプログ
ラムを書き換えることにより、種々のタイミングのシリ
アルカラー画像データ出力が可能となり汎用性の高いカ
ラー画像信号処理装置を提供できるという効果を奏す
る。
じて発生されるタイミング信号に応じたタイミングのシ
リアルカラー画像信号を出力できるので、例えばプログ
ラムを書き換えることにより、種々のタイミングのシリ
アルカラー画像データ出力が可能となり汎用性の高いカ
ラー画像信号処理装置を提供できるという効果を奏す
る。
第１図は、本発明を適用した原稿読み取り装置のメカニ
カルな構成を示す図、 第２図は、原稿読み取り装置の制御回路の構成図、 第３図は、タイミング発生回路16の具体的な回路構成
図、 第４図は、タイミング信号発生回路の動作タイミングチ
ヤート図、 第５図は、クロツクφ1,φ２の位相があっている場合の
タイミング・チヤート図、 第６図は、クロツクφ1,φ２の位相があっていない場合
のタイミング・チヤート図、 第７図は、CPU17の制御フロー・チヤートの例である。 図において、１はCCDライン・イメージ・センサ、２は
光源、３は光学系、５はパルス・モータ、16はタイミン
グ発生回路、33はRAMである。
カルな構成を示す図、 第２図は、原稿読み取り装置の制御回路の構成図、 第３図は、タイミング発生回路16の具体的な回路構成
図、 第４図は、タイミング信号発生回路の動作タイミングチ
ヤート図、 第５図は、クロツクφ1,φ２の位相があっている場合の
タイミング・チヤート図、 第６図は、クロツクφ1,φ２の位相があっていない場合
のタイミング・チヤート図、 第７図は、CPU17の制御フロー・チヤートの例である。 図において、１はCCDライン・イメージ・センサ、２は
光源、３は光学系、５はパルス・モータ、16はタイミン
グ発生回路、33はRAMである。
Claims (1)
- 【請求項１】シリアルに送られてくるカラー画像信号を
第１のタイミング信号に応じて記憶するリードライト可
能な記憶手段、 前記記憶手段に記憶されたカラー画像信号を前記第１の
タイミング信号とは異なる第２のタイミング信号に応じ
て読み出すことにより、前記カラー画像信号とは異なる
信号形式のシリアルカラー画像信号を出力する出力手
段、 前記第１のタイミング信号、第２のタイミング信号を発
生する手段であって、与えられたプログラムに応じて動
作する制御部と該プログラムとの組み合わせからなるタ
イミング発生手段とを有することを特徴とするカラー画
像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207019A JP2547742B2 (ja) | 1986-09-02 | 1986-09-02 | カラ−画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207019A JP2547742B2 (ja) | 1986-09-02 | 1986-09-02 | カラ−画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6362474A JPS6362474A (ja) | 1988-03-18 |
| JP2547742B2 true JP2547742B2 (ja) | 1996-10-23 |
Family
ID=16532855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61207019A Expired - Fee Related JP2547742B2 (ja) | 1986-09-02 | 1986-09-02 | カラ−画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547742B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419150B1 (en) * | 1989-09-18 | 1994-12-07 | Ngk Insulators, Ltd. | Sintered ceramic composite body and method of manufacturing same |
| EP0606736A3 (en) * | 1992-12-11 | 1995-03-15 | Nippon Kogaku Kk | A multi-LED color scanning device and associated color image scanning method. |
-
1986
- 1986-09-02 JP JP61207019A patent/JP2547742B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362474A (ja) | 1988-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2175170A (en) | Image reading device | |
| JP4015890B2 (ja) | 画素ブロックデータ生成装置および画素ブロックデータ生成方法 | |
| JPS6419864A (en) | Image reading device with relatively dislocated reading timing | |
| JP2547742B2 (ja) | カラ−画像信号処理装置 | |
| JPH01298863A (ja) | 画像読取り装置 | |
| JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
| JP2845289B2 (ja) | 画像データの高速合成方法 | |
| JPS6354876A (ja) | タイミング信号発生装置 | |
| JP4378319B2 (ja) | 画像読取装置の駆動制御回路 | |
| JP4378318B2 (ja) | 画像読取装置の駆動制御回路 | |
| JPH0682263B2 (ja) | マトリクス表示装置のデ−タドライバ | |
| JP3988436B2 (ja) | 撮像素子 | |
| JP2830028B2 (ja) | フアクシミリ装置の読み取り回路 | |
| JPH06233054A (ja) | Ｃｃｄラインセンサ駆動装置 | |
| KR950002413B1 (ko) | 전하결합소자(ccd) 구동 ic 회로 | |
| JPS5924585B2 (ja) | 画像読取方式 | |
| US20040207890A1 (en) | Method and apparatus for controlling shifting of data out of at least one image sensor | |
| JPS63232768A (ja) | 撮像装置 | |
| EP0419896A3 (en) | Synchronizing device for high data rates | |
| JPS645508B2 (ja) | ||
| SU1182508A1 (ru) | Устройство дл отображени информации на экранах телевизионных приемников | |
| JPH02159177A (ja) | 画像入力装置 | |
| KR960033028A (ko) | 디지탈 엔코더와 프레임 버퍼간의 영상 제어 신호 출력 장치 | |
| JP2011004191A (ja) | 撮像装置 | |
| JPS60134661A (ja) | 画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |