JPS6354876A - タイミング信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、原稿をＣＣＤ等のライン・イメージ・センサ
を使用して読み取る画像読み取り装置等に適したタイミ
ング信号発生装置に関する。

（従来の技術〕 従来、この種のタイミング信号の発生を必要とする用途
には、例えば、ライン・イメージ・センサの駆動信号、
ライン・イメージの編集処理等がある。

このような用途では、一般に、−周期の動作に同期して
カウントを行なうカウンタの出力をゲート回路やコンパ
レータを使用して所定のタイミング情報を発生するよう
にハードウェアで構成していた。しかし、信号の種類が
多い場合、または、プログラマブルにするような場合に
は、ゲート回路やコンパレータの数、コンパレータに与
える信号線の数が増加することから、回路が非常に大規
模、複雑になるという欠点がある。

例えば、上記のカウンタが１２ビツトで構成され、任意
の区間信号をプログラマブルに発生するためには、１つ
の信号に対してスタート・タイミングを指定するコンパ
レータ、エンド・タイミングを指定するコンパレータと
２つ必要となり、タイミングを指定するための信号線は
、各１２ビツト、計２４ビット必要となる。従って、８
つの区間信号を発生するためには、コンパレータが１６
ケ、タイミングを指定する信号線が１９２ビツトも必要
になる。

〔目　的） 本発明の目的は、上記従来の欠点を除去し、かつ、発生
時期や発生周期を自由に設定可能なタイミング信号発生
回路を提供する事を目的としている。

〔実施例〕

以下、実施例をもとに本発明の詳細な説明を行なう。

第１図は、本発明を通用可能な原稿読み取り装置の機構
を示す図である。

密着型ＣＣＤライン・イメージ・センサ１と原稿面を照
明するための光源２より構成される光学系３は、図示の
副走査方向に駆動系により穆勤され原稿像をライン毎に
読み取り動作を行なう。駆動系は、パルス・モータ５、
駆動ベルト６、プーリー７及び８より構成される。

本実施例においては、読み取る原稿サイズが、例えば、
Ａ４、Ｂ５サイズのように異なり、そのためにＮＮｔ型
ＣＣＤライン・イメージ・センサ１で読み取った像を原
稿サイズに応じた有効部分のみを出力し、また、１ライ
ンの像の読み取り区間（時間）を変更し、読み取り速度
も変更可能にするものとする。

第２図は、第１図示の原稿読み取り装置の制御回路の構
成図の例である。

ＣＣＤｌ０は、密着型ＣＣＤライン・イメージ・センサ
１に対応するライン・イメージ・センサであり、原稿を
読み取ったアナログ画像信号は、サンプル・アンド・ホ
ールド回路１１でノイズの除去をされ、増幅回路１２で
増幅されたあと、アナログ・デジタル変換器１３でデジ
タル信号に変換される。

ＣＣＤ　１０には、タイミング信号発生回路１６で発生
する駆動信号がＣＣＤドライバ１５を介して与えられる
。

タイミング信号発生回路１６からは、アナログ・デジタ
ル変換器１３より出力されるデジタル画像信号の有効区
間を決定するＥＮＢＬ信号（後述）が、例えば複数のＡ
ＮＤゲートで構成されるゲート回路１４へ出力される。

ＣＰＵ１７は、装置全体の制御、および、タイミング信
号発生回路１６の制御をＲＯＭ１８に記憶された制御プ
ログラムを実行することに行なう。

ＲＡＭ１９は、プログラム実行の際にデータの一時記憶
等に使用され、操作部２０は、原稿読み取り開始の指示
、原稿サイズの設定等をオペレータが行なうものである
。

次に、第２図示のタイミング信号発生回路１６の具体的
な回路構成例を第３図を使用して説明する。

発振回路３０は、基本タイミング・クロックを生成する
ための回路であり、発振出力ＣＫは分周カウンタ３１に
され、クロックφ１．φ２を生成する。分周カウンタ３
１は、例えば、スタンダードＴＴＬである７１社の７４
ＬＳＩ６９Ｂのような同期式カウンタが使用でき、本例
ではダウン・カウンタとして使用している。

ＲＡＭ３３は、タイミングを記憶するためのリード、ラ
イト可能なメモリであり、例えば、２に×８バイト構成
の汎用メタティクＲＡＭ等が使用可能である。

セレクタ３２は、ＣＰＵ１７によりＲＡＭ３３をアクセ
スするか、カウンタ３５のカウント信号によりＲＡＭ３
３に記憶されたデータを順次読み出すかを選択するため
の切り換え回路であり、ＣＰＵ１７によりいずれかが選
択制御される。

ＲＡＭ３３へのデータ・アクセスは、ＣＰＵ１７により
双方向バス・ドライバ３４を介して行なわれ、カウンタ
３５のカウント信号によりＲＡＭ３３に記憶されたデー
タを順次読み出す場合には、Ｄタイプ・フリップ・フロ
ップ３６にデータが保持される。

ＮＡＮＤゲート回路３７、ＮＯＲゲート回路３８は、カ
ウンタ３７をクリアするための信号ＨＳをクロックφ１
．φ２．５ＹＮＣ信号より生成するための回路である。

カウンタ３５は、例えば、スタンダードＴＴＬである７
１社の７４ＬＳ１６３のような同期式クリア入力端子を
持フた同期式アップ・カウンタが使用可能である。

第４図は、タイミング信号発生回路の動作タイミングの
例であり、Ｄタイプ・フリップ・フロップ３６より出力
されるタイミング信号の一つであるＥＮＢＬ信号と、前
述のカウンタ３７のクリア用のＨ３信号の様子を示して
いる。

はじめにＲＡＭ３３をＣＰＵ１７でアクセス可能なよう
にセレクタ３２をセットし、ＲＡＭ３３の各データ・ビ
ットを全アドレス領域にわたって双方向性バス・ドライ
バ３４を介してＣＰＵ１７により所定の値にセットする
。例えば、クロックφ１が１マイクロ秒の時に５ＹＮＣ
信号の１周期を１ミリ秒とするためには、本実施例場合
、ＲＡＭ３３の対応するデータ・ビットのアドレス０〜
９９８に値０を書き込んでおき、アドレス９９９以上に
は値ｌを書き込んでおけばよい。

セレクタ３２をカウンタ３５側にセットすると図示のよ
うにカウンタ３５のカウントの途中からＲＡ　Ｍ　３３
の読み出し動作が開始され、その後、始めにＨ３信号が
有効（ローレベル）になった時にクロックφ１．φ２の
位相合わせが行なわれる。その後は、図示のようにＲＡ
Ｍ３３にセットされたデータがアドレス０から順次読み
出され、これにより図のＥＮＢＬ信号のようにＣＰＵ１
７によるＲＡＭ３３へのビットセットに応じた任意のタ
イミング信号がフリップ・フロップ３６から出力される
。

本実施例においては、読み取る原稿サイズによりＥＮＢ
Ｌ信号のエリア制御を行なっている。

また、本実施例において第５図、第６図に示すように、
クロックφ１．φ２２の位相がＨ３が有効となってカウ
ンタ３５のカウント値がＯの時に図示のような位相とな
るように考慮されている。

当然この場合−周期はカウンタ３５が偶数カウントとな
る場合に限られる。

第５図は、クロックφ１．φ２の位相があっている場合
のタイミング・チャートの例を示しており、第６図は、
クロックφ１．φ２の位相があっていない場合のタイミ
ング・チャートの例を示している。

第６図のようにクロックφ１．φ２の位相があっていな
い場合には、例えば、上記の例であればアドレスｎ＝９
９９のときにフリップ・フロップ３６から出力される５
ＹＮＣ信号では、ＨＳ信号が発生しないためにｎ＋１の
アドレスのデータで図示のようにＨ３信号が有効となり
次の周期からは位相の合った状態になる。

このように本実施例においては、自動釣にクロックφ１
．φ２の位相合せが行なわれる。

第７図は、ＣＰＵ１７の制御フロー・チャートの例であ
り、第４図に示すタイミング・チャートに応じた処理を
ステップＳＰＩ〜ＳＰ４にわたって行なっている。

この様に、本実施例によるとタイミング信号の発生のた
めに必要なタイミング及び期間に対応したデータを予め
メモリＲＡＭにセットし、そのメモリの読出しを行なう
ことにより、必要なタイミング信号を得ることができる
。従って、ＲＡＭにセットするデータを変更することに
より、種々のタイミング及び期間のタイミング信号を容
易に得ることが可能となる。

尚、本実施例においては、ＲＡＭ３３のデータ変更にマ
イクロ・コンピュータを想定しているが、例えば、複数
のタイミングをあらかじめリード・オンリー・メモリ等
に記憶しておきハードウェアでＲＡ　Ｍ　３３に転送す
るようにしてもよい。また、ディプスイッチ等でマニュ
アルセットすることも可能である。

〔効　果〕

以上本発明によれば、複雑な複数のタイミング信号を非
常に単純な回路構成で実現しており、また、メモリの記
憶内容を変更或いは選択することによってタイミングの
変更も極めて容易になる。

【図面の簡単な説明】

第１図は本発明を適用した原稿読み取り装置のメカニカ
ルな構成を示す図、 第２図は第１図示の原稿読み取り装置の制御回路の描成
図、 第３図はタイミング信号発生回路の回路構成例、 第４図はタイミング信号発生回路の動作タイミング図、 第５図はクロックφ１．φ２の位相があっている場合の
タイミング・チャート図、 第６図はクロックφ１．φ２の位相があっていない場合
のタイミング・チャート図、 第７図はＣＰＵ１７の制御フロー・チャート図である。 図において、１は密着型ＣＯＤライン・イメージ・セン
サ、２は光源、３は光学系、４は原稿台ガラス、５はパ
ルスモータ、１６はタイミング信号発生回路、３３はＲ
ＡＭ、３５はカウンタである。

Claims (1)

【特許請求の範囲】
1. 所定の繰返し信号をカウントするカウント手段、タイミ
   ング情報を記憶する記憶手段、上記記憶手段のタイミン
   グ情報を変更するデータ変更手段、上記カウント手段に
   よるカウント情報に応じて上記記憶手段に記憶されたタ
   イミング情報を読み出す読み出し制御手段、上記読み出
   されたタイミング情報によりタイミング信号を発生する
   発生手段を有することを特徴とするタイミング信号発生
   装置。