CN111510144A - 模数转换器以及模数转换方法 - Google Patents

Abstract

本申请实施例提供了一种模数转换器以及模数转换方法，该模数转换器包括电容阵列、比较器以及逻辑控制电路，电容阵列的M位电容中的第N位电容被配置为冗余电容；比较器被配置为对输入端的输入信号执行多次比较动作，多次比较动作中包括冗余比较动作；逻辑控制电路被配置为根据每次比较动作得到的一个数字位依次控制M位电容翻转，并得到至少M个数字位；至少M个数字位中，第P个数字位到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；逻辑控制电路还被配置为根据冗余数字位的值调整最终转换结果。本申请实施例提供的模数转换器能够有效提高转换精度。

Description

模数转换器以及模数转换方法

技术领域

本申请涉及模拟数字转换技术领域，具体涉及一种模数转换器以及模数转换方法。

背景技术

逐次逼近型模数转换器(Successive Approximation Register ADC，SAR ADC)是一种具有中等转换精度、中等采样速度的结构，然而在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制造工艺下，却能够保证较低功耗和较小的芯片面积，因此SAR ADC在低功耗领域得到了广泛的应用。但是，低功耗意味着低精度，如何将SAR应用在高精度领域是本领域技术人员亟待解决的问题。

发明内容

鉴于以上问题，本申请实施例提供一模数转换器以及模数转换方法，以解决上述技术问题。

本申请实施例是采用以下技术方案实现的：

一种模数转换器，包括电容阵列、比较器以及逻辑控制电路，电容阵列包括M位电容，其中M位电容中的第N位电容被配置为冗余电容且第M电容为最高位电容；比较器的输入端连接于电容阵列，被配置为对输入端的输入信号执行多次比较动作，其中，多次比较动作中包括冗余比较动作；逻辑控制电路连接比较器以及电容阵列，被配置为根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位；其中，至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；P为大于或等于2的整数；逻辑控制电路还被配置为根据冗余数字位的值调整最终转换结果；M、N分别为正整数，并且N小于或等于M。

在一些实施方式中，比较器被配置为在每次冗余比较动作期间执行n次重复比较动作，其中n为正整数；逻辑控制电路被配置为根据n次重复比较动作结果，确定每次冗余比较动作结果对应的冗余数字位。

在一些实施方式中，逻辑控制电路被配置为在比较器每次执行重复比较动作时确定一个重复数字位，重复数字位的值为1或0，逻辑控制电路根据n个重复数字位中1的位数与0的位数，确定每次冗余比较动作结果对应的冗余数字位。

在一些实施方式中，逻辑控制电路被配置为确定n个重复数字位中1的位数以及0的位数，当1的位数多于0的位数时，逻辑控制电路将冗余数字位置为1；当0的位数多于1的位数时，逻辑控制电路将冗余数字位置为0，其中n为奇数。

在一些实施方式中，逻辑控制电路还被配置为在冗余比较动作期间，保持当前位电容的控制信号不变，当前位电容为逻辑控制电路根据当前冗余比较动作的结果所翻转的电容。

在一些实施方式中，逻辑控制电路还被配置为在根据每次比较动作得到的一个数字位，从高位至低位依次调整M个电容的控制信号。

在一些实施方式中，M位电容中，前两位电容的容值相等，第二位至第M位电容的电容值以2的幂次方递增。

在一些实施方式中，M位电容中的最低位电容被配置为冗余电容，比较器被配置为执行两次冗余比较动作；逻辑控制电路被配置为根据全部比较动作的结果得到M+1个数字位；其中M+1个数字位中的第二个数字位和第一个数字位为冗余数字位，且第二位数字位为逻辑控制电路控制冗余电容翻转所对应的数字位，第一个数字位为最低位数字位。

在一些实施方式中，M+1个数字位中的M-1个数字位为非冗余数字位；逻辑控制电路还被配置为根据M－1个非冗余数字位的值以及两个冗余数字位的值，确定最终转换结果为2a+b－1；其中，a为M-1个非冗余数字位的值，b为两个冗余数字位的值。

本申请实施例还提供一种模数转换方法，应用于上述的模数转换器，该方法包括将M位电容中的第N位配置为冗余电容；对比较器输入端的输入信号执行多次比较动作，其中，多次比较动作中包括冗余比较动作，M、N分别为正整数且N小于等于M；根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位；其中，至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；P为大于或等于2的整数；以及根据冗余数字位的值调整最终转换结果。

本申请实施例提供的模数转换器以及模数转换方法，设置有电容阵列、连接于电容阵列的比较器以及连接于比较器与电容阵列的逻辑控制电路。其中，电容阵列包括M位电容，M位电容中的第N位电容被配置为冗余电容且第M位电容为最高位电容；比较器被配置为对其输入端的输入信号执行多次比较动作，且多次比较动作中包括冗余比较动作；逻辑控制电路被配置为根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位；其中，至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；P为大于或等于2的整数；逻辑控制电路还被配置为根据冗余数字位的值调整最终转换结果。本申请实施例中，比较器在进行比较动作时，逻辑控制电路根据每次的比较结果控制电容阵列中的M位电容翻转，在此过程中，逻辑控制电路根据冗余比较动作的结果控制冗余电容到最低位电容的翻转，进而使得模数转换器对转换过程中的错误更加宽容，最后逻辑控制电路再根据冗余比较动作的结果得到冗余数字位并根据冗余数字位的值调整最终转换结果，从而使得模数转换器的转换结果更加精确，有效提高了模数转换器的转换精度。本申请实施例提供的模数转换器以及模数转换方法能够广泛地应用于上下极板采样电容结构、传统电容翻转策略、单调电容翻转策略、分裂电容翻转策略中，因此也无需增加硬件成本。

本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例提供的模数转换器模块框图。

图2示出了本申请实施例提供的模数转换器的结构示意图。

图3示出了本申请实施例提供的另一种模数转换器的结构示意图。

图4示出了本申请实施例提供的12-bit模数转换器的结构示意图。

图5示出了图4中模数转换器的工作时序示意图。

图6示出了本申请实施例提供的另一种12-bit模数转换器的结构示意图。

图7示出了本申请实施例提供的模数转换方法的流程示意图。

具体实施方式

下面详细描述本申请的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地，仅用于解释本申请，而不能理解为对本申请的限制。

为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示，图1示意性地示出了本申请实施例提供的模数转换器100的模块框图。该模数转换器100包括电容阵列110、比较器120以及逻辑控制电路130；比较器120的输入端连接于电容阵列110；逻辑控制电路130连接于比较器120以及电容阵列110。电容阵列110包括M位电容，其中M位电容中的第N位电容被配置为冗余电容且第M位电容为最高位电容；比较器120被配置为输入端的输入信号执行多次比较动作，多次比较动作中包括冗余比较动作；逻辑控制电路130被配置为根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位，其中至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路130控制冗余电容翻转所对应的数字位；逻辑控制电路130还被配置为根据冗余数字位的值调整最终转换结果；其中P为大于或等于2的整数；M、N分别为正整数，并且N小于或等于M。

冗余电容是模数转换器在转换过程中对转换误差的容忍窗口。冗余比较动作可以理解为多次重复的比较，即比较器基于相同的输入信号进行多次比较，该多次重复比较的结果可以修正模数转换器在转换过程中的出现的误差。在本申请实施例中，不仅根据冗余比较动作的结果控制冗余电容翻转，而且根据冗余比较动作的结果对自该冗余电容到第一位电容的所有电容进行翻转。

本申请实施例提供的模数转换器100，在比较器120进行比较动作时，逻辑控制电路130根据比较器120的冗余比较动作的结果对冗余电容到第一位电容的所有电容进行翻转，逻辑控制电路130再根据全部冗余比较动作的结果得到冗余数字位并根据冗余数字位的值调整最终转换结果。在根据冗余比较动作的结果翻转电容的过程中，错误的翻转将被修正，每次冗余比较动作得到的冗余数字位即代表被修正后的比较结果。那么即使模数转换100器在转换过程中出现错误，通过该冗余数字位也能得到正确的转换结果，从而使得模数转换器100在转换过程中有效提高转换精度。

本申请实施例中，电容阵列110可以采样差分输入信号，也可以采样单端输入信号，待电容阵列110采样完毕，比较器120便可对其输入端的输入信号进行比较，也就是比较电容阵列110极板上的电压信号。本实施例中，电容阵列110采样单端输入信号时与采样差分输入信号时，模数转换器100的原理相同。本实施例仅以电容阵列110采样差分输入信号为例进行举例说明。在本申请实施例的基础上无任何实质性改进均属于本申请所保护的范围。

如图2所示，图示出了本申请实施例提供的模数转换器100基于差分输入信号的结构示意图。电容阵列110包括M位电容，每位电容包括两个电容，其中一个电容为P端电容、另一个电容为N端电容。电容阵列110的每位电容中的P端电容共同组成P端电容阵列Cp，电容阵列110的每位电容中的N端电容共同组成N端电容阵列Cn。

比较器120包括第一输入端以及第二输入端。本实施例中，第一输入端可以为同相输入端、第二输入端可以为反相输入端。比较器120的第一输入端连接于P端电容阵列Cp，比较器120的第二输入端连接于N端电容阵列Cn。在其他的可替代实施例中，第一输入端可以是反相输入端、第二输入端可以是同相输入端，此时比较器比较器120的第一输入端连接于N端电容阵列Cn，比较器120的第二输入端连接于P端电容阵列Cp。

P端电容阵列Cp中的每个电容一端连接比较器120的第一输入端、另一端通过多路开关选择性接收控制信号；N端电容阵列Cn中的每个电容一端连接比较器120的第二输入端、另一端通过多路开关选择性接收控制信号。控制信号包括第一控制信号Vcm、第二控制信号Vref以及第三控制信号Gnd。逻辑控制电路130通过时钟控制多路开关的通断进而将每个电容的控制信号在第一控制信号Vcm、第二控制信号Vref以及第三控制信号Gnd之间切换。逻辑控制电路130还连接于比较器120的输出端以接收比较器120的输出信号并据此控制多路开关所选通的控制信号。模数转换器100还可以包括采样开关Ks，采样开关Ks设置在比较器120的输入端，当采样开关Ks闭合时，电容阵列110可以采样差分输入信号Vip以及Vin。其中P端电容阵列Cp采样输入信号Vip，N端电容阵列Cn采样输入信号Vin。

当电容阵列110采样完成之后，比较器120即可以对其第一输入端与第二输入端的输入信号执行比较动作。具体是对电容阵列110中P端电容阵列Cp与N端电容阵列Cn之间的极板电压进行比较，比较器120对电容阵列110中P端电容阵列Cp与N端电容阵列Cn之间的极板电压进行比较即为比较器120的比较动作。

在一些实施方式中，如果模拟输入信号为单端输入信号，那么电容阵列110中的每位电容仅包括一个电容，且电容阵列110连接在比较器120的其中一个输入端，比较器120的另一个输入端接入预设基准信号，该基准信号的电压可以为零也可以不为零。比较器120在进行比较时，将电容阵列110极板上的信号与该基准信号进行比较。

在比较器120的比较过程中，逻辑控制电路130依次控制电容阵列110中的电容从高位至低位逐次翻转。电容阵列110的每位电容中两个电容的容值是相等的，由于每位电容中的两个电容的容值相等，以下将每位电容中任一电容的容值代表该位电容的容值。电容阵列110中从第M位电容Cm至第一位电容C1的位数逐次减小，第M位电容Cm为最高位电容，第一位电容C1为最低位电容。在电容阵列110的M位电容中，前两位电容的容值相等，第二位电容C2至第M位电容Cm的电容值以2的幂次方递增。前两位电容也即两位低位电容(第一位电容C1以及第二位电容C2)。假设第一位电容C1的容值为C₀，根据比较器120的比较顺序第M位电容Cm至第一位电容C1的容值可以依次为2^M-2C₀···2^i-2C₀···2²C₀、2¹C₀、C₀、C₀；其中i为电容阵列110中每位电容的位数。

进一步地，在电容阵列110的转换期间，逻辑控制电路130根据比较器120上一次比较动作的结果调整当前比较动作施加在电容上的控制信号。具体而言，在采样之后比较器120对P端电容阵列Cp和N端电容阵列Cn上的电压进行比较，一次比较动作得到一个比较结果，逻辑控制电路130根据该比较结果调整下一次比较动作施加在电容上控制信号。逻辑控制电路130调整电容的控制信号的过程也即控制电容翻转。逻辑控制电路130根据每次比较动作的结果控制下一位电容翻转。例如，在比较器120执行首次比较动作之后，逻辑控制电路130即根据比较结果控制电容阵列110中的最高位的第M位电容Cm翻转，再根据第二次比较动作的结果控制第M-1位电容Cm-1翻转。

比较器120的每一次比较动作完毕，逻辑控制电路130即得到一个与该比较动作结果对应的数字位。例如，比较器120在执行首次比较动作之后，逻辑控制电路130根据该次比较动作的结果生成码值D[M]，该码值也即一个数字位。逻辑控制电路130再根据码值D[M]控制电容阵列110中最高位的第M位电容Cm翻转。如果D[M]＝1，逻辑控制电路130则将第M位电容Cm中P端电容的控制信号调整为第三控制信号Gnd、将N端电容的控制信号调整为第二控制信号Vref；如果D[M]＝0，逻辑控制电路130则将第M位电容Cm中P端电容的控制信号调整为第二控制信号Vref、将N端电容的控制信号调整为第三控制信号Gnd。

本申请实施例中，电容阵列110中的M位电容中的第N位电容Cn被配置为冗余电容，其中1≤N≤M；M、N为整数。在比较器120进行比较的过程中，逻辑控制电路130根据每次比较动作得到的一个数字位依次控制第M位电容Cm至第一位电容C1翻转。待比较完毕后，逻辑控制电路130可以得到至少M个数字位。在该至少M个数字位中，自第P个数字位起至最低位数字位为冗余数字位，每一个冗余数字位对应一次冗余比较动作的结果，该第P个数字位为逻辑控制电路130控制冗余电容翻转所对应的数字位；P为大于或等于2的整数。当逻辑控制电路130得到该第P个数字位时，逻辑控制电路130根据该第P个数字位控制冗余电容翻转。该第P个数字也是冗余数字位，而冗余数字位是由冗余比较动作得到的，也就是说，逻辑控制电路130是根据冗余比较动作的结果来控制冗余电容翻转的，并且在冗余电容翻转之后，逻辑控制电路130仍然根据冗余比较动作的结果控制之后较低位电容依次翻转，直至最低位电容。需要说明的是，当比较器120最后一次冗余比较动作完成后逻辑控制电路130得到最低位数字位时，由于比较器120全部的比较动作已完成，因此此时逻辑控制电路130便不需要再控制电容翻转。

本实施例中，冗余比较可以理解为多次比较，假设一次冗余比较中包括n次比较(n为正整数且n≥2)，那么至少一次冗余比较则包括n次或n的多倍次比较。冗余比较动作相对于非冗余比较动作而言，比较噪声更小，比较结果更准确。高位非冗余比较动作得到的不准确比较结果会造成电容的错误翻转，而冗余电容能够容忍高位电容的错误翻转，从而使得模数转换器100的转换精度更高。当N＝M时，最高位的第M位电容Cm被配置为冗余电容，也就是说，从最高位的第M位电容Cm开始到最末位的第一位电容C1，对每位电容的翻转均是根据冗余比较动作的结果来进行，最后逻辑控制电路130得到的至少M个数字位中所有的数字位均为冗余数字位。由于冗余数字位是通过冗余比较动作而得到的，最后模数转换器100通过逻辑控制电路130根据冗余数字位的值调整最终的转换结果时，精度能够达到最高。当N≠M时，除最高位的第M位电容Cm之外，其余的电容均可以被配置为冗余电容。此时对第M位电容Cm至N+1位电容Cn+1中的每位电容的翻转均是根据普通的非冗余比较动作的结果来进行，而对第N位电容Cn至第一位电容C1中的每位电容的翻转均是根据冗余比较动作的结果来进行。比较器120在所有的比较动作完成之后，逻辑控制电路130得到的至少M个数字位中既包括非冗余数字位也包括冗余数字位。最后模数转换器100通过逻辑控制电路130根据冗余数字位的值调整最终的转换结果时，能够在保证高精度的同时并减小功耗。

本申请实施例提供的模数转换器100能够广泛地应用于上下极板采样电容结构、传统电容翻转策略、单调电容翻转策略、分裂电容翻转策略中，因此无需额外硬件成本。

本实施例提供的模数转换器，设置有电容阵列、连接于电容阵列的比较器以及连接于比较器与电容阵列的逻辑控制电路。其中，电容阵列包括M位电容，M位电容中的第N位电容被配置为冗余电容且第M位电容为最高位电容；比较器被配置为对其输入端的输入信号执行多次比较动作，且多次比较动作中包括冗余比较动作；逻辑控制电路被配置为根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位；其中，至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；P为大于或等于2的整数；逻辑控制电路还被配置为根据冗余数字位的值调整最终转换结果。本申请实施例中，比较器在进行比较动作时，逻辑控制电路根据每次的比较结果控制电容阵列中的M位电容翻转，在此过程中，逻辑控制电路根据冗余比较动作的结果控制冗余电容到最低位电容的翻转，进而使得模数转换器对转换过程中的错误更加宽容，最后逻辑控制电路再根据冗余比较动作的结果得到冗余数字位并根据冗余数字位的值调整最终转换结果，从而使得模数转换器的转换结果更加精确，有效提高了模数转换器的转换精度。本申请实施例提供的模数转换器以及模数转换方法能够广泛地应用于上下极板采样电容结构、传统电容翻转策略、单调电容翻转策略、分裂电容翻转策略中，因此也无需增加硬件成本。

如图3所示，本申请实施例还提供一种模数转换器200，该模数转换器200具有与上述模数转换器100相同的结构。

本实施例中，模数转换器200在上述模数转换器100的基础上，逻辑控制电路230还被配置为根据每次比较动作得到的一个数字位，从高位至低位依次调整M个电容的控制信号。对于最高位的第M位电容Cm至第N+1位电容Cn+1而言，逻辑控制电路230根据普通的非冗余比较动作的结果来控制第M位电容Cm至第N+1位电容Cn+1依次翻转。非冗余比较也即只进行一次比较，在此过程中，比较器220比较一次后，逻辑控制电路230即改变当前位电容的控制信号，以对当前位电容进行翻转。例如，在比较器220首次比较后，逻辑控制电路230的得到最高位的数字位，此时逻辑控制电路230根据该最高位的数字位调整最高位的第M位电容Cm的控制信号，以对该第M位电容Cm进行翻转；在第M位电容Cm翻转之后，比较器220再次进行比较，此时逻辑控制电路230得到次高位的数字位，此时逻辑控制电路230根据该次高位的数字位调整次高位的第M-1位电容Cm-1的控制信号，以对该第M位电容Cm进行翻转，上述过程依次进行，直至第N+1位电容Cn+1翻转完毕。对于第N位电容Cn至第一位电容C1而言，逻辑控制电路230根据冗余比较动作的结果来控制第N位电容Cn至第一位电容C1依次翻转。在此过程中，比较器220每执行一次冗余比较动作之后，逻辑控制电路230即改变当前位电容的控制信号，以对当前位电容进行翻转。例如比较器220首次冗余比较动作之后，逻辑控制电路230的得到一冗余数字位，该冗余数字位也即与该冗余电容对应数字位，此时逻辑控制电路230根据该冗余数字位调整该冗余电容的控制信号，以对该冗余电容进行翻转；在第冗余电容翻转之后，比较器220再次进行冗余比较动作，此时逻辑控制电路230得到又一个冗余数字位，此时逻辑控制电路230根据有又一次得到的冗余数字位调整冗余电容下一位电容的控制信号，以对该冗余电容下一位电容进行翻转，上述过程依次进行，直至逻辑控制电路230得到最低位数字位。由于逻辑控制电路230得到最低位数字位后即说明模数转换器200已转换完毕，因此无需再翻转电容，也就是说逻辑控制电路230不根据该最低位数字位翻转任何电容，而最低位的第一位电容C1是逻辑控制电路230根据次低位数字位来进行翻转的。

进一步地，逻辑控制电路230还被配置为在冗余比较期间，保持当前位电容的控制信号不变。如前所述，在比较器220执行普通的非冗余比较动作期间，当前位电容为逻辑控制电路230根据当前的非冗余比较动作的结果所翻转的电容；而在比较器220执行冗余比较动作期间，当前位电容为逻辑控制电路230根据当前冗余比较动作的结果所翻转的电容。在冗余比较动作期间，比较器220进行多次重复的比较，每一次比较之后逻辑控制电路230都保持当前位电容的控制信号不变，也即不翻转当前位电容，只有在冗余比较动作完毕之后，才对当前位电容进行翻转。在冗余比较动作期间，逻辑控制电路230通过保持当前电容上的控制信号不变，进而确保本次冗余比较中的每次比较中，比较器都是基于同样的输入信号进行比较动作，从而使得最后得到的冗余数字位能够准确地反应出此次冗余比较动作的比较结果。

进一步地，比较器220还被配置为在每次冗余比较动作期间，执行n次重复比较动作，逻辑控制电路230被配置为根据n次重复比较动作结果，确定每次冗余比较动作结果对应的冗余数字位，n为正整数。在冗余比较动作期间，比较器220执行n次重复比较动作之后，逻辑控制电路230可以得到比较器220的n个重复比较结果，每个重复比较结果都是比较器220基于相同的输入信号比较的。逻辑控制电路230根据该n个重复比较结果可以进一步得到该次冗余比较动作完整的冗余比较结果，进而确定与该次冗余比较结果对应的冗余数字位。由于该冗余数字位是通过比较器对相同的输入信号进行多次比较的结果整合而来，因此，该冗余数字位能够更加精确地反应此次冗余比较动作的比较结果。

进一步地，逻辑控制电路230还被配置为在比较器220每次执行重复比较动作时确定一个重复数字位，重复数字位的值为1或0，逻辑控制电路230根据n个重复数字位中1的位数与0的位数，确定每次冗余比较动作结果对应的冗余数字位。冗余比较动作期间，比较器220每进行重复比较一次，即输出一个电平信号。当比较器220完成一次冗余比较动作之后，比较器220将输出n个电平信号，其中每一个电平信号对应的码值都代表在本次冗余比较动作期间的一次重复比较结果。逻辑控制电路230根据n个电平信号对应的码值确定n个数字位的取值。该n个数字位构成一个二进制数码，每位的值为1或0。最后逻辑控制电路230再根据n个数字位中1或的0的位数，来确定每次冗余比较动作的结果所对应的冗余数字位。具体而言，当1的位数多于0的位数时，逻辑控制电路230将该次冗余比较动作所对应的冗余数字位置为1；当0的位数多于1的位数时，逻辑控制电路230将该次冗余比较动作所对应的冗余数字位置位0。其中n为奇数。

在一个具体的实施例中，若n＝5，也就是比较器220在冗余比较动作期间对进行5次重复比较。假设比较器220的5次重复比较动作输出5个码值10010；逻辑控制电路230得到5个重复数字位D[5:1]＝10010。在重复数字位D[5:1]中，1的位数有2位，0的位数有3位，0的位数多于1的位数。因此，逻辑控制电路230可以将该次冗余比较动作的结果所对应的冗余数字位置为0。值得指出的是，从数字位D[5:1]可以看出，在每次冗余比较动作中即使比较器对相同的输入信号进行的重复多次比较，其结果也可能不一致，可见在非冗余比较动作时比较器220的比较结果与实际可能会存在较大差异，这些差异可能是由测量误差、电容匹配异常或系统噪声、温度、工艺等因素导致。本申请实施例在中，通过上述方式将冗余比较动作期间比较器220重复多次比较的结果整合，即使在重复多次比较中出现了错误，最终也能得到正确的比较结果，进而提高模数转换器200转换过程中的容忍度，提高转换精度。

本实施例中，将最低位电容配置为冗余电容，也即第一位电容C1为冗余电容，比较器220被配置为执行两次冗余比较动作；逻辑控制电路230被配置为根据全部比较动作的结果得到M+1个数字位；其中M+1个数字位中的第二个数字位和第一个数字位为冗余数字位，且第二位数字位为逻辑控制电路230控制冗余电容翻转所对应的数字位，第一个数字位为最低位数字位。在本实施例中，将最低位的第一位电容C1配置为冗余电容后，比较器220执行两次冗余比较动作，在进行第一次冗余比较动作后，逻辑控制电路230即根据该次冗余比较动作对应的冗余数字位控制最低位的第一位电容C1翻转，该冗余数字位也即次低位的第二个数字位；第一位电容C1翻转之后，比较器220再进行第二次冗余比较动作，最后逻辑控制电路230即得到最低位的第一个数字位，得到最低位的第一个数字位之后，逻辑控制电路230也就不再控制任何电容翻转，在此过程中，逻辑控制电路230得到M+1个数字位。在传统的模数转换器中，由于最低位的第一位电容无需翻转，因此M位的模数转换器最后即得到M个数字位，相比于传统的模数转换器，本实施例提供的模数转换器200对最低位的第一位电容进行翻转，进而增加了比较过程，对转换过程中错误的容忍度更高。

进一步，在M+1个数字位中，最低位的第一个数字位和次低位的第二个数字位是两个冗余数字位；其余的M-1个数字位为普通的非冗余数字位。逻辑控制电路230根据M－1个非冗余数字位的值以及两个冗余数字位的值，确定最终转换结果为2a+b－1；其中，a为M-1个非冗余数字位的值，b为两个冗余数字位的值。通过上述过程，将M+1数字位整合成M个数字位，实际上是将最后两个冗余数字位整合成一个数字位，使得模数转换器200在转换过程中对错误的容忍度极大，有效提高转换精度，并且本实施例将最低位的第一位电容C1配置为冗余电容，使得模数转换器200所需执行冗余比较动作的次数较少，因此所需的时钟控制也较少，从而使模数转换器200能够在保持低功耗运行的同时，能够保证模数转换高精度和高速率的转换。

在一些实施方式中，也可以将除第一位电容C1之外的任意位电容配置为冗余电容，也即N≠1。此时原理与上述N＝1时一致，也需对最低位的第一位电容C1进行一次额外的翻转，原理不再赘述。

如图4所示，图示出了本实施例提供的12-bit SAR ADC的结构示意图，该12-bitSAR ADC为差分结构，用于对差分输入信号进行模数转换，以获得12位的二进制数值。以下以12-bit SAR ADC为例，对本申请中的模数转换的原理进行说明。实际上，本申请提供的模数转换器200能够广泛地应用于上下极板采样电容结构、传统电容翻转策略、单调电容翻转策略、分裂电容翻转策略中。另外，以下仅对N＝1的情形进行举例，也就是最低位的第一位电容C1被配置为冗余电容的情形。

电容阵列210包括12位电容(C12～C1)，且其中P端电容阵列Cp的下极板采样输入信号Vip、上极板接收控制信号(第一控制信号Vcm/第二控制信号Vref/第三控制信号Gnd)；N端电容阵列Cn的上极板采样输入信号Vin、下极板接收控制信号(第一控制信号Vcm/第二控制信号Vref/第三控制信号Gnd)。本实施例中，第一控制信号Vcm的电压值可以为第二控制信号Vref的电压值的一半；第三控制信号Gnd为零电位。

如图5所示，图为本申请实施例提供的模数转换器200的工作时序图。其中，信号sample为采样开关Ks的控制信号，当信号sample为高电平时，采样开关Ks闭合；当信号Sample为低电平时，采样开关Ks断开。时钟信号clk为比较器220的工作时钟，当时钟信号clk为高电平时，比较器220对其输入端的输入信号比较一次。data为逻辑控制电路230得到的数字位。

采样阶段：当信号sample为高电平时，采样开关Ks闭合，电容阵列210采样差分输入信号Vip和Vin；此时逻辑控制电路230将电容阵列210的每个电容的控制信号复位为第一控制信号Vcm。

转换阶段：当信号sample为低电平时，采样开关Ks断开，电容阵列210采样完成，时钟信号clk开始控制比较器220对其输入端的输入信号进行比较。比较器220首先进行第一次非冗余比较动作，输出一个码值，逻辑控制电路230对应获得一个数字位D[12]。逻辑控制电路230根据D[12]的值切换最高位的第十二位电容C12的控制信号。若D[12]＝1，逻辑控制电路230将第十二位电容C12中P端电容的控制信号切换为第三控制信号Gnd，并将N端电容的控制信号切换为第二控制信号Vref；若D[12]＝0，逻辑控制电路230将第十二位电容C12中P端电容的控制信号切换为第二控制信号Vref，并将N端电容的控制信号切换为第三控制信号Gnd。同理，在比较器220后续的比较过程中，逻辑控制电路230根据比较器220每次的比较结果控制电容翻转，也即根据比较器220每次的比较结果切换下一次比较动作中P端电容和N端电容的控制信号，直至控制第二位电容C2完成翻转。此时逻辑逻辑控制电路230得到11个非冗余数字位D[12:2]。

当逻辑控制电路230根据数字位D[2]完成对第二位电容C2的翻转之后，比较器220开始进入冗余比较动作阶段。本实施例中，n取值为5，也就是每次冗余比较动作期间，比较器220重复比较5次。

第一次冗余比较动作阶段：逻辑控制电路230在保持P端电容和N端电容的控制信号不变的情况下，对相同的输入信号重复执行5次比较。在此期间，比较器220输出5个码值，相应地逻辑控制电路230得到5个码值。假设这5个码值为10110，那么1的位数为3位，0的位数为2位；此时1的位数多于0的位数，逻辑控制电路230将第一次冗余比较动作得到的数字位置为1，得到一个冗余数字位D[1]＝1。逻辑控制电路230根据D[1]将第一位电容C1中P端电容的控制信号切换为第三控制信号Gnd，并将N端电容的控制信号切换为第二控制信号Vref，以对第一位电容C1进行翻转。假设上述5个码值为10100，那么1的位数为2位，0的位数为3位；此时0的位数多于1的位数，逻辑控制电路230将DA[5]的值第一次冗余比较动作得到的数字位置为0，并得到一个冗余数字位D[1]＝0。此时逻辑控制电路230将第一位电容C1中P端电容的控制信号切换为第二控制信号Vref；并将N端电容的控制信号切换为第三控制信号Gnd，对，以对第一位电容C1进行翻转。逻辑控制电路230对第一位电容C1进行翻转之后，比较器220将进入下一冗余比较动作阶段。

第二次冗余比较动作阶段：同理，逻辑控制电路230在保持第一位电容C1中P端电容和N端电容的控制信号不变的情况下，对另一个相同的输入信号重复执行5次比较。在此期间，比较器220输出5个码值，相应地逻辑控制电路230得到5个码值。其中，假设这5个码值为10110，那么1的位数为3位，0的位数为2位；此时1的位数多于0的位数，逻辑控制电路230将第二次冗余比较动作得到的数字位置为1，得到一个冗余数字位D[0]＝1；假设5个码值为10100，1的位数为2位，0的位数为3位；此时0的位数多于1的位数，逻辑控制电路230则将第二次冗余比较动作得到的数字位置为0，得到一个冗余数字位D[0]＝0。值得指出的是，此时比较器220的全部比较动作均已完成，逻辑控制电路230无需再根据D[0]来调整第一位电容C1的控制信号，也即无需再对任何电容进行翻转。

最后，逻辑控制电路230将得到13个数字位，其中包括11个非冗余数字位D[12:2]以及2个冗余数字位D[1:0]。由于该模数转换器200为12bit。因此，逻辑控制电路230可将该13个数字位整合成12个数字位，整合后的12个数字位便是模数转换器200本次的最终转换结果。具体而言，逻辑电路通过公式2a+b－1对该13个数字位进行整合，其中a为11个非冗余数字位的值，b为两个冗余数字位的值。例如，若D[12:0]＝1101110111011，其中D[12:2]＝11011101110，D[1:0]＝11，则最后的转换结果为2*D[12:2]+D[11]-1＝‘11011101110’+‘11’-1＝‘110111011110’。

本实施例提供的模数转换器，在比较器进行比较动作时，逻辑控制电路根据每次的比较结果控制电容阵列中的M位电容翻转，在此过程中，逻辑控制电路根据冗余比较动作的结果控制冗余电容到最低位电容的翻转，进而使得模数转换器对转换过程中的错误更加宽容，最后逻辑控制电路再根据冗余比较动作的结果得到冗余数字位并根据冗余数字位的值调整最终转换结果，从而使得模数转换器的转换结果更加精确，有效提高了模数转换器的转换精度。本申请实施例提供的模数转换器以及模数转换方法能够广泛地应用于上下极板采样电容结构、传统电容翻转策略、单调电容翻转策略、分裂电容翻转策略中，因此也无需增加硬件成本。

进一步地，本申请实施例提供的模数转换器200可以广泛地应用在测量领域。通常来说，当模数转换器200应用在测量领域时，其测量过程包括基准测量阶段以及实际测量阶段，通过在基准测量阶段测量设备处于基准状态时的基准测量值，再在实际测量阶段测量当前状态的实际测量值，进而计算出实际测量值与基准测量值之间的变化值，该变化值也就是当前状态的检测值相对于基准状态的检测值的增量。以应用在触摸检测中为例，基准状态可以是未触摸时的状态，也可以是一段时长的触摸中较早时刻的状态，可通过对该增量及预设的触摸阈值的对比来确定用户是否进行了有效的触摸动作，如果达到触摸阈值，则系统将对该触摸做出反应。

传统的模数转换器如果在转换的过程中出现比较的决策失误，则直接影响到后续的所有转换，最后导致转接结果不准确，使得系统无法对用户的触摸做出正确的反应。本申请实施例提供的模数转换器200，即使在高位的转换中出现比较的决策失误，也可以后续低位转换中通过对低位电容的冗余比较纠正转换结果，从而确保系统能够准确地识别用户的触摸动作，做出正确的反应。

另外，本申请实施例提供的模数转换器200，在转换的过程中，如果高位电容的转换结果的增量已经达到了触摸阈值，可以直接停止后续电容的转换，并告知系统对该触摸做出反应，进而减小了转换期间能量的损耗，实现低功耗运行；如果高位电容的转换结果的增量未达到触摸阈值，也即表示输入信号小，用户的触摸压力小，此时可以通过低位电容进行高精度转换，从而准确地识别用户的触摸状态。例如，在12-bit SAR ADC中，如果通过第九位电容的转换结果与基准测量值之间的差异已经达到触摸阈值，则无需对后续所有的电容进行转换，此时仅通过4次比较便可以对触摸做出反应，提高了模数转换器响应速度并减小了能量损耗。

如图6所示，本实施例还提供另一种模数转换器300。本实施例中，该模数转换器300仅以12-bit SAR ADC进行说明，在实际中，该模数转换器300可以是任意bit的SAR ADC。该12-bit SAR ADC与前述实施例中12-bit SAR ADC的区别在于，模数转换器300中的电容阵列310包括13位电容(C12～Cnr～C1)，该13位电容之中的第N位电容被配置为冗余电容，其余的12位电容为主电容。该冗余电容可以被配置作为第N-1位电容的冗余电容。本实施例中，以N＝6为例进行说明，也即第N位电容为第五电容C5的冗余电容C5r，且冗余电容C5r的电容值与第五位电容C5的电容值相等。

在本实施例中，在比较器320的比较期间，逻辑控制电路330根据冗余比较动作的结果依次控制该冗余电容C5r至第二位电容C2翻转，每次冗余比较动作分别包括至少三次基于相同控制信号的重复比较动作。需要说明的是，由于此时相当于在传统的12-bit SARADC中差插入一位冗余电容，因此，逻辑控制电路330在得到最后一个冗余数字位时，可以无需对最低位的第一位电容C1进行额外的翻转，该最后一个冗余数字位也就是最低位的数字位。

采样阶段时，本实施例的模数转换器300与前述实施例过程相同，在此不再赘述。

转换阶段：比较器320首先根据非冗余比较动作的结果对依次对最高位的第十三位电容C12至第七位电容C6进行翻转。逻辑控制电路330根据其中7次非冗余比较动作的结果得到7个数字位D[12:6]。当第七位电容C6翻转完成之后，比较器320即进入冗余比较动作阶段。

冗余比较动作阶段：在此阶段，比较器320根据冗余比较动作的结果依次对冗余电容C5r至第二位电容C2进行翻转。当第二位电容C2翻转完成之后，比较器320进行最后一次冗余比较动作，逻辑控制电路330根据该冗余比较动作的结果得到最后一个冗余数字位，也即最低位的数字位；逻辑控制电路330在得到最低位的数字位后即代表模数转换器300已经转换完毕，此时逻辑控制电路330即无需控制最低位的第一位电容C1翻转。最后逻辑控制电路330将得到7个数字位D[12:6]以及6个冗余数字位D[5r:1]。

最终，逻辑控制电路330将13个数字位整合成12个数字位输出。

本实施例提供的模数转换器，通过在12-bit SAR ADC中插入一位冗余电容，并根据冗余比较动作的结果依次对该冗余电容至低位电容进行翻转，不仅能够保证在较低功耗运行的同时提高转换精度，而且能够避免模数转换器在转换的过程中出现失码的现象。

如图7所示，本申请实施例还提供一种模数转换方法400，该模数转换方法可以应用于上述的模数转换器，同时还能广泛地应用在下极板采样电容结构、传统电容翻转策略、单调电容翻转策略、分裂电容翻转策略中。该方法400包括：

S1：将M位电容中的第N位配置为冗余电容。

本实施例中，通过电容阵列采样模拟输入信号，电容阵列可以包括M位电容，且将M位电容中的第N位被配置为冗余电容。M、N分别为正整数，并且N小于或等于M。

S2：对比较器输入端的输入信号执行多次比较动作。

通过电容阵列对模拟输入信号进行采样之后，比较器对电容阵列极板上的电压进行比较，每对电容阵列极板上的电压也即比较器输入端的输入信号，比较器对电容阵列极板上的电压比较也即执行比较动作。

进一步地，多次比较动作中包括冗余比较动作。冗余比较可以理解为多次比较，假设一次冗余比较中包括n次比较(n为正整数且n≥2)，那么至少一次冗余比较则包括n次或n的多倍次比较。冗余比较动作相对于非冗余比较动作而言，能够容忍电容的翻转错误，使电容的翻转状态更加准确，从而使得模数转换器的转换精度更高。

S3：根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位。

本实施例中，至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；P为大于或等于2的整数。

在采样之后比较器对电容阵列极板上的电压进行比较，一次比较动作得到一个比较结果，逻辑控制电路根据该比较结果调整下一次比较动作施加在电容上控制信号。逻辑控制电路调整电容的控制信号的过程也即控制电容翻转。逻辑控制电路根据每次比较动作的结果控制下一位电容翻转。例如，在比较器执行首次比较动作之后，逻辑控制电路即根据比较结果控制电容阵列中的最高位的第M位电容Cm翻转，再根据第二次比较动作的结果控制第M-1位电容Cm-1翻转。

本实施例中，在比较器进行比较的过程中，逻辑控制电路根据每次比较动作得到的一个数字位依次控制第M位电容Cm至第一位电容翻转。待比较完毕后，逻辑控制电路可以得到至少M个数字位。在该至少M个数字位中，自第P个数字位起至最低位数字位为冗余数字位，每一个冗余数字位对应一次冗余比较动作的结果，该第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；P为大于或等于2的整数。当逻辑控制电路得到该第P个数字位时，逻辑控制电路根据该第P个数字位控制冗余电容翻转。该第P个数字也是冗余数字位，而冗余数字位是由冗余比较动作得到的，也就是说，逻辑控制电路是根据冗余比较动作的结果来控制冗余电容翻转的，并且在冗余电容之后，逻辑控制电路仍然根据冗余比较动作的结果控制之后较低位电容依次翻转，直至最低位电容。需要说明的是，当比较器最后一次冗余比较动作完成后逻辑控制电路得到最低位数字位时，由于比较器全部的比较动作已完成，因此此时逻辑控制电路便不需要再控制电容翻转。

S4：根据冗余数字位的值调整最终转换结果。

本实施例中，冗余数字位是通过冗余比较动作而得到的，最后模数转换器通过逻辑控制电路根据冗余数字位的值调整最终的转换结果时，精度能够达到最高。

本申请实施例提供的模数转换方法，通过将M位电容中的第N位配置为冗余电容，然后对比较器输入端的输入信号执行多次比较动作，根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位，最后根据冗余数字位的值调整最终转换结果，使得模数转换器在转换过程中能够有效提高转换精度。

以上，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以较佳实施例揭示如上，然而并非用以限定本申请，任何本领域技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案内容，依据本申请的技术实质对以上实施例所作的任何简介修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (10)

1.一种模数转换器，其特征在于，包括：

电容阵列，所述电容阵列包括M位电容，其中M位所述电容中的第N位电容被配置为冗余电容且第M电容为最高位电容，M、N分别为正整数，并且N小于等于M；

比较器，输入端连接于所述电容阵列，被配置为对所述输入端的输入信号执行多次比较动作，其中，多次所述比较动作中包括冗余比较动作；以及

逻辑控制电路，连接所述比较器以及所述电容阵列，被配置为根据每次所述比较动作得到的一个数字位依次控制所述M位电容翻转，并根据全部所述比较动作的结果得到至少M个数字位；

其中，所述至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个所述冗余数字位对应一次所述冗余比较动作的结果；所述第P个数字位为所述逻辑控制电路控制所述冗余电容翻转所对应的数字位；P为大于或等于2的整数；所述逻辑控制电路还被配置为根据所述冗余数字位的值调整最终转换结果。

2.如权利要求1所述的模数转换器，其特征在于，所述比较器被配置为在每次所述冗余比较动作期间执行n次重复比较动作，其中n为正整数；所述逻辑控制电路被配置为根据n次重复比较动作结果，确定每次所述冗余比较动作结果对应的所述冗余数字位。

3.如权利要求2所述的模数转换器，其特征在于，所述逻辑控制电路被配置为在所述比较器每次执行重复比较动作时确定一个重复数字位，所述重复数字位的值为1或0，所述逻辑控制电路根据n个所述重复数字位中1的位数与0的位数，确定每次所述冗余比较动作结果对应的所述冗余数字位。

4.如权利要求3所述的模数转换器，其特征在于，所述逻辑控制电路被配置为确定n个所述重复数字位中1的位数以及0的位数，当所述1的位数多于所述0的位数时，所述逻辑控制电路将所述冗余数字位置为1；当所述0的位数多于所述1的位数时，所述逻辑控制电路将所述冗余数字位置为0，其中n为奇数。

5.如权利要求1～4任一项所述的模数转换器，其特征在于，所述逻辑控制电路还被配置为在所述冗余比较动作期间，保持当前位电容的控制信号不变，所述当前位电容为所述逻辑控制电路根据当前冗余比较动作的结果所翻转的电容。

6.如权利要求1～4任一项所述的模数转换器，其特征在于，所述逻辑控制电路还被配置为在根据每次所述比较动作得到的一个数字位，从高位至低位依次调整所述M个电容的控制信号。

7.如权利要求1～4任一项所述的模数转换器，其特征在于，所述M位电容中，前两位电容的容值相等，第二位至第M位电容的电容值以2的幂次方递增。

8.如权利要求1～4任一项所述的模数转换器，其特征在于，所述M位电容中的最低位电容被配置为冗余电容，所述比较器被配置为执行两次所述冗余比较动作；所述逻辑控制电路被配置为根据全部所述比较动作的结果得到M+1个数字位；其中所述M+1个数字位中的第二个数字位和第一个数字位为所述冗余数字位，且所述第二位数字位为所述逻辑控制电路控制所述冗余电容翻转所对应的数字位，所述第一个数字位为最低位数字位。

9.如权利要求8所述的模数转换器，其特征在于，所述M+1个数字位中的M-1个数字位为非冗余数字位；所述逻辑控制电路还被配置为根据所述M－1个非冗余数字位的值以及两个所述冗余数字位的值，确定所述最终转换结果为2a+b－1；其中，a为所述M-1个非冗余数字位的值，b为两个所述冗余数字位的值。

10.一种模数转换方法，应用于上述权利要求1～9任一项所述的模数转换器，其特征在于，包括：

将M位电容中的第N位配置为冗余电容；

对比较器输入端的输入信号执行多次比较动作，其中，多次所述比较动作中包括冗余比较动作，M、N分别为正整数且N小于等于M；

根据每次所述比较动作得到的一个数字位依次控制所述M位电容翻转，并根据全部所述比较动作的结果得到至少M个数字位；其中，所述至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个所述冗余数字位对应一次所述冗余比较动作的结果；所述第P个数字位为所述逻辑控制电路控制所述冗余电容翻转所对应的数字位；P为大于或等于2的整数；以及

根据所述冗余数字位的值调整最终转换结果。

Images