CN115940949A - 分裂电容结构逐次逼近模数转换器校准电路及方法 - Google Patents

分裂电容结构逐次逼近模数转换器校准电路及方法 Download PDF

Info

Publication number
CN115940949A
CN115940949A CN202211605143.6A CN202211605143A CN115940949A CN 115940949 A CN115940949 A CN 115940949A CN 202211605143 A CN202211605143 A CN 202211605143A CN 115940949 A CN115940949 A CN 115940949A
Authority
CN
China
Prior art keywords
capacitor
calibration
array
dac
cdac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211605143.6A
Other languages
English (en)
Other versions
CN115940949B (zh
Inventor
赵忠武
韩正琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Jiantian Electronics Co ltd
Original Assignee
Hefei Jiantian Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Jiantian Electronics Co ltd filed Critical Hefei Jiantian Electronics Co ltd
Priority to CN202211605143.6A priority Critical patent/CN115940949B/zh
Publication of CN115940949A publication Critical patent/CN115940949A/zh
Application granted granted Critical
Publication of CN115940949B publication Critical patent/CN115940949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明的一种分裂电容结构逐次逼近模数转换器校准电路及方法，包括比较器、MSB阵列、LSB阵列、数字逻辑控制电路、分裂电容Cs及CDAC失配校准电路；分裂电容Cs的左右端分别与LSB阵列和MSB阵列相接；CDAC失配校准电路包括CDAC电容阵列和CDAC失配校准控制逻辑模块；CDAC电容阵列一端接LSB阵列；CDAC失配校准控制逻辑模块根据所述的比较器的输出，产生控制逻辑控制CDAC阵列中的开关阵列。本发明采用桥接电容结构引入的固有冗余电容作为校准DAC，合理的选择DAC精度和校准范围，结合校准时序，完成对MSB的电容匹配误差进行数字校准，不再需要额外的电容校准阵列，节约芯片成本。

Description

分裂电容结构逐次逼近模数转换器校准电路及方法
技术领域
本发明涉及数据转换器技术领域，具体涉及一种分裂电容结构逐次逼近模数转换器校准电路及方法。
背景技术
模数转换器是将模拟信号转换为数字信号的接口电路，广泛应用于信号检测与信号处理领域。逐次逼近模数转换器由于其面积和功耗方面的优势，近来受到工业界的普遍关注。受限于片上电容的匹配精度的限制，一般超过10比特精度需要校准电路。
采用分裂电容结构的数据转换器，能够显著减少电容的个数，配合校准技术，可以显著降低电路的面积与功耗。这里的校准方法属于数字前台校准方式。其原理是利用校准DAC完成对每个需要校准电容的数字量化并将数字信息存储，即得到每个DAC电容的实际权重，在每次转换完成后由数字校准算法计算出正确的数字值。
用一个辅助的、额外的校准DAC来完成数字校准，这是一种常见的方法。这无疑增加了电路的面积。同时校准DAC也会引入额外的寄生电容。
也可以采用冗余电容的方式来代替校准DAC，但这种方式时序相对复杂。
发明内容
本发明提出的一种分裂电容结构逐次逼近模数转换器校准电路，可至少解决上述技术问题之一。
为实现上述目的，本发明采用了以下技术方案：
一种分裂电容结构逐次逼近模数转换器校准电路，包括比较器、MSB阵列、LSB阵列及数字逻辑控制电路，还包括分裂电容Cs(或桥接电容Cs)及CDAC失配校准电路；
所述的分裂电容Cs的左右端分别与LSB阵列和MSB阵列相接，并通过开关与共模参考相接；
所述MSB阵列另一端通过开关阵列接输入信号或者共模参考电平；
所述LSB阵列另一端通过开关阵列接输入信号或者共模参考电平；
所述比较器一端接MSB阵列，另一端接参考电平；对于差分转换器而言，另一端则接差分侧MSB电容阵列；
所述比较器的输出端连接到所述数字逻辑控制电路；
所述数字逻辑控制电路通过开关阵列对所述的MSB阵列和LSB阵列进行控制；
所述CDAC失配校准电路包括CDAC电容阵列和CDAC失配校准控制逻辑模块；
所述CDAC电容阵列一端接LSB阵列，另一端通过开关阵列与共模参考电平相接；如果是差分结构，另一端接另外一组MSB阵列；
所述CDAC失配校准控制逻辑模块根据所述的比较器的输出，产生控制逻辑控制CDAC阵列中的开关阵列；
所述CDAC失配校准电路用于在模数转换器中对电容的失配进行校准，校准码存储于存储器中。
进一步的，还包括输入失调补偿电路，所述比较器的输出端连接所述输入失调补偿电路；
所述输入失调补偿电路用于在模数转换中对所述比较器的失调进行校准。
另一方面，本发明还公开一种分裂电容结构逐次逼近模数转换器校准方法，采用上述的分裂电容结构逐次逼近模数转换器校准电路，其中，电压/电流基准为电容DAC提供电压参考，为比较器提供电流偏置；
采样时，MSB阵列的电容下极板接至输入信号；在逐次逼近的过程中，SAR控制逻辑根据比较器的输出结果，控制电容DAC将MSB和LSB的下极板接至参考电压或者地；
则对ADC进行校准，步骤如下：
将分裂电容Cs取值为基本电容即单位电容C的整数倍值；
当Cs取值为大于1倍的基本电容值时，会产生冗余的电容Cc；将冗余电容Cc作为校准过程中的辅助DAC电容，用此辅助DAC来测量需要校准的电容失配；只要辅助DAC的输出范围能够涵盖电容失配的范围，那么电容的失配值就用辅助DAC的输出值表示出来。
进一步的，还包括对辅助DAC电容进行排列，将辅助电容DAC的LSB取主ADC的LSB的1/2或者1/4。
进一步的，采用11bit分裂结构ADC，分裂电容结构的分裂电容Cs、单位电容C、冗余电容Cc以及LSB DAC的位数p有如下关系：
(2p-1)Cs-Cc＝2pC
若Cs＝2C，p＝6，则Cc＝62C；
在Cc中选35个电容，16C，8C，4C，2C，1C，1/2C,1/2C构成5bit校准DAC，其LSB为整个ADC的LSB的一半；
1/2C由两个单位电容串联而成；如果匹配误差超出此5bit校准DAC的范围，将剩余的固定电容27C接入VREF或GND，再进行校准DAC的逐次逼近。
进一步的，还包括电容失配的校准方法如下：
采用6bit LSB DAC电容的匹配精度，选取设定的单位电容C；失配只是发生在MSB端；校准从MSB DAC的低位Ca开始；将LSB所有电容和Ca分别接VREF，由于电容失配，X点的电位会偏离共模电平，利用冗余电容组成的校准DAC进行逐次逼近，得到Ca电容的实际权重；然后依次进行其它MSB电容的校准，得到每一个电容的实际权重。
进一步的，还包括校准当前电容的权重时，要考虑之前已经校准过的电容，即计算当前电容的实际权重时，要用低位已校准电容的实际权重，将这些实际权重的数字值存储起来，每次转换完成后由数字校准算法电路给出实际的二进制数字值。
由上述技术方案可知，本发明的分裂电容结构逐次逼近模数转换器校准电路及方法，采用桥接电容结构引入的固有冗余电容作为校准DAC，因采用单位电容作为桥接电容，必然会引入冗余电容。利用固有的冗余电容作为校准DAC的电容阵列，合理的选择DAC精度和校准范围，结合校准时序，完成对MSB的电容匹配误差进行数字校准，不再需要额外的电容校准阵列。这种技术方案，充分利用了桥接电容结构中的冗余电容，减少桥接电容结构的电容阵列数目，一方面使得芯片面积可以得到缩减，节约芯片成本；另一方面，也使得DAC这列较为紧凑，有利于芯片版图设计。
本发明通过分裂电容结构(也称作比例缩放结构)的桥接电容(或称比例电容)用整数比来实现，这样会提供LSB和MSB之间的匹配性。如果桥接电容为单位电容的整数倍(N>1)时，需要有冗余电容。可以利用这些冗余电容对MSB电容来进行数字校准。这样，在达到增加LSB和MSB之间的匹配性的同时，也可以完成对高位电容的校准。只要高位电容的失配不超出冗余电容的校准范围，经校准后可以达到预期的精度。
总的来说，本发明不需要额外的电容校准阵列。充分利用桥接电容结构中的冗余电容，减小设计成本。
附图说明
图1是本发明实施例的电路结构框图；
图2是本发明实施例的5bit冗余电容形成的校准DAC。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
如图1所示，本实施例所述的分裂电容结构逐次逼近模数转换器校准电路，包括含有比较器、分裂电容组成的DAC、开关单元、电压/电流基准、以及逐次逼近控制逻辑；
具体的说，本发明实施例的一种逐次逼近型模数转换器校准电路，其包含：比较器、分裂电容Cs、MSB阵列、LSB阵列、输入失调补偿电路、数字逻辑控制电路、CDAC失配校准电路；
CDAC失配校准电路由CDAC电容阵列和CDAC失配校准控制逻辑组成；
所述的桥接电容的左右端分别与LSB阵列和MSB阵列相接,并可以通过开关与共模参考相接；
所述的MSB阵列另一端通过开关阵列接输入信号或者共模参考电平；
所述的LSB阵列另一端通过开关阵列接输入信号或者共模参考电平；
所述的比较器一端接MSB阵列，另一端接参考电平；对于差分转换器而言，另一端则接差分侧MSB电容阵列；
所述的比较器的输出端连接到所述的数字逻辑控制电路和所述的输入失调补偿电路；
所述的数字逻辑控制电路通过开关阵列对所述的MSB阵列和LSB阵列进行控制；
所述的CDAC阵列一端接LSB阵列，另一端通过开关阵列与共模参考电平相接；
所述的CDAC失配校准控制逻辑根据所述的比较器的输出，产生控制逻辑控制CDAC阵列中的开关阵列；失配校准电路用于在模数转换器中对电容的失配进行校准，校准码存储于存储器中；
所述的输入失调补偿电路用于在模数转换中对所述的比较器的失调进行校准。
如图1所示，电压/电流基准为电容DAC提供电压参考，为比较器提供电流偏置。采样时，MSB阵列的电容下极板接至输入信号。在逐次逼近的过程中，SAR控制逻辑根据比较器的输出结果，控制电容DAC将MSB和LSB的下极板接至参考电压或者地。在一些高精度的应用中，对比较器的输入失调电压要求比较高，需要对其进行补偿或校准，如图1中的右下角所示。此外，由于电容匹配精度的限制以及寄生电容引起的非线性可能会使ADC的性能达不到设计要求，这就需要对ADC进行校准。校准有很多种方式，图1中是利用C-DAC校准模块(图中左下角模块)进行前台校准。
本方案里，对主ADC即待校准分裂结构ADC进行校准的基本原理是：将分裂电容Cs根据设计公式，取值为基本电容(单位电容C)的整数倍值，这样避免了分数电容引起的匹配性问题。当Cs取值为大于1倍的基本电容值时，会产生冗余的电容Cc。将冗余电容Cc作为校准过程中的辅助DAC电容(即前述CDAC、或者CDAC电容阵列)，用此辅助DAC来测量需要校准的电容失配。只要辅助DAC的输出范围能够涵盖电容失配的范围，那么电容的失配值就可以用辅助DAC的输出值表示出来。为了获得较好的校准精度，可以对辅助DAC电容进行适当排列，将辅助电容DAC的LSB取为主ADC的LSB的1/2或者1/4。
这里以11bit分裂结构ADC为例，不局限于11bit，来说明其原理具体实现方式。
分裂电容结构的分裂电容Cs、单位电容C、冗余电容Cc以及LSB DAC的位数p有如下关系：
(2p-1)Cs-Cc＝2p C
若Cs＝2C，p＝6，则Cc＝62C。
为了使校准时可以采用逐次逼近逻辑，在Cc中选35个电容(1/2C由两个单位电容串联而成)，16C，8C，4C，2C，1C，1/2C,1/2C构成5bit校准DAC，如图2所示，图2为5bit冗余电容形成的校准DAC，其LSB为整个ADC的LSB的一半。如果匹配误差超出此5bit校准DAC的范围，可以将剩余的固定电容27C接入VREF或GND，再进行校准DAC的逐次逼近。在进行电容失配校准之前，必须先进行比较器失调的校准，其方法这里不再赘述。
电容失配的校准方法如下：
6bit LSB DAC电容的匹配精度由设计保证，选取适当的单位电容C。因而失配只是发生在MSB端。校准从MSB DAC的低位Ca开始。将LSB所有电容和Ca分别接VREF，由于电容失配，X点的电位会偏离共模电平，利用上述的冗余电容组成的校准DAC进行逐次逼近，可以得到Ca电容的实际权重。然后依次进行其它MSB电容的校准，得到每一个电容的实际权重。注意校准当前电容的权重时，需要考虑之前已经校准过的电容，即计算当前电容的实际权重时，要用低位已校准电容的实际权重。将这些实际权重的数字值存储起来，每次转换完成后由数字校准算法电路给出实际的二进制数字值。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种分裂电容结构逐次逼近模数转换器校准电路，包括比较器、MSB阵列、LSB阵列及数字逻辑控制电路，其特征在于，还包括分裂电容Cs及CDAC失配校准电路；
所述的分裂电容Cs的左右端分别与LSB阵列和MSB阵列相接，并通过开关与共模参考相接；
所述MSB阵列另一端通过开关阵列接输入信号或者共模参考电平；
所述LSB阵列另一端通过开关阵列接输入信号或者共模参考电平；
所述比较器一端接MSB阵列，另一端接工模参考电平，如果是差分结构，另一端接另外一组MSB阵列；
所述比较器的输出端连接到所述数字逻辑控制电路；
所述数字逻辑控制电路通过开关阵列对所述的MSB阵列和LSB阵列进行控制；
所述CDAC失配校准电路包括CDAC电容阵列和CDAC失配校准控制逻辑模块；
所述CDAC电容阵列一端接LSB阵列，另一端通过开关阵列与共模参考电平相接；
所述CDAC失配校准控制逻辑模块根据所述的比较器的输出，产生控制逻辑控制CDAC电容阵列中的开关阵列；
所述CDAC失配校准电路用于在模数转换器中对MSB阵列中电容的失配进行校准，校准码存储于存储器中。
2.根据权利要求1所述的分裂电容结构逐次逼近模数转换器校准电路，其特征在于：还包括输入失调补偿电路，所述比较器的输出端连接所述输入失调补偿电路；
所述输入失调补偿电路用于在模数转换中对所述比较器的失调进行校准。
3.一种分裂电容结构逐次逼近模数转换器校准方法，采用权利要求1或2所述的分裂电容结构逐次逼近模数转换器校准电路，其特征在于：
电压/电流基准为电容DAC提供电压参考，为比较器提供电流偏置；
采样时，MSB阵列的电容下极板接至输入信号；在逐次逼近的过程中，SAR控制逻辑根据比较器的输出结果，控制电容DAC将MSB和LSB的下极板接至参考电压或者地；
对主ADC即待校准分裂结构ADC进行校准，步骤如下：
将分裂电容Cs取值为基本电容即单位电容C的整数倍值；
当Cs取值为大于1倍的基本电容值时，会产生冗余的电容Cc；将冗余电容Cc作为校准过程中的辅助CDAC电容阵列，用此辅助DAC来测量需要校准的电容失配；只要辅助DAC的输出范围能够涵盖电容失配的范围，那么电容的失配值就用辅助DAC的输出值表示出来。
4.根据权利要求3所述的分裂电容结构逐次逼近模数转换器校准方法，其特征在于：还包括对辅助DAC电容进行排列，将辅助电容DAC的LSB取分裂结构ADC的LSB的1/2或者1/4。
5.根据权利要求4所述的分裂电容结构逐次逼近模数转换器校准方法，其特征在于：采用11bit分裂结构ADC，分裂电容结构的分裂电容Cs、单位电容C、冗余电容Cc以及LSB DAC的位数p有如下关系：
(2p-1)Cs-Cc＝2pC
若Cs＝2C，p＝6，则Cc＝62C；
在Cc中选35个电容，16C，8C，4C，2C，1C，1/2C,1/2C构成5bit校准DAC，其LSB为整个ADC的LSB的一半；
1/2C由两个单位电容串联而成；如果匹配误差超出此5bit校准DAC的范围，将剩余的固定电容27C接入VREF或GND，再进行校准DAC的逐次逼近。
6.根据权利要求4所述的分裂电容结构逐次逼近模数转换器校准方法，其特征在于：还包括电容失配的校准方法如下：
采用6bit LSB DAC电容的匹配精度，选取设定的单位电容C；失配只是发生在MSB端；校准从MSB DAC的低位Ca开始；将LSB所有电容和Ca分别接VREF，由于电容失配，X点的电位会偏离预期的共模参考电平，利用冗余电容组成的校准DAC对X点进行逐次逼近，得到Ca电容的实际权重；然后依次进行其它MSB电容的校准，得到每一个电容的实际权重。
7.根据权利要求6所述的分裂电容结构逐次逼近模数转换器校准方法，其特征在于：
还包括校准当前电容的权重时，要考虑之前已经校准过的电容，即计算当前电容的实际权重时，要用低位已校准电容的实际权重，将这些实际权重的数字值存储起来，每次转换完成后由数字校准算法电路给出实际的二进制数字值。
CN202211605143.6A 2022-12-14 2022-12-14 分裂电容结构逐次逼近模数转换器校准电路及方法 Active CN115940949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211605143.6A CN115940949B (zh) 2022-12-14 2022-12-14 分裂电容结构逐次逼近模数转换器校准电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211605143.6A CN115940949B (zh) 2022-12-14 2022-12-14 分裂电容结构逐次逼近模数转换器校准电路及方法

Publications (2)

Publication Number Publication Date
CN115940949A true CN115940949A (zh) 2023-04-07
CN115940949B CN115940949B (zh) 2023-07-25

Family

ID=86653829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211605143.6A Active CN115940949B (zh) 2022-12-14 2022-12-14 分裂电容结构逐次逼近模数转换器校准电路及方法

Country Status (1)

Country Link
CN (1) CN115940949B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
EP2403144A1 (en) * 2010-06-30 2012-01-04 University of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN104124967A (zh) * 2014-07-10 2014-10-29 天津大学 一种分段电容阵列型逐次逼近模数转换器校准结构及方法
WO2015154671A1 (zh) * 2014-04-09 2015-10-15 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
WO2016056889A1 (en) * 2014-10-10 2016-04-14 Mimos Berhad A successive approximation analog to digital converter and method for calibrating thereof
CN106374930A (zh) * 2016-09-28 2017-02-01 东南大学 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN110401449A (zh) * 2019-09-04 2019-11-01 福州大学 一种高精度sar adc结构及校准方法
CN110995264A (zh) * 2019-12-26 2020-04-10 上海贝岭股份有限公司 Cdac的电容失配的校准系统和逐次逼近型adc
CN113810052A (zh) * 2021-09-22 2021-12-17 思瑞浦微电子科技（苏州）股份有限公司 基于电容失配校准电路的逐次逼近模数转换器
CN114640350A (zh) * 2022-03-30 2022-06-17 中国科学技术大学 逐次逼近模数转换器、校准方法及工作方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
EP2403144A1 (en) * 2010-06-30 2012-01-04 University of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
WO2015154671A1 (zh) * 2014-04-09 2015-10-15 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN104124967A (zh) * 2014-07-10 2014-10-29 天津大学 一种分段电容阵列型逐次逼近模数转换器校准结构及方法
WO2016056889A1 (en) * 2014-10-10 2016-04-14 Mimos Berhad A successive approximation analog to digital converter and method for calibrating thereof
CN106374930A (zh) * 2016-09-28 2017-02-01 东南大学 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN110401449A (zh) * 2019-09-04 2019-11-01 福州大学 一种高精度sar adc结构及校准方法
CN110995264A (zh) * 2019-12-26 2020-04-10 上海贝岭股份有限公司 Cdac的电容失配的校准系统和逐次逼近型adc
CN113810052A (zh) * 2021-09-22 2021-12-17 思瑞浦微电子科技（苏州）股份有限公司 基于电容失配校准电路的逐次逼近模数转换器
CN114640350A (zh) * 2022-03-30 2022-06-17 中国科学技术大学 逐次逼近模数转换器、校准方法及工作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
.M SAVITHA等: ""14 -bit Low Power Successive Approximation ADC using Two Step Split Capacitive array DAC with multiplexer switching"", 《2018 SECOND INTERNATIONAL CONFERENCE ON ADVANCES IN ELECTRONICS, COMPUTERS AND COMMUNICATIONS (ICAECC)》, pages 184 - 187 *
张浩松: ""一种采用新型低功耗sub-ADC的Pipelined-SAR ADC设计"", 《中国优秀硕士学位论文全文数据库•信息科技辑》, vol. 2020, no. 7, pages 1 - 78 *

Also Published As

Publication number Publication date
CN115940949B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
EP2579464B1 (en) Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
US8525720B2 (en) Non-binary successive approximation analog to digital converter
CN110086468B (zh) 一种非二进制逐次逼近型模数转换器的权重校准方法
US20110227774A1 (en) Successive approximation register analog-digital converter and method for operating the same
CN108574487B (zh) 逐次逼近寄存器模数转换器
JPH0348700B2 (zh)
CN111052612A (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
TW202101914A (zh) 類比數位轉換器之校正電路及校正方法
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
CN109120263B (zh) 一种基于数字调制校正的逐次逼近模数转换器
CN113037287A (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN112039528B (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN109802678B (zh) 逐次逼近模数转换器及其数字校准方法和装置
CN113839672B (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN114050827A (zh) 应用于电容三段式逐次逼近型模数转换器的数字校准方法
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN116155285A (zh) 一种基于数字域编码重映射的数模转换器校准方法
US7633415B2 (en) System and method for calibrating digital-to-analog convertors
CN115940949B (zh) 分裂电容结构逐次逼近模数转换器校准电路及方法
CN113810052B (zh) 基于电容失配校准电路的逐次逼近模数转换器
CN109802674B (zh) 逐次逼近模数转换器及其数字校准方法和装置
Lan et al. A Two-step SAR ADC with Synchronous DEM Calibration Achieving Up to 15% Power Reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant