CN106896283A - 测量电容失配特性的电路结构及测量方法 - Google Patents

Abstract

本发明公开了一种测量电容失配特性的电路结构及测量方法，包含第一电容阵列及第二电容阵列、第一及第二数模转换器、比较器以及逐次逼近寄存器逻辑，还有若干开关。本发明针对小尺寸电容，第一电容阵列通过开关的开关机制产生包含电容失配信息的电压，通过逐次逼近寄存器逻辑、数模转换器、比较器以及失调补偿电容组成逐次逼近寄存器模数转换器SAR ADC，先校准比较器的输入失调电压，再将包含电容失配信息的电压量化为数字信号，从逐次逼近寄存器逻辑的输出端口输出，避免了探针直接测量电容值。

Description

测量电容失配特性的电路结构及测量方法

技术领域

本发明涉及半导体制造领域，特别是指一种测量电容失配特性的电路结构。

背景技术

CMOS工艺中的电容器被广泛应用在开关电容电路中。为了最小化开关能量，单位电容的尺寸也越来越小，小尺寸单位电容的失配会变大。评估所希望的随机失配，来选择单位电容尺寸，是开关电容电路设计过程中的重要步骤。

现有的基于探针的直接测量电容随机失配方法受限于焊盘寄生电容、测量设备的解析度和精度等问题，只能测量相对较大的1pF级电容，很难测量小尺寸电容。电路设计者通过间接的方法来评估小电容的随机失配。

处理基于探针测量方法限制的方法是采样定制的电容测试结构，将随机失配的信息转换成更容易测量的信号，比如电压信号和频率信号。

发明内容

本发明所要解决的技术问题是提供一种测量电容失配特性的电路结构，测量小尺寸电容的输出特性。

为解决上述问题，本发明所述的测量电容失配特性的电路结构，包含第一电容阵列及第二电容阵列、第一及第二数模转换器、比较器以及逐次逼近寄存器逻辑，还有若干开关所述第一电容阵列与第二电容阵列均为多个电容并联，第一电容阵列与第二电容阵列包含的电容数量相同，且为偶数；第二电容阵列的下极板并联接地，上极板并联之后接比较器的反向输入端；第一电容阵列的上极板并联接比较器的正向输入端，第一电容阵列的电容，除最后一个电容之外，其余每个电容的下极板均对应接有一个单刀双掷开关，所有单刀双掷开关的一个端口并联接地，另一端口并联接一参考电压；第一电容阵列最后一个电容接一单刀三掷开关，单刀三掷开关的前两个端口与单刀双掷开关的接法相同，第三个端口与第二数模转换器相连；

所述比较器的正向输入端与反向输入端之间还接有两开关，两开关的一端并联接一共模电压，两开关的另一端分别与正向输入端与反向输入端连接；

第一数模转换器具有四个端口：第一端口通过一失调补偿电容Cos接比较器的反向输入端，第二端口接参考电压，第三端口接地，第四端口接逐次逼近寄存器逻辑；

第二数模转换器具有四个端口：第一端口接所述单刀三掷开关的第三端口，第二端口接参考电压，第三端口接地，第四端口接逐次逼近寄存器逻辑；

所述比较器的输出接逐次逼近寄存器逻辑，逐次逼近寄存器逻辑输出端口输出数字信号。

进一步地，所述第一数模转换器及第二数模转换器均为M位电阻型DAC。

进一步地，所述第一数模转换器及第二数模转换器、比较器、逐次逼近寄存器逻辑以及失调补偿电容Cos组成逐次逼近寄存器模数转换器SAR ADC(SAR:SuccessiveApproximation Register)。

进一步地，所述的SAR ADC将电容失配信息量化为数字信号，从逐次逼近寄存器逻辑输出端口输出。

本发明所述的测量电容失配特性的电路结构的测量方法，包含：首先，将第一及第二开关闭合，第一电容阵列的上极板接共模电压VCM，下极板都接地，第二电容阵列的上极板接共模电压VCM，下极板都接地，第一数模转换器输入控制为100000，电容阵列预充电；

再将第一及第二开关打开，逐次逼近寄存器逻辑、第一数模转换器、失调补偿电容和比较器组成的逐次逼近模数转换器，测量比较器的输入失调电压，并将其量化保存为offset_reg；

将第一及第二开关闭合，第一电容阵列上极板接共模电压VCM，单数序号的电容的下极板接地，偶数序号的电容的下极板接参考电压，第二电容阵列的上极板接共模电压VCM，下极板接地，第一数模转换器输入控制为100000，电容阵列预充电；

将第一及第二开关打开，第一电容阵列的单数序号电容与偶数序号电容的下极板接法互换，即与上一步相反，第一电容阵列电荷再分配，产生匹配误差电压V_Δ。

将第一电容阵列的最后一个电容的单刀三掷开关接入第二数模转换器，第一数模转换器的输入控制为offset_reg保存的值，逐次逼近寄存器逻辑、第二数模转换器、第一电容阵列的最后一个电容CP_N以及比较器组成的逐次逼近模数转换器，对匹配误差电压V_Δ进行量化，量化结果由逐次逼近寄存器逻辑输出，V_Δ被量化为D{V_Δ}。

将每个单位电容建模成服从高斯正态分布，平均值为C_u，标准偏差为σ_u；每个单位电容和它最邻近的单位电容之间存在有限的协方差σ² _ab，与其他的单位电容之间相互独立，产生的匹配误差电压的方差为：

其中μ_x＝0，μ_y＝NC_u；

那么Var(V_Δ)可以整理为：

σ_x可由单位电容模型得到：

那么得到Var(V_Δ)为：

对于大的单位电容个数N，这种开关机制可以抑制有限最邻近相关协方差，这样就可以得到单位电容的失配特性系数σ_u/C_u：

本发明所述的测量电容失配特性的电路结构，第一电容阵列通过开关的开关机制产生包含电容失配信息的电压，通过逐次逼近寄存器逻辑、两个数模转换器、比较器以及第一电容阵列的最后一个电容CP_N组成逐次逼近模数转换器SAR ADC，先校准比较器的输入失调电压，再将包含电容失配信息的电压量化为数字信号，从逐次逼近寄存器逻辑的输出端口输出，避免了探针直接测量电容值。

附图说明

图1是本发明测量电容失配特性的电路结构。

图2是比较器输入失调校准1。

图3是比较器输入失调校准2。

图4是产生失调误差电压1。

图5是产生失调误差电压2。

图6是数字量化失调误差电压。

附图标记说明

101是第一电容阵列，102是第二电容阵列，103是逐次逼近寄存器逻辑。

具体实施方式

本发明所述的测量电容失配特性的电路结构，如图1所示，包含第一电容阵列101及第二电容阵列102、第一数模转换器DAC1及第二数模转换器DAC2、比较器COMP以及逐次逼近寄存器逻辑103，还有若干开关S₁～S_N,所述第一电容阵列与第二电容阵列均为多个电容并联形成，第一电容阵列101与第二电容阵列102包含的电容数量相同，且为偶数；第二电容阵列102的下极板并联接地，上极板并联之后接比较器COMP的反向输入端；第一电容阵列的上极板并联接比较器的正向输入端，第一电容阵列的电容，除最后一个电容之外，其余每个电容的下极板均对应接有一个单刀双掷开关S₁～S_N-1，所有单刀双掷开关的一个端口并联接地，另一端口并联接一参考电压VREF；第一电容阵列101最后一个电容接一单刀三掷开关S_N，单刀三掷开关的前两个端口与单刀双掷开关的接法相同，第三个端口与第二数模转换器DAC2相连(VDAC2)；

所述比较器的正向输入端与反向输入端之间还接有两开关S_NEG和S_POS，两开关的一端并联接一共模电压VCM，两开关的另一端分别与正向输入端与反向输入端连接；

第一数模转换器具有四个端口：第一端口通过一失调补偿电容Cos接比较器的反向输入端，第二端口接参考电压，第三端口接地，第四端口接逐次逼近寄存器逻辑；

第二数模转换器DAC2具有四个端口：第一端口接所述单刀三掷开关的第三端口(VDAC2)，第二端口接参考电压VREF，第三端口接地，第四端口接逐次逼近寄存器逻辑103；

所述比较器COMP的输出接逐次逼近寄存器逻辑103，逐次逼近寄存器逻辑输出端口输出数字信号DOUT。

所述第一数模转换器及第二数模转换器均为M位电阻型DAC。

所述第一数模转换器DAC1及第二数模转换器DAC2、比较器COMP、逐次逼近寄存器逻辑103以及第一电容阵列的最后一个电容CP_N、失调补偿电容C_OS组成逐次逼近寄存器模数转换器SAR ADC,将电容失配信息量化为数字信号，从逐次逼近寄存器逻辑输出端口输出。

参考图2，开关S_POS和S_NEG闭合，电容阵列101电容上极板VPOS接VCM，电容下极板都接GND，电容阵列102电容上极板VNEG接VCM，电容下极板都接GND，DAC1的输入控制为100000，电容阵列预充电。

参考图3，开关S_POS和S_NEG打开，SAR Logic 103、DAC1、C_OS和比较器COMP组成的SARADC测量比较器COMP的输入失调电压，并将其量化值保存为Offset_reg。

参考图4，开关S_POS和S_NEG闭合，电容阵列101电容上极板VPOS接VCM，电容下极板接GND或VREF(单数电容接GND，双数电容接VREF)，电容阵列102电容上极板VNEG接VCM，电容下极板都接GND，DAC1的输入控制为100000，电容阵列预充电。

参考图5，开关S_POS和S_NEG打开，电容阵列101电容下极板接与上一步相反的电位，电容阵列101电荷再分配，产生匹配误差电压V_Δ：

参考图6，开关S_N接VDAC2，DAC1的输入控制为Offset_reg保存的值，由SAR Logic103、DAC1、DAC2、CP_N、C_OS和比较器COMP组成的SAR ADC，对匹配误差电压进行量化，量化结果由DOUT输出，V_Δ被量化为D{V_Δ}。即在测量比较器失调时SAR ADC由SAR Logic 103、DAC1、失调电容C_OS以及比较器COMP组成，在测量匹配误差电压时SAR ADC由SAR Logic 103、DAC2、CP_N以及比较器COMP组成。

将每个单位电容建模成服从高斯正态分布，平均值为C_u，标准偏差为σ_u。

由于单位电容尺寸很小，并且相互靠近，用最邻近模型来考虑单位电容之间的相关性。每个单位电容和它最邻近的单位电容之间存在有限的协方差σ² _ab，与其他的单位电容之间相互独立。

产生的匹配误差电压的方差为：

其中μ_x＝0，μ_y＝NC_u。

那么Var(V_Δ)可以整理为：

σ_x可由单位电容模型得到：

那么得到Var(V_Δ)为：

从失配误差电压方差公式可以看出，对于大的单位电容个数N，这种开关机制可以抑制有限最邻近相关协方差，这样就可以得到单位电容的失配特性系数σ_u/C_u：

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种测量电容失配特性的电路结构，包含第一电容阵列及第二电容阵列、第一及第二数模转换器、比较器以及逐次逼近寄存器逻辑，还有若干开关；

其特征在于：所述第一电容阵列与第二电容阵列均为多个电容并联，第一电容阵列与第二电容阵列包含的电容数量相同，且为偶数；第二电容阵列的下极板并联接地，上极板并联之后接比较器的反向输入端；第一电容阵列的上极板并联接比较器的正向输入端，第一电容阵列的电容，除最后一个电容之外，其余每个电容的下极板均对应接有一个单刀双掷开关，所有单刀双掷开关的一个端口并联接地，另一端口并联接一参考电压；第一电容阵列最后一个电容接一单刀三掷开关，单刀三掷开关的前两个端口与单刀双掷开关的接法相同，第三个端口与第二数模转换器相连；

所述比较器的正向输入端与反向输入端之间还接有第一及第二开关，两开关的一端并联接一共模电压，两开关的另一端分别与正向输入端与反向输入端连接；

第一数模转换器具有四个端口：第一端口通过一失调补偿电容接比较器的反向输入端，第二端口接参考电压，第三端口接地，第四端口接逐次逼近寄存器逻辑；

第二数模转换器具有四个端口：第一端口接所述单刀三掷开关的第三端口，第二端口接参考电压，第三端口接地，第四端口接逐次逼近寄存器逻辑；

所述比较器的输出接逐次逼近寄存器逻辑，逐次逼近寄存器逻辑输出端口输出数字信号。

2.如权利要求1所述的测量电容失配特性的电路结构，其特征在于：所述第一数模转换器及第二数模转换器均为M位电阻型DAC。

3.如权利要求1所述的测量电容失配特性的电路结构，其特征在于：所述第一数模转换器及第二数模转换器、比较器、逐次逼近寄存器逻辑以及失调补偿电容组成逐次逼近模数转换器。

4.如权利要求3所述的测量电容失配特性的电路结构，其特征在于：所述的逐次逼近模数转换器将电容失配信息量化为数字信号，从逐次逼近寄存器逻辑输出端口输出。

5.一种测量电容失配特性的电路结构的测量方法，其特征在于：首先，将第一及第二开关闭合，第一电容阵列的上极板接共模电压，下极板都接地，第二电容阵列的上极板接共模电压，下极板都接地，第一数模转换器输入控制为100000，电容阵列预充电；

再将第一及第二开关打开，由逐次逼近寄存器逻辑、第一数模转换器及失调补偿电容和比较器组成的逐次逼近模数转换器，测量比较器的输入失调电压，并将其量化保存为offset_reg；

将第一及第二开关闭合，第一电容阵列上极板接共模电压，单数序号的电容的下极板接地，偶数序号的电容的下极板接参考电压，第二电容阵列的上极板接共模电压，下极板接地，第一数模转换器输入控制为100000，电容阵列预充电；

将第一及第二开关打开，第一电容阵列的单数序号电容与偶数序号电容的下极板接法互换，即与上一步相反，第一电容阵列电荷再分配，产生匹配误差电压V_Δ。

将第一电容阵列的最后一个电容的单刀三掷开关接入第二数模转换器，第一数模转换器的输入控制为offset_reg保存的值，逐次逼近寄存器逻辑、第二数模转换器、第一电容阵列的最后一个电容和比较器组成的逐次逼近模数转换器，对匹配误差电压V_Δ进行量化，量化结果由逐次逼近寄存器逻辑输出，V_Δ被量化为D{V_Δ}。

6.如权利要求5所述的测量电容失配特性的电路结构的测量方法，其特征在于：将每个单位电容建模成服从高斯正态分布，平均值为C_u，标准偏差为σ_u；每个单位电容和它最邻近的单位电容之间存在有限的协方差σ² _ab，与其他的单位电容之间相互独立，产生的匹配误差电压的方差为：

$Var\left(V_{\mathrm{\Δ}}\right)\≈{\mathrm{VREF}}^2{\left(\frac{{\mathrm{\μ}}_x}{{\mathrm{\μ}}_y}\right)}^2\[{\left(\frac{{\mathrm{\σ}}_x}{{\mathrm{\μ}}_x}\right)}^2+{\left(\frac{{\mathrm{\σ}}_y}{{\mathrm{\μ}}_y}\right)}^2-\frac{2Cov(X,Y)}{{\mathrm{\μ}}_x{\mathrm{\μ}}_y}\]$

其中μ_x＝0，μ_y＝NC_u；

那么Var(V_Δ)可以整理为：

$Var\left(V_{\mathrm{\Δ}}\right)\≈\frac{{\mathrm{VREF}}^2}{N^2{C}_u^2}{\mathrm{\σ}}_x^2;$

σ_x可由单位电容模型得到：

${\mathrm{\σ}}_x^2={\mathrm{N\σ}}_u^2-2{\mathrm{\σ}}_{ab}^2;$

那么得到Var(V_Δ)为：

$Var\left(V_{\mathrm{\Δ}}\right)\≈\frac{{\mathrm{VREF}}^2}{N}\[{\left(\frac{{\mathrm{\σ}}_u}{C_u}\right)}^2-\frac{2}{N}{\left(\frac{{\mathrm{\σ}}_{ab}}{C_u}\right)}^2\]$

对于大的单位电容个数N，这种开关机制可以抑制有限最邻近相关协方差，这样就可以得到单位电容的失配特性系数σ_u/C_u：

$\frac{{\mathrm{\σ}}_u}{C_u}=\sqrt{N}\frac{Stdev\left(V_{\mathrm{\Δ}}\right)}{VREF}=\sqrt{N}\frac{Stdev\left(D\right\{V_{\mathrm{\Δ}}\left\}\right)}{2^M}.$