CN109586720A - 模数转换器及其工作方法 - Google Patents

模数转换器及其工作方法 Download PDF

Info

Publication number
CN109586720A
CN109586720A CN201711166830.1A CN201711166830A CN109586720A CN 109586720 A CN109586720 A CN 109586720A CN 201711166830 A CN201711166830 A CN 201711166830A CN 109586720 A CN109586720 A CN 109586720A
Authority
CN
China
Prior art keywords
grade
signal
adc
digit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711166830.1A
Other languages
English (en)
Other versions
CN109586720B (zh
Inventor
马丁·金纽亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109586720A publication Critical patent/CN109586720A/zh
Application granted granted Critical
Publication of CN109586720B publication Critical patent/CN109586720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/345—Analogue value compared with reference values for direct conversion to a residue number representation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明的实施例提供了一种模数转换器(ADC)，具有：输入端，配置为接收模拟输入电压信号；第一级ADC，连接至输入端并且配置为输出对应于模拟输入电压信号的第一数字值和对应于第一数字值与模拟输入信号之间的差的模拟余差信号；第二级ADC，连接至第一级ADC，并且配置为将模拟余差信号转换为第二数字值。第一级ADC和第二级ADC中的至少一个包括第一子级，第一子级配置为将模拟信号转换为表示模拟信号的数字值的第一位数，以及第二子级，配置为将模拟信号转换为数字值的第二位数，其中，第二位数大于第一位数；控制器，连接至第一级ADC和第二级ADC，并且配置为将第一数字值和第二数字值组合为表示模拟输入电压信号的数字输出信号。本发明的实施例还提供了模数转换器的工作方法。

Description

模数转换器及其工作方法
技术领域
本发明的实施例总体涉及电子电路领域，更具体地，涉及模数转换器及其工作方法。
背景技术
模数转换器(ADC)用于各种应用中，以便将检测到的模拟信号转换为数字信号。通常，数字输出是与输入成正比的二进制数。对连续的模拟输入信号进行周期性地采样，并且输出是离散的数字信号。将连续的模拟信号转换为数字信号需要对模拟输入进行量化，这可能引入误差。
测量ADC性能的因素包括转换带宽和动态范围(信噪比)等。ADC的带宽主要由其采样率表征，并且ADC的动态范围受诸如分辨率(在整个模拟输入值范围内输出的离散值的数量)、线性度和精度(量化级匹配真实模拟信号的程度)等因素的影响。ADC的动态范围可以用其有效位数表示。
发明内容
根据本发明的一个方面，提供了一种模数转换器ADC，包括：输入端，配置为接收模拟输入电压信号；第一级ADC，连接至所述输入端，并且配置为输出对应于所述模拟输入电压信号的第一数字值和对应于所述第一数字值与所述模拟输入信号之间的差的模拟余差信号；第二级ADC，连接至所述第一级ADC，并且配置为将所述模拟余差信号转换为第二数字值；所述第一级ADC和所述第二级ADC中的至少一个包括：第一子级，所述第一子级被配置为将模拟信号转换为表示所述模拟信号的数字值的第一位数，和第二子级，所述第二子级被配置为将所述模拟信号转换为所述数字值的第二位数，其中，所述第二位数大于所述第一位数；以及控制器，连接至所述第一级ADC和所述第二级ADC，并且所述控制器配置为将所述第一数字值和所述第二数字值组合为表示所述模拟输入电压信号的数字输出信号。
根据本发明的另一个方面，提供了一种模数转换器ADC，包括：输入端，被配置为接收模拟输入电压信号；输出端，配置为输出表示所述模拟输入电压信号的第一数字输出信号；控制器，配置为接收时钟信号，其中，所述控制器配置为响应于所述时钟信号建立第一工作阶段和第二工作阶段；第一级ADC，包括连接至所述输入端的粗略级和连接至所述输入端的精细级，所述精细级被连接以接收所述粗略级的输出；其中，所述控制器配置为：在所述第一工作阶段期间，操作所述粗略级以对所述模拟输入电压信号进行采样；在所述第一工作阶段期间，操作所述精细级以对所述模拟输入电压信号进行采样；在所述第二工作阶段期间，操作所述粗略级以将所述模拟输入电压信号转换为所述第一数字输出信号的第一位数；在所述第二工作阶段期间，操作所述精细级以将所述模拟输入电压模拟信号转换为所述第一数字输出信号的第二位数；以及将所述第一位数和所述第二位数进行组合。
根据本发明的又一个方面，提供了一种模数转换ADC方法，包括：接收模拟输入电压信号；将所述模拟输入电压信号转换为第一数字值的第一位数；至少部分地基于所述第一数字值的第一位数将所述模拟输入电压信号转换为所述第一数字值的第二位数；将所述第一位数和所述第二位数组合成所述第一数字值；基于所述第一数字值与所述模拟输入电压信号之间的差来确定模拟余差信号；将所述模拟余差信号转换为第二数字值的第三位数；至少部分地基于所述第二数字值的第三位数将所述模拟余差信号转换为所述第二数字值的第四位数；将所述第三位数和所述第四位数组合成所述第二数字值；以及将所述第一数字值和所述第二数字值组合成表示所述模拟输入电压信号的数字输出信号。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是示出根据一些实施例的模数转换器(ADC)系统的各个方面的框图。
图2是进一步示出根据一些实施例的示例性ADC系统的各个方面的框图。
图3是进一步示出图1和图2所示的ADC系统的各个方面的电路图。
图4是进一步示出图1和图2所示的ADC系统的各个方面的电路图。
图5是示出根据一些实施例的用于各种ADC工作阶段的示例性时钟信号的时序图。
图6是进一步示出根据一些实施例的用于ADC工作阶段的示例性时钟信号的时序图。
图7是示出根据一些实施例的示例性粗略级ADC的各个方面的电路图。
图8是示出根据一些实施例的示例性精细级ADC的各个方面的电路图。
图9是示出根据一些实施例的ADC方法的实例的过程流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的特定实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
模数转换器(ADC)将模拟信号转换为数字信号。典型的ADC布置包括流水线、闪存、Delta-Sigma、积分(斜率(sloping))、逐次逼近型寄存器(SAR)等。优点和缺点与每个ADC架构相关。例如，Delta-Sigma ADC能够实现相对较高的分辨率(16位以及更高)，但可实现的带宽可能受到限制。
SAR ADC通常能够以相对低的功耗进行工作，但可能具有有限的分辨率。用已知的SAR ADC布置提高分辨率和带宽可能引起不期望的增加的功耗。
图1总体上示出了根据一些公开的实施例的ADC系统100的实例。通常，ADC系统100包括第一级ADC 10和第二级ADC 20。输入端102配置为接收模拟输入电压信号VIP，并且系统100在输出端104处输出表示模拟输入信号VIP的数字值Dout。
第一级ADC 10连接至输入端102，并且配置为输出表示数字输出Dout的部分的第一数字值以及模拟余差信号(analog residue signal)。第二级ADC 20连接至第一级ADC 10，并且将模拟余差信号转换为表示数字输出Dout的剩余部分的第二数字值。
参考图2所示的实例，第一级ADC 10和/或第二级ADC 20中的一个或两者包括第一子级，第一子级在所示实例中是被配置为将模拟电压信号转换为第一数字输出位数S1的粗略级110，和第二子级，第二子级在所示实例中是被配置为将模拟电压信号转换为第二位数S2的精细级120，其中，第二位数可以大于第一位数。
因此，对于第一级ADC 10，粗略级110接收模拟输入电压信号VIP，并且将该模拟信号转换为具有S1位(第一级ADC 10的最高有效位(MSB))的数字值。由粗略级110产生的S1位连同模拟输入电压信号VIP一起由精细级120接收。然后，第一级ADC 10的精细级120输出了S2位(第一级ADC 10输出的最低有效位(LSB))的输出。此外，第一级ADC 10输出模拟余差信号，模拟余差信号是生成的数字值与接收的模拟信号之间的差。
类似地，对于第二级ADC 20，粗略级110接收模拟余差信号，并且将该模拟信号转换为具有S3位(第二级ADC 20输出的MSB)的数字值。由粗略级110产生的S3位连同余差信号一起由精细级120接收。然后，第二级ADC 20的精细级120产生S4位的输出，S4位的输出与来自粗略级110的MSB相组合以产生第二级ADC 20的数字输出。然后，由第一级ADC 10和第二级ADC 20产生的数字值由控制器30进行组合，控制器30在输出端104处提供数字输出信号Dout。
在一些实施例中，第一级ADC 10和第二级ADC 20采用逐次逼近型寄存器(SAR)ADC，其中包含输入电压的电压范围逐次变窄。在每个相继的(successively)步骤中，转换器将输入电压与内部数模转换器(DAC)的输出进行比较。在该过程的每个步骤中，该逼近值(approximation)存储在寄存器中。然而，已知的SAR ADC布置的转换速率受其串行ADC工作的限制。
所公开的布置通过采用可以显著降低对其精度要求的粗略级110来降低对精细级120的精度要求，从而提供了与传统流水线型SAR ADC相比功率更低的模数转换功能。通过使用下面进一步讨论的方案，粗略级110的精度要求从S2+S1位减少到S1位(S2>S1)。
根据本文公开的各个方面，精细级120仅用于第一ADC 10和/或第二ADC 20转换周期的一部分，从而降低总体功耗，同时保持高能量效率、高线性度和快速SAR位循环回路的益处。
图3示出了使用流水线型分程结构(subranging)SAR ADC的示例性ADC系统100，其中至少第一级ADC 10是第一程(first subranging)SAR子ADC。第一级ADC 10输出总数字输出M位的N1位，以及模拟余差信号VRES。余差信号输出到余差放大器40，余差信号表示模拟输入电压信号VIP与由第一级ADC 10输出的数字值之间的差，余差放大器40对余差信号VRES施加增益因子。放大的余差由第二级ADC 20接收。
异步SAR数字控制器130接收外部时钟信号CLKin，时钟信号CLKin的频率与ADC系统100的整体转换速率相关。控制器130配置为异步地控制如图3所示的第一级ADC 10的工作，粗略级110和精细级120包括相应的粗略比较器112和精细比较器122。参考电压VREF限定了ADC系统100的满量程模拟信号范围，参考电压VREF通过粗略级110和精细级120是逐次变窄的。
粗略级110的粗略比较器112执行第一级ADC的MSB转换。所产生的MSB由控制器130接收，控制器130通过精细级120的精细比较器122启动LSB转换。然后，产生的LSB连接至控制器130，而控制器130将接收的MSB和LSB进行组合以将第一级的N1位输出到由ADC控制器30实现的对准和数字误差校准电路。
第一级ADC 10的精细级120还产生余差信号VRES，余差信号VRES是模拟输入信号VIP与第一级ADC 10数字输出的等效模拟表征(representation)之间的差。产生的余差电压VRES连接至余差放大器40，在余差放大器40中，余差电压VRES被预定的增益“G”放大。放大的余差传递到第二级20，在第二级20中，生成了数字输出Dout的总M位的N2位。
如本文所述，在一些实例中，第二级ADC 20包括与第一级ADC 10相同的配置。图4进一步示出了第二级ADC 20的各个方面的实例。在图4的实例中，第二级ADC 20是第二程SAR子ADC。第二级ADC 20基于接收的余差信号VRES输出总数字输出M位的N2位，余差信号VRES表示模拟输入电压信号VIP与由第一级ADC 10输出的数字值之间的差。
如图4所示，异步SAR数字控制器130接收时钟信号CLKin，并且配置为异步地控制第二级ADC 20的工作。第二级ADC 20的粗略级110和精细级120包括相应的粗略比较器112和精细比较器122，粗略比较器112和精细比较器122用于逐次地缩窄接收到的参考电压范围VREF。
粗略级110的粗略比较器112执行第二级ADC 20的MSB转换，并且所得到的MSB由控制器130接收，控制器130通过精细级120的精细比较器122启动LSB转换。然后，所得到的LSB连接至控制器130，控制器130将接收的MSB和LSB组合以将第二级20的N2位输出到由ADC控制器30实现的对准和数字误差校准电路。
粗略级110的精度要求远低于第一级ADC 10和第二级ADC 20整体的精度，从而降低整体功耗。只有精细级120的精度需要与ADC系统100的整体精度相称。由于粗略级110仅转换表示接收的模拟信号(VIP或VRES)的数字值的MSB，所以粗略级ADC 110只需要精确到S1位。当粗略级110将模拟信号转换为数字值的S1位时，第二级120可以是闲置的，这节约了功耗。
此外，所公开的ADC系统100的转换速率通过流水线型的工作得到改善，这用于减轻传统SAR ADC的串行工作的影响。
图5示出了用于第一级ADC 10和/或第二级ADC 20的示例性时序图。图5所示的时序图示出了用于ADC系统100的第一工作阶段phi1、第二工作阶段phi2和第三工作阶段phi3的时间信号。当phi1脉冲为高时，第一级ADC 10追踪并获取模拟输入信号VIP。与此同时，余差放大器40禁用。此外，当phi1脉冲为高时，第二级ADC 20对先前采样的信号执行模数转换。
当phi2脉冲为高时，第一级ADC 10正在对先前在第一阶段phi1期间获取的模拟信号执行模数转换。与此同时，余差放大器40可以是处于自动归零模式中，自动归零模式是用于消除诸如余差放大器40的放大器的输入偏差的电路技术。此外，当phi2信号为高时，第二级ADC还执行模数转换。
当phi3脉冲为高时，第一级ADC 10保留余差信号，余差信号为在phi1期间采样的输入信号VIP与第一级ADC 10的等效数字输出之间的差。同时，余差放大器40以预定的增益值G放大模拟余差信号VRES。此外，第二级ADC 20对与先前生成的余差信号相对应的放大的余差进行采样。
图6是示出phi1信号(追踪和保持)、以及从phi2信号导出的φc-级和φF-级脉冲的另一个时序图。φc-级和φF-级脉冲分别表示SAR ADC的粗略级110和精细级120逐次逼近循环。如图6所示，精细级SAR循环(产生S2/S4位)在粗略级SAR循环(产生S1/S3位)之后开始。
图7进一步示出了粗略级110的实例的细节。参考图7以及图6的时序图，粗略级110包括多个电容器150。开关152将电容器150的一侧选择性地连接至模拟输入电压信号VIP或VREF信号(基于开关154)或者接地端。基于开关156将电容器150的另一侧选择性地连接到共模电压信号VCM。开关154和156响应于phi1信号而工作，而开关152响应于φc-级脉冲工作。
当phi1信号为高时，在电容器150的上极板上获取模拟输入信号VIP。与此同时，电容器150的下极板和粗略比较器112的输入连接至共模电压VCM。
在下一阶段期间，断言φc-级脉冲用于控制由SAR控制器130实现的SAR二进制搜索算法，并且产生粗略级10的数字输出位。如上所述，φc-级脉冲是从phi2信号导出的。因此，当phi1为低时，产生用于生成的粗略级10的数字输出位的φc-级脉冲。换句话说，在生成相应的第一级ADC 10或第二级ADC 20的MSB之后，粗略级10是禁用(或掉电)的，从而降低功耗。
图8进一步示出了精细级120的实例的细节。精细级120包括多个电容器160。开关162将电容器160的一侧选择性地连接到模拟输入电压信号VIP或VREF信号(基于开关164)或者接地端。电容器160的另一侧基于开关166选择性地连接到共模电压信号VCM。开关164和166响应于phi1信号而工作，并且开关162响应于如图6所示的φF-级脉冲而工作。
因此，在phi1期间，模拟输入电压信号Vip位于电容器160的上极板上。与此同时，电容器160的下极板和精细比较器122的输入连接至共模电压Vcm。
在下一阶段期间，断言φF-级脉冲(在φc-级脉冲之后)用以控制SAR二进制搜索算法并产生精细级数字位S2。φF-级仅在当phi1为低的部分时间内有效。换句话说，当粗略级110正在生成相应的第一级10或第二级20的MSB时，精细级120是禁用(或掉电)的，这有助于降低功耗。
图9是示出根据一些实施例的示例性ADC方法200的流程图。所示出的方法200包括在块210中接收模拟输入电压信号，诸如图1所示的经由输入端102接收的输入信号VIP。在块212中，模拟输入电压信号转换为第一数字值的第一位数S1，并且在块214中，至少部分地基于第一数字值的第一位数将模拟输入电压信号转换为第一数字值的第二位数S2。如上所述，在一些实施例中，S1位转换由第一级ADC的粗略级ADC完成，并且S2位转换由第一级ADC的精细级ADC完成。精细级接收由粗略级输出的S1位，S1位可能是第一级ADC的MSB。在块216中，将S1位和S2位组合成第一数字值，第一数字值表示数字输出信号的对应于模拟输入电压信号的一部分。
在块218中，确定基于第一数字值与模拟输入电压信号之间的差的模拟余差信号，并且在块220中，将模拟余差信号转换为第二数字值的第三位数S3(MSB)。在块222中，至少部分地基于第二数字值的第三位数将模拟余差信号转换为第二数字值的第四位数S4(LSB，S4>S3)，并且在块224中，将第三位数S3与第四位数S4组合成第二数字值。在块226中，将第一数字值与第二数字值组合成表示模拟输入电压信号的数字输出信号。
此外，在一些实例中，采用SAR ADC布置，因此在块212中将模拟输入电压信号转换为第一数字值的第一位数和在块214中将模拟输入电压信号转换为第一数字值的第二位数中的每一个均包括将模拟输入电压信号与参考电压范围进行比较，并且响应于该比较使得参考电压范围逐次变窄。此外，在一些实例中，通过粗略级ADC 110将模拟输入电压信号转换为第一数字值的第一位数S1，并且通过精细级ADC 120将模拟输入电压信号转换为第一数字值的第二位数S2。
所公开的实施例包括一种ADC，所述ADC包括：输入端，配置为接收模拟输入电压信号；以及第一级ADC，连接至所述输入端，所述第一级ADC配置为输出对应于所述模拟输入电压信号的第一数字值，所述第一级ADC还输出对应于所述第一数字值与所述模拟输入信号之间的差的模拟余差信号；第二级ADC，连接至所述第一级ADC，并且配置为将所述模拟余差信号转换为第二数字值。所述第一级ADC和所述第二级ADC中的至少一个具有第一子级，所述第一子级配置为将模拟信号转换为表示所述模拟信号的数字值的第一位数，以及第二子级，配置为将所述模拟信号转换为所述数字值的第二位数，其中所述第二位数大于所述第一位数；控制器，连接至所述第一级ADC和所述第二级ADC，并且配置为将所述第一数字值和所述第二数字值组合成表示所述模拟输入电压信号的数字输出信号。
在一些实施例中，所述第一级ADC和所述第二级ADC中的每一个均包括所述第一子级和所述第二子级。
在一些实施例中，该模数转换器还包括：放大器，接收由所述第一级ADC输出的所述模拟余差信号，其中，所述放大器配置为对所述模拟余差信号施加预定增益，并且将放大的所述模拟余差信号输出至所述第二级ADC。
在一些实施例中，所述第一级ADC包括所述第一子级和所述第二子级，其中，所述第一子级配置为将所述模拟输入电压信号转换为所述第一数字值的第一位数，其中，所述第二子级配置为将所述模拟输入电压信号转换为所述第一数字值的第二位数，并且所述第二子级配置为输出所述模拟余差信号。
在一些实施例中，所述第二级ADC包括所述第一子级和所述第二子级，其中，所述第一子级配置为将所述模拟余差信号转换为所述第二数字值的第一位数，并且，所述第二子级配置为将所述模拟余差信号转换为所述第二数字值的第二位数。
在一些实施例中，所述控制器配置为在所述第一子级对所述模拟输入电压信号进行采样的第一工作阶段期间向所述第一子级施加电源，并且，所述控制器配置为在所述第一工作阶段之后从所述第一子级处移除电源。
在一些实施例中，所述控制器配置为在所述第一子级产生所述第一位数的第二工作阶段期间向所述第二子级施加电源，并且，所述第二子级产生所述第二位数。
在一些实施例中，该模数转换器还包括：时钟信号发生器，配置为输出时钟信号，其中，所述控制器基于所述时钟信号建立所述第一工作阶段和所述第二工作阶段。
在一些实施例中，该模数转换器还包括：放大器，接收由所述第一级ADC输出的所述模拟余差信号，其中，所述放大器配置为对所述模拟余差信号施加预定增益，并且将放大的所述模拟余差信号输出到所述第二级ADC，其中，所述控制器配置为在所述第一工作阶段期间使所述放大器禁用。
根据进一步公开的实施例，一种ADC包括：输入端，配置为接收模拟输入电压信号；和输出端，配置为输出表示所述模拟输入电压信号的第一数字输出信号；控制器，配置为接收时钟信号，并且所述控制器配置为响应于所述时钟信号建立第一工作阶段和第二工作阶段；第一级ADC，包括连接至所述输入端的粗略级和连接至所述输入端的精细级。所述精细级接收所述粗略级的输出。所述控制器配置为在所述第一工作阶段期间使得所述粗略级进行工作以对所述模拟输入电压信号进行采样，在所述第一工作阶段期间使得所述精细级进行工作以对所述模拟输入电压信号进行采样，在所述第二工作阶段期间使得所述粗略级进行工作以将所述模拟输入电压信号转换为所述第一数字输出信号的第一位数，在所述第二工作阶段期间使得所述精细级进行工作以将所述模拟信号转换为所述第一数字输出信号的第二位数，并将所述第一位数和所述第二位数进行组合。
在一些实施例中，所述第二位数大于所述第一位数。
在一些实施例中，所述控制器配置为在所述第一工作阶段之后使得所述粗略级掉电。
在一些实施例中，所述第二精细级还配置为输出对应于所述数字输出信号与所述模拟输入电压信号之间的差的模拟余差信号。
在一些实施例中，该模数转换器还包括：放大器，被连接以接收所述模拟余差信号。
在一些实施例中，该模数转换器还包括：第二级ADC，连接至所述放大器的输出，其中，所述第二级ADC配置为将所述模拟余差信号转换为第二数字输出信号，并且，所述控制器配置为将所述第一数字输出信号和所述第二数字输出信号进行组合。
在一些实施例中，所述第二级ADC包括连接至所述放大器的输出的第二粗略级，和连接至所述放大器的输出的第二精细级，所述第二精细级被连接以接收所述第二粗略级的输出。
根据进一步公开的实施例，一种ADC方法包括：接收模拟输入电压信号。将所述模拟输入电压信号转换为第一数字值的第一位数，并且至少部分地基于所述第一数字值的第一位数将所述模拟输入电压信号转换为所述第一数字值的第二位数。将所述第一位数和所述第二位数组合成所述第一数字值。基于所述第一数字值与所述模拟输入电压信号之间的差来确定模拟余差信号。将所述模拟余差信号转换为第二数字值的第三位数，并且至少部分地基于所述第二数字值的第三位数将所述模拟余差信号转换为所述第二数字值的第四位数。将所述第三位数和所述第四位数组合成所述第二数字值，并且所述第一数字值和所述第二数字值成为表示所述模拟输入电压信号的数字输出信号。
在一些实施例中，将所述模拟输入电压信号转换为所述第一数字值的第一位数和将所述模拟输入电压信号转换为所述第一数字值的第二位数中的每一个均包括：将所述模拟输入电压信号与参考电压范围进行比较，并且响应于所述比较而逐次缩窄所述参考电压范围。
在一些实施例中，通过粗略级ADC将所述模拟输入电压信号转换为所述第一数字值的第一位数，并且，通过精细级ADC将所述模拟输入电压信号转换为所述第一数字值的第二位数，所述第二位数大于所述第一位数。
在一些实施例中，接收所述模拟输入电压信号包括在第一工作阶段期间对所述模拟输入电压信号进行采样，其中，在第二工作阶段期间将所述模拟输入电压信号转换为所述第一数字值的第一位数，并且，在所述第二ADC阶段期间，所述粗略级ADC掉电。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的各个方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中可以对其做出多种变化、替换以及改变。

Claims (10)

1.一种模数转换器ADC，包括：
输入端，配置为接收模拟输入电压信号；
第一级ADC，连接至所述输入端，并且配置为输出对应于所述模拟输入电压信号的第一数字值和对应于所述第一数字值与所述模拟输入信号之间的差的模拟余差信号；
第二级ADC，连接至所述第一级ADC，并且配置为将所述模拟余差信号转换为第二数字值；
所述第一级ADC和所述第二级ADC中的至少一个包括：第一子级，所述第一子级被配置为将模拟信号转换为表示所述模拟信号的数字值的第一位数，和第二子级，所述第二子级被配置为将所述模拟信号转换为所述数字值的第二位数，其中，所述第二位数大于所述第一位数；以及
控制器，连接至所述第一级ADC和所述第二级ADC，并且所述控制器配置为将所述第一数字值和所述第二数字值组合为表示所述模拟输入电压信号的数字输出信号。
2.根据权利要求1所述的模数转换器，其中，所述第一级ADC和所述第二级ADC中的每一个均包括所述第一子级和所述第二子级。
3.根据权利要求1所述的模数转换器，还包括：放大器，接收由所述第一级ADC输出的所述模拟余差信号，其中，所述放大器配置为对所述模拟余差信号施加预定增益，并且将放大的所述模拟余差信号输出至所述第二级ADC。
4.根据权利要求1所述的模数转换器，其中，所述第一级ADC包括所述第一子级和所述第二子级，其中，所述第一子级配置为将所述模拟输入电压信号转换为所述第一数字值的第一位数，其中，所述第二子级配置为将所述模拟输入电压信号转换为所述第一数字值的第二位数，并且所述第二子级配置为输出所述模拟余差信号。
5.根据权利要求1所述的模数转换器，其中，所述第二级ADC包括所述第一子级和所述第二子级，其中，所述第一子级配置为将所述模拟余差信号转换为所述第二数字值的第一位数，并且，所述第二子级配置为将所述模拟余差信号转换为所述第二数字值的第二位数。
6.一种模数转换器ADC，包括：
输入端，被配置为接收模拟输入电压信号；
输出端，配置为输出表示所述模拟输入电压信号的第一数字输出信号；
控制器，配置为接收时钟信号，其中，所述控制器配置为响应于所述时钟信号建立第一工作阶段和第二工作阶段；
第一级ADC，包括连接至所述输入端的粗略级和连接至所述输入端的精细级，所述精细级被连接以接收所述粗略级的输出；
其中，所述控制器配置为：
在所述第一工作阶段期间，操作所述粗略级以对所述模拟输入电压信号进行采样；
在所述第一工作阶段期间，操作所述精细级以对所述模拟输入电压信号进行采样；
在所述第二工作阶段期间，操作所述粗略级以将所述模拟输入电压信号转换为所述第一数字输出信号的第一位数；
在所述第二工作阶段期间，操作所述精细级以将所述模拟输入电压信号转换为所述第一数字输出信号的第二位数；以及
将所述第一位数和所述第二位数进行组合。
7.根据权利要求6所述的模数转换器，其中，所述第二位数大于所述第一位数。
8.根据权利要求6所述的模数转换器，其中，所述控制器配置为在所述第一工作阶段之后使得所述粗略级掉电。
9.一种模数转换ADC方法，包括：
接收模拟输入电压信号；
将所述模拟输入电压信号转换为第一数字值的第一位数；
至少部分地基于所述第一数字值的第一位数将所述模拟输入电压信号转换为所述第一数字值的第二位数；
将所述第一位数和所述第二位数组合成所述第一数字值；
基于所述第一数字值与所述模拟输入电压信号之间的差来确定模拟余差信号；
将所述模拟余差信号转换为第二数字值的第三位数；
至少部分地基于所述第二数字值的第三位数将所述模拟余差信号转换为所述第二数字值的第四位数；
将所述第三位数和所述第四位数组合成所述第二数字值；以及
将所述第一数字值和所述第二数字值组合成表示所述模拟输入电压信号的数字输出信号。
10.根据权利要求9所述的方法，其中，将所述模拟输入电压信号转换为所述第一数字值的第一位数和将所述模拟输入电压信号转换为所述第一数字值的第二位数中的每一个均包括：将所述模拟输入电压信号与参考电压范围进行比较，并且响应于所述比较而逐次缩窄所述参考电压范围。
CN201711166830.1A 2017-09-29 2017-11-21 模数转换器及其工作方法 Active CN109586720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/720,613 2017-09-29
US15/720,613 US10256834B1 (en) 2017-09-29 2017-09-29 Analog to digital converter

Publications (2)

Publication Number Publication Date
CN109586720A true CN109586720A (zh) 2019-04-05
CN109586720B CN109586720B (zh) 2023-04-11

Family

ID=65727738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711166830.1A Active CN109586720B (zh) 2017-09-29 2017-11-21 模数转换器及其工作方法

Country Status (5)

Country Link
US (3) US10256834B1 (zh)
KR (1) KR102034743B1 (zh)
CN (1) CN109586720B (zh)
DE (1) DE102017124083A1 (zh)
TW (1) TWI688220B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112583406A (zh) * 2019-09-30 2021-03-30 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN112688688A (zh) * 2020-12-28 2021-04-20 中国电子科技集团公司第五十八研究所 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
CN114499529A (zh) * 2022-04-01 2022-05-13 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备
WO2024087236A1 (zh) * 2022-10-29 2024-05-02 华为技术有限公司 一种模数转换器及信号处理装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106921392B (zh) * 2017-03-29 2018-09-25 中国电子科技集团公司第二十四研究所 具有输入信号预比较与电荷重分配的流水线模数转换器
US10256834B1 (en) * 2017-09-29 2019-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter
US10979064B2 (en) * 2018-10-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with inverter based amplifier
US10505559B1 (en) * 2018-11-27 2019-12-10 Ipgreat Incorporated Process, voltage and temperature optimized asynchronous SAR ADC
TWI707547B (zh) * 2019-09-27 2020-10-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
US11258453B2 (en) * 2020-03-09 2022-02-22 SiliconIntervention Inc. Analog to digital converter
KR102519985B1 (ko) * 2020-09-07 2023-04-11 건국대학교 산학협력단 아날로그 디지털 컨버터, 아날로그 디지털 컨버터를 포함하는 전자 장치, 및 아날로그 디지털 컨버터의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085227A1 (en) * 2008-10-07 2010-04-08 Soon-Jyh Chang Stage-Resolution Scalable Opamp-Sharing Technique for Pipelined/Cyclic ADC
US8723706B1 (en) * 2012-08-28 2014-05-13 Maxim Integrated Products, Inc. Multi-step ADC with sub-ADC calibration
CN103944569A (zh) * 2013-01-18 2014-07-23 西安电子科技大学 一种模数转换器
CN105187066A (zh) * 2015-08-04 2015-12-23 广州润芯信息技术有限公司 数模转换器
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043732A (en) * 1989-09-26 1991-08-27 Analog Devices, Inc. Analog-to-digital converter employing a pipeline multi-stage architecture
FR2699025B1 (fr) * 1992-12-04 1995-01-06 Thomson Csf Semiconducteurs Convertisseur analogique numérique.
US6195032B1 (en) * 1999-08-12 2001-02-27 Centillium Communications, Inc. Two-stage pipelined recycling analog-to-digital converter (ADC)
US6369744B1 (en) * 2000-06-08 2002-04-09 Texas Instruments Incorporated Digitally self-calibrating circuit and method for pipeline ADC
US6340944B1 (en) * 2000-08-21 2002-01-22 Exar Corporation Programmable power consumption pipeline analog-to-digital converter with variable resolution
JP2003298418A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 誤差自動較正機能付きアナログ／ディジタル変換器
DE60302468T2 (de) * 2003-09-23 2006-06-08 Alcatel Pipeline Analog-Digital-Wandler
US6879277B1 (en) * 2003-10-09 2005-04-12 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages
US7068203B2 (en) 2003-12-31 2006-06-27 Texas Instruments Incorporated Switched-capacitor circuits with reduced finite-gain effect
US6999019B2 (en) * 2004-04-08 2006-02-14 The Boeing Company Subranging analog-to-digital converter with integrating sample-and-hold
TWI227071B (en) * 2004-04-13 2005-01-21 Realtek Semiconductor Corp Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof
US7215274B2 (en) * 2005-07-29 2007-05-08 Agere Systems Inc. Reference voltage pre-charge in a multi-step sub-ranging analog-to-digital converter
TWI304686B (en) * 2006-01-06 2008-12-21 Realtek Semiconductor Corp Pipeline analog-to-digital converter capable of sharing comparators
US7183960B1 (en) * 2006-02-16 2007-02-27 Zhang Minghao Mary Method and apparatus for systematic adjustments of resistors in high-speed integrated circuits
KR20100073009A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
CN101771411B (zh) * 2008-12-31 2012-06-06 中芯国际集成电路制造(上海)有限公司 模数/数模转换器
JP5417993B2 (ja) * 2009-06-01 2014-02-19 日本テキサス・インスツルメンツ株式会社 アナログ−デジタル変換回路
KR101381250B1 (ko) 2010-09-15 2014-04-04 한국전자통신연구원 아날로그 디지털 변환 장치 및 그것의 기준 전압 제어 방법
US8253611B2 (en) * 2010-10-06 2012-08-28 Texas Instruments Incorporated Method for calibrating a pipelined continuous-time sigma delta modulator
KR20120064503A (ko) * 2010-12-09 2012-06-19 한국전자통신연구원 파이프라인 아날로그 디지털 변환기
KR101685011B1 (ko) 2010-12-09 2016-12-14 한국전자통신연구원 파이프라인 아날로그 디지털 변환기
US8405537B2 (en) * 2011-08-11 2013-03-26 Pixart Imaging Inc. Systems, devices and methods for capacitor mismatch error averaging in pipeline analog-to-digital converters
CN105227186B (zh) * 2011-08-12 2018-09-28 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
US8451159B1 (en) * 2011-11-14 2013-05-28 Texas Instruments Incorporated Pipelined ADC with a VCO-based stage
US8487803B1 (en) * 2012-01-23 2013-07-16 Freescale Semiconductor, Inc. Pipelined analog-to-digital converter having reduced power consumption
US8542143B1 (en) * 2012-03-06 2013-09-24 Crest Semiconductors, Inc. Pipelined ADC stage filters
US8643529B2 (en) * 2012-06-05 2014-02-04 Himax Technologies Limited SAR assisted pipelined ADC and method for operating the same
US8823566B2 (en) * 2012-06-29 2014-09-02 Freescale Semiconductor, Inc Analog to digital conversion architecture and method with input and reference voltage scaling
US8754794B1 (en) * 2012-07-25 2014-06-17 Altera Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters
US8791845B2 (en) * 2012-08-31 2014-07-29 Texas Instruments Incorporated Circuitry and method for reducing area and power of a pipelince ADC
US8836553B2 (en) * 2012-10-16 2014-09-16 Broadcom Corporation DSP reciever with high speed low BER ADC
JP2015103820A (ja) * 2013-11-20 2015-06-04 株式会社東芝 アナログ／ディジタル変換器及びアナログ／ディジタル変換方法
TWI532328B (zh) 2014-08-11 2016-05-01 國立臺灣大學 類比數位轉換裝置及其轉換方法
US9325340B2 (en) * 2014-09-02 2016-04-26 Nxp, B.V. Efficient analog to digital converter
US9595974B1 (en) * 2014-09-08 2017-03-14 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
US10256834B1 (en) * 2017-09-29 2019-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085227A1 (en) * 2008-10-07 2010-04-08 Soon-Jyh Chang Stage-Resolution Scalable Opamp-Sharing Technique for Pipelined/Cyclic ADC
US8723706B1 (en) * 2012-08-28 2014-05-13 Maxim Integrated Products, Inc. Multi-step ADC with sub-ADC calibration
CN103944569A (zh) * 2013-01-18 2014-07-23 西安电子科技大学 一种模数转换器
CN105187066A (zh) * 2015-08-04 2015-12-23 广州润芯信息技术有限公司 数模转换器
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112583406A (zh) * 2019-09-30 2021-03-30 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN112583406B (zh) * 2019-09-30 2024-02-09 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN112688688A (zh) * 2020-12-28 2021-04-20 中国电子科技集团公司第五十八研究所 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
CN112688688B (zh) * 2020-12-28 2022-08-02 中国电子科技集团公司第五十八研究所 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
CN114499529A (zh) * 2022-04-01 2022-05-13 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备
CN114499529B (zh) * 2022-04-01 2022-07-19 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备
WO2024087236A1 (zh) * 2022-10-29 2024-05-02 华为技术有限公司 一种模数转换器及信号处理装置

Also Published As

Publication number Publication date
US20190103878A1 (en) 2019-04-04
CN109586720B (zh) 2023-04-11
US11018683B2 (en) 2021-05-25
US10511319B2 (en) 2019-12-17
TWI688220B (zh) 2020-03-11
TW201916599A (zh) 2019-04-16
DE102017124083A1 (de) 2019-04-04
US10256834B1 (en) 2019-04-09
KR20190038228A (ko) 2019-04-08
KR102034743B1 (ko) 2019-10-22
US20190103879A1 (en) 2019-04-04
US20200099386A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
CN109586720A (zh) 模数转换器及其工作方法
US9106243B2 (en) Successive approximation analog-to-digital converter and method of analog-to-digital conversion
CN102045067B (zh) 提高逐次逼近adc输出信噪比的转换和校准算法及adc
CN107070455A (zh) 混合逐次逼近型寄存器模数转换器及执行模数转换的方法
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US7414562B2 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
CN107994903B (zh) 模数转换电路及流水线模数转换器
CN103152049A (zh) 一种逐次逼近寄存器型模数转换器
JP2010045789A (ja) アナログ／デジタル変換器
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
KR20140041126A (ko) 연속 근사 레지스터 아날로그 디지털 컨버터
US7659845B2 (en) Analog-to-digital converter with capacitor array
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
EP3607659B1 (en) Successive approximation register (sar) analog to digital converter (adc) dynamic range extension
CN109379082A (zh) 一种逐次逼近模数转换器
CN109644003A (zh) 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc）
CN108631778A (zh) 逐次逼近模数转换器及转换方法
TW202207637A (zh) 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器
US10727857B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
CN103840833B (zh) 一种红外焦平面阵列读出电路的模数转换电路
JP5368194B2 (ja) 電圧制御遅延発生器およびアナログ・ディジタル変換器
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
CN109997308A (zh) 数据转换器以及相关模数转换器、数模转换器及芯片
US6700523B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
US10826511B1 (en) Pipeline analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant