CN104604139B - 用于校准流水线模数转换器中阶段的方法和装置 - Google Patents

Abstract

提供用于控制流水线模数转换器中阶段的校准的方法和装置。

Description

用于校准流水线模数转换器中阶段的方法和装置

相关申请的交叉引用

本申请请求于2012年8月22日提交的、标题为“METHOD AND APPARATUS FORCALIBRATING STAGES IN PIPELINE ANALOG-TO-DIGITAL CONVERTERS”的美国专利申请No.13/591784的优先权，其通过引用并入。

背景技术

本申请一般涉及模数转换，并且更具体地，涉及校准在流水线模数转换器(ADC)中的阶段。

流水线ADC是高速、高分辨率ADC的介质的优选架构。它们具有和闪速ADC相比的低功耗和相对低的比较器精度以及由于低精度阶段流水线具有和环状ADC相比的高吞吐量。流水线ADC是依靠电容匹配和高运算放大器开环增益以实现高精度的开关电容电路。在失真必须非常低的应用中，需要校准电容器不匹配和有限运算放大器的开环增益。理想地，校准电路基本上不增加设计或影响操作速度的复杂性。然而，在实际实现中，附加校准所需的电路是显著的并可严重限制可获得的转换速度。

发明内容

根据一个或多个实施例，提供校准控制电路，用于校准流水线模数转换器(ADC)中的阶段。阶段包括模数子转换器(ADSC)和乘法数模转换器(MDAC)。ADSC包括多个比较器，用于当ADC处于操作模式时比较输入模拟信号和参考值，以获得解析该输入信号的给定数量位的数字输出信号。当ADC处于操作模式时，MDAC将数字输出信号从ADSC转换成模拟信号，并从采样输入模拟信号中减去它，并放大该结果以获得阶段残余信号。MDAC包括模拟多路复用器(AMUX)，所述模拟多路复用器包括受到来自ADSC的数字输出信号控制的多个参考开关，用于选择性地对MDAC中的电容器施加基准电压。校准控制电路包括耦合到ADSC中比较器的电路，以当ADC处于校准模式时迫使比较器输出由校准控制信号设置的预定数字输出信号，从而控制AMUX中的参考开关，以选择性地向MDAC中的电容器施加基准电压，以获得预定阶段残余信号。

根据一个或多个另外的实施例，提供了一种用于校准在流水线模数转换器(ADC)中阶段的方法。阶段包括模数子转换器(ADSC)和乘法数模转换器(MDAC)。ADSC包括多个比较器，用于当ADC处于操作模式时比较输入模拟信号和参考值，以获得解析该输入信号的给定数量位的数字输出信号。当ADC处于操作模式时，MDAC将数字输出信号从ADSC转换成模拟信号，并从采样输入模拟信号中减去它，并放大该结果以获得阶段残余信号。MDAC包括模拟多路复用器(AMUX)，所述模拟多路复用器包括受到来自ADSC的数字输出信号控制的多个参考开关，用于选择性地对MDAC中的电容器施加基准电压。所述方法包括：当ADC处于校准模式时，接收校准控制信号；并迫使比较器输出由校准控制信号设置的预定数字输出信号，从而控制AMUX中的参考开关，以选择性地向MDAC中的电容器施加基准电压，以获得预定阶段残余信号。

附图说明

图1是示出标准流水线ADC的示意图。

图2是示出在流水线ADC中的一般阶段结构的示意图。

图3是示出在流水线ADC中的校准测量的示意图。

图4是示出处于操作模式的流水线ADC阶段的示意图。

图5是示出处于校准模式的流水线ADC阶段的示意图。

图6是示出每阶段流水线阶段架构的简化1.5位的示意图。

图7是示出用于每阶段流水线阶段1.5位的传输曲线的曲线图。

图8是示出根据一个或多个实施例的每阶段流水线ADC阶段的示例简化1.5位的示意图。

具体实施方式

图1是示出已知流水线ADC的简化框图。模拟输入电压被施加到流水线ADC中的第一阶段。STG1解析该输入信号的nstg位，该数字值被传递到数字延迟和求和块。模拟输入信号的其余部分被获得并显示在传送到后级STG2的阶段模拟输出。该操作被同步，使得所述模拟输入电压输入采样通过流水线链传播，因此，当先前采样通过STG2处理时，新的采样通过STG1处理。普通的快闪ADC构造常常在流水线链的末端使用。一般说来，每一阶段的分辨率可以是不同的，但由于结构的重复，通常重新使用阶段，尤其是在链的背面。

图2示出已知流水线阶段的一般功能。阶段输入电压VSTGIN在同一时间实例在乘法数模转换器(MDAC)和在模数子转换器(ADSC)进行采样。根据阶段的位数，ADSC包括使用基准电压的若干比较器。ADSC比较采样的输入信号和基准电压VREF，然后提供数字值DSTGOUT，作为比较的结果。DSTGOUT然后施加到图1所示的MDAC以及延迟和求和电路。MDAC将DSTGOUT转换回模拟域，并从VSTGIN减去它。所得的模拟输出电压代表阶段量化误差。量化误差然后通过因子2^nstg-1增益，其中nstg是该阶段的输出位数。所产生的阶段输出电压称为阶段残基。

由于每个阶段的增益大于1，采样ADC输入电压的第一阶段具有相对于噪声和精度的最高要求。流水线链的阶段将有宽松规格。因此，流水线ADC的初始阶段最需要校准以满足ADC的整体失真规范。

图3示出其中后端ADC用于测量阶段STGi的输出的校准方案的现有技术实施方式。校准下的阶段STGi在校准模式下工作，并且被强制特定于所实施校准方案的输出电压电平。这些电压由后端ADC测量，以及数字输出DBeOut由校准算法使用。

在正常操作模式下的阶段示于图4。在阶段采样阶段，电容器C1、C2、C3和CFB都连接到输入电压，使得跨越该电容器的电压跟踪输入电压。在采样阶段的末尾，开关SWSMP打开，以及阶段输入电压被存储在整个电容器。在同一时间，阶段输入电压由ADSC采样并与基准电压比较。比较结果是被传递到图1的延迟和求和电路和阶段数模转换器(DAC)的数字值DSTGOUT。在下个时钟相位，DAC拨转模拟多路复用器(AMUX)，使得取决于DSTGOUT，C1、C2和C3的顶部被连接到+Vref、-Vref或零。此外，在此阶段，SWFB是关闭的，环绕着运算放大器的CFB。

现在参考图5，描述校准过程的2个不同变化。当电容器失配时，有限运算放大器增益，以及阶段偏移被测量，相比于正常操作，阶段的操作是有点不同。在采样阶段中，基准电压通过由校准测量单元(CalMeasUnit)控制的AMUX施加到电容器C1、C2、C3和CFB中的一个的顶部。电容器的其余部分被连接到零电压。在下一阶段，保持阶段、ADSC和DAC是无源的，以及C1、C2和C3被连接到零电压，而CFB被连接到运算放大器的输出。该阶段输出电压现在施加到如图3所示的后端ADC，其采样并量化该电压。

另一种校准方法是通过在采样相位通过AMUX将它们连接到零电压0V而放电所有电容器C1、C2、C3和CFB。该AMUX被CalMeasUnit控制。在保持阶段，在ADSC和DAC是无源的。CFB被连接到运算放大器的输出，以及所述电容器C1至C3的一个连接到基准电压，其余保持在零电压。类似地，CFB可以通过连接CFB到基准电压进行测量，并且其他的电容器之一被用作反馈电容器。另一电容器连接到零。该阶段的输出电压连接到图3所示的后端ADC，其采样并量化该电压。并从后端ADC的输出数字化电压然后用于计算校准系数。

在这两个校准程序中，在AMUX中的ADSC数字输出信号必须被重写，并与正常操作进行功能上的改变。在正常操作中，在AMUX中的开关通过图4所示的DAC由来自ADSC的数字输出被直接控制。为了由CalMeasUnit覆盖来自ADSC的数字输出，控制开关的逻辑必须延长。这导致在开关控制逻辑中的更大逻辑深度。更大的逻辑深度是不利的，因为这将增加来自比较判定的总延迟，直到开关被触发。这将限制流水线级的最大操作速度。

由于其简单性，1.5b阶段将用于阶段操作的进一步解释。即使复杂度较高，该操作等效或类似于其他阶段的分辨率，。

图6中的1.5流水线阶段说明现有技术的校准。图中缺少进行全面校正所需的一些细节。它被简化以示出在CalMeasUnit中控制开关的原理。

在正常操作中，输入信号通过在采样阶段关闭标记为SWIN和SWSMP的开关而在电容器C1和CFB上进行采用。在保持阶段，基于比较器的决定，标记为SWFB的开关闭合，以及参考开关A、B和C关闭，而得到的值R存在于[1,0]上，它通常用于产生数字级输出DSTGOUT。比较器在其中所述开关SWSMP被打开的相同时间点锁存，这是在采样阶段的结束。开关A在图7所示的阶段的转移曲线的左部分闭合。开关B和C分别在中间和右侧关闭。

参考图7，假定时钟信号Φ1在采样相位为高电平并在保持阶段为低电平，以及时钟信号Φ2在保持阶段为高电平并在采样相位为低电平。对于A、B和C，布尔表达式为：

Α＝Φ2*！R[1]*！R[0]

Β＝Φ2*！R[1]*R[0]

C＝Φ2*R[l]*R[0] (1)

其中，“*”表示逻辑与，以及“\”是指反转。所以！R[1]＝1表示R[1,0]中的最高有效位为低。在许多实现方式中，省略了由时钟Φ2直接控制开关A、B和C。这是可以做到的，因为当阶段处于采样阶段时，比较器输出处于复位状态。比较器的额外信号可用于指示复位状态，并确保所有的开关A、B和C是打开的。

图6示出电路以测量电容器中一个C1的校准系数。下面根据上文在段落[0019]描述的替换校准方法描述校准测量。

在取样阶段，两个电容器将通过闭合开关SWSMP和SWCL放电。当校准测量用于测量电容失配以及其它电路非理想性时，该输入开关SWIN将保持在校准测量周期打开，以避免输入信号对校准测量的影响。

在保持阶段，开关SWSMP和SWCL将被打开，以及SWFB将被关闭，并且开关A、B或C中的一个将被关闭，这取决于选择的校准测量的类型。在常规的实施方式中，开关A将会封闭多个测量周期，之后跟着其中开关C关闭的多个周期。为了说明的目的，讨论仅开关A在保持阶段关闭的情况。实际实施方式将包含更多的功能，以便能够测量所有电容器不匹配和其他非理想。即使在这些情况下执行校准可是更重要的，每阶段实施方式的多位(例如，每阶段设计的2.8位)将包含显著的多个开关和电容器。

开关A的全布尔等式包括两个控制信号，CalAct和ACSEL。CalAct表示当它是高时校准有效，或者当信号是低电平时阶段处于正常模式中工作。ACSEL当高时选择闭合开关A，以及当低时开关C，但仅在校准模式。开关A的布尔表达式变成：

Α＝(Φ2*！R[1]*！R[0])*！CalAct+(Φ2*CalAct*ACsel)(2)

注意：只有在保持阶段，开关A应该被关闭。也正是在这种情况下，能够省略利用时钟Φ2，并使用比较器的复位状态信号代替以控制开关A、B和C，如以上在段落[0024]中解释地。

逻辑深度从而增加了两个级别。在实践中，该增加将更高，因为在图5中的电路被简化。这在具有更高数量的每阶段位的实施方式中将更加复杂。

根据一个或多个实施例的示例性实施方式示于图8。这可迫使比较器输出R[1,0]到所需的值，以避免增加逻辑深度和控制逻辑CalMeasUnit的复杂性。假设开关A、B和C以和图5所示的正常运行期间的相同方式控制。当阶段进入校准模式时，所述CalAct信号变高，开关AD和CD打开，使得比较器从输入信号断开。比较器输出现在将独立于输入信号的值。电压VDP和VDN分别是高于和低于比较器的阈值电压的电压，使得比较器当开关AH闭合时将输出高值“1”，和当开关AL闭合时输出较低值“0”。另一个比较器将以相同的方式分别响应于开关CH和CL。

根据一个或多个实施例，为了实现具有图8中结构的公式(2)，满足布尔表达式：

AD＝CD＝！CalAct

AH＝CH＝！ACsel*CalAct

CL＝AL＝ACsel*CalAct (3)

以这种方式，当校准无效时，开关AD和CD被关闭，到VDP和VDN的所有开关是打开的。这导致阶段的正常操作。

当校准有效时，开关AD和CD是打开的，断开输入信号。对于ACSEL高，开关A应根据公式(2)被关闭。当R[1,0]＝00或等效地这两个比较器输出低值时，开关A将会关闭。

如果根据等式(3)执行开关AH、AL、CH和CL的控制，当ACSEL是高电平时，在校准模式中开关AH和CH将开放，以及AL和CL将关闭。然后两个比较器输出将是低的，从而导致R[1,0]＝00。同样地，当ACSEL是低电平时，结果将是R[1,0]＝11，导致当Φ2变为高时开关C被关闭。

对于开关A的任何操作或具有多个开关的其它方案，可以进行类似的方案。

如图所示，根据一个或多个实施例，比较器和开关之间的逻辑通过使用控制方案最小化。取决于在设计中所希望的，该方案可用于设置比较器输出为任意值。因此，它可以适合于通常任何校准方案和阶段中任何数目的位。该方案将在任何情况下通过消除或减少比较器和开关之间的逻辑而优化流水线阶段的可能最大操作频率。

在校准模式下迫使比较器输出特定值有各种方法。因此能够使用开关或其它电路耦合比较器的输入到不同电压。另外，依赖于一定的控制电压，也可以修改比较器本身并改变性能。

因此，已经描述几个说明性实施例，应当理解，各种变化、修改和改进对于本领域技术人员是容易想到的。这样的更改、修改和改进旨在成为本公开的一部分，并且旨在是本公开的精神和范围内。虽然本文中所呈现的一些实施例涉及功能或结构元件的特定组合，但是应当理解，根据本公开内容，这些功能和元件可以以其他方式进行组合以实现相同或不同的目标。特别是，在一个实施例所讨论的操作、元件以及特征并不旨在被排除在其它实施例中的类似或其他角色。

另外，本文所述的元件和部件可以被进一步分成另外的组件或连接在一起以形成用于执行相同功能的更少部件。

因此，前述描述和附图是通过举例的方式而已，而不是为了进行限制。

Claims (9)

1.一种用于校准流水线模数转换器ADC中的阶段的校准控制电路，所述阶段包括模数子转换器ADSC和乘法数模转换器MDAC，所述ADSC包括多个比较器，用于当ADC处于操作模式时比较输入模拟信号和参考值，以获得解析该输入模拟信号的给定数量位的数字输出信号，当ADC处于操作模式时，所述MDAC将数字输出信号从ADSC转换成模拟信号，并从输入模拟信号中减去它，并放大相减后的结果以获得阶段残余信号，所述MDAC包括模拟多路复用器AMUX，所述模拟多路复用器包括受到来自ADSC的数字输出信号控制的多个参考开关，用于选择性地对MDAC中的电容器施加基准电压，其中，所述校准控制电路包括：

耦合到ADSC中的比较器的电路，以当ADC处于校准模式时迫使所述比较器输出由校准控制信号设置的预定数字输出信号，从而控制AMUX中的参考开关，以选择性地向MDAC中的电容器施加基准电压，以获得预定阶段残余信号。

2.如权利要求1所述的校准控制电路，其中，耦合到所述比较器的电路包括：由校准致动信号致动的第一组开关，以通过从输入模拟信号断开比较器以将ADC的操作切换为校准模式，使得所述比较器的输出独立于输入模拟信号。

3.如权利要求2所述的校准控制电路，其中，耦合到所述比较器的电路进一步包括：耦合到ADSC中的所述比较器的第二组开关，用于选择性地控制每个比较器的数字输出，从而控制在AMUX中的参考开关，以在校准模式向MDAC中的电容器选择性地施加基准电压。

4.如权利要求3所述的校准控制电路，其中，所述第二组开关由所述校准控制信号控制，其中所述第二组开关将每个比较器的输入耦合到高于或低于所述比较器的阈值电压的电压，以便迫使所述比较器输出所希望的数字输出信号。

5.一种用于校准在流水线模数转换器ADC中的阶段的方法，所述阶段包括模数子转换器ADSC和乘法数模转换器MDAC，所述ADSC包括多个比较器，用于当ADC处于操作模式时比较输入模拟信号和参考值，以获得解析该输入模拟信号的给定数量位的数字输出信号，当ADC处于操作模式时，MDAC将数字输出信号从ADSC转换成模拟信号，并从输入模拟信号中减去它，并放大相减后的结果以获得阶段残余信号，所述MDAC包括模拟多路复用器AMUX，所述模拟多路复用器包括受到来自ADSC的数字输出信号控制的多个参考开关，用于选择性地对MDAC中的电容器施加基准电压，所述方法包括：

当ADC处于校准模式时，接收校准控制信号；以及

迫使比较器输出由校准控制信号设置的预定数字输出信号，从而控制AMUX中的参考开关，以选择性地向MDAC中的电容器施加基准电压，以获得预定阶段残余信号。

6.如权利要求5所述的方法，进一步包括：接收致动信号，以通过从输入模拟信号断开比较器以将ADC的操作切换为校准模式，使得所述比较器的输出独立于输入模拟信号。

7.如权利要求5所述的方法，其中，所述校准控制信号覆盖所述输入模拟信号。

8.如权利要求5所述的方法，其中，所述校准控制信号控制耦合到ADSC中的比较器的第二组开关，以选择性地控制每个比较器的数字输出，从而控制AMUX中的参考开关，以在校准模式中向MDAC中的电容器选择性地施加基准电压。

9.如权利要求8所述的方法，其中，所述第二组开关将每个比较器的输入耦合到高于或低于比较器的阈值电压的电压，以便迫使所述比较器输出所希望的数字输出信号。