CN1929312A - 具有最小系统开销数字误差校正的管线式模拟数字转换器 - Google Patents

Abstract

本发明是提供一种管线式ADC，而实施N级管线式ADC的硬件上最有效的方式为其第一(N－1)级使用(G+1)层级ADC－DAC，并为最终级使用(2·G－1)层级ADC，于此G为级间增益。关于使用(G+1)层级ADC－DAC的第一(N－1)级，此(G+1)层级是均匀地分配在－(G－1)/G与(G－1)/G之间，包含－(G－1)/G与(G－1)/G。在两个邻近层级之间的间距为2(G－1)/G2。关于使用(2·G－1)层级ADC的最终级，(2·G－1)层级是均匀地分配在－(G－1)/G与(G－1)/G之间，包含－(G－1)/G与(G－1)/G，且在两个邻近的层级之间的间距为1/G。

Description

具有最小系统开销数字误差校正的 管线式模拟数字转换器

技术领域

本发明是有关于一种管线式模拟数字转换器(Analog-to-Digital Converter，ADC)，且特别是有关于一种在数字校正其内部比较器的数个误差中使用最小系统开销的管线式ADC。

背景技术

管线式ADC为熟知的已知技术。图1说明一种典型的N级管线式ADC1000，其包含取样保持放大器SHA 100、N个管线级200_1、200_2、200_3等等、以及输出编码器300。SHA 100将连续时间输入电压x(t)转换成离散时间模拟式样本x₀[n]，其为输入电压x(t)于nT的时间瞬间的数值，于此T为取样时钟脉冲的周期，而n为时间指标。第一级200_1接收模拟式样本x₀[n]并产生两个输出，其包含：数字输出y₁[n]，其为x₀[n-1]的粗略数字表现(其为先前时间阶段的模拟式样本)；以及模拟式输出x₁[n]，其表示粗略量化的残余误差。残余误差是传递至下一级(第二级200_2)以供更进一步的处理。依此方式，每个管线级(级k)从其前级(级(k-1))接收模拟式样本(除了不具有一前级但从SHA 100接收模拟式样本的第一级以外)，产生表示先前时间阶段的其输入的粗略量化的数字输出，以及将表示量化的残余误差的模拟式输出传递至后来的级(级(k+1))。对最终级(第N级200_N)而言，不存在有后来的级，因此其不需要产生残余误差。所有这些管线级的数字输出是被传递至输出编码器300，其将它们编码成单一输出顺序y[n]，其为模拟输入电压x(t)的模拟数字转换的最终结果。

图2说明一种典型的管线级200k(k＝1，2，等等)。依据时钟脉冲CLK，模拟输入取样x_k-1[n]是由S/H 230所取样并保持。又，模拟输入取样x_k-1[n]是通过G_k层级的模拟数字转换器ADC 210_k而被转换成数字输出y_k[n+1](时间指标n是增加了1以反映输入与输出之间的一个时钟脉冲延迟)，以G_k层级的模拟数字转换器ADC 210_k来说，需要G_k-1个参考电压均匀分布在全规模范围-VREF至VREF之间，即需要G_k-1个比较器来接收此G_k-1个参考电压。在没有一般性的损失的情况下，我们可将这些ADC层级予以标准化，俾能使数字输出“1”将对应至全规模电压VREF。于S/H 230锁定此输入时的时钟脉冲边缘，ADC 210_k决定哪一个G_k层级最靠近此输入。最靠近此输入x_k-1[n](表示为y_k[n+1])的ADC层级为下一个时间指针的此级的数字输出。数字输出是被传递至G_k层级的DAC(数字模拟转换器)220_k，其将数字输出转换成模拟式电压，藉以产生模拟输入x_k-1[n]的粗略表现。来自DAC 220_k的粗略表现经由加法器240而从模拟输入取样x_k-1[n]减去。加法器240的输出表示由于模拟数字转换所产生的量化误差。ADC 210_k的G_k层级(其亦属于DAC 220_k)是均匀地被配置在-VREF·(G_k-1)/G_k至VREF·(G_k-1)/G_k之间，因此在两个邻近层级之间的间距总是2·PVREF/G_k。因此，量化误差总是在-VREF/G_k与VREF/G_k之间。增益区块250_k用以将量化误差放大了G_k的系数，用以将其提升成从-VREF至VREF的全规模范围。以这个级的“残余误差”表示的合成电压是被传递至下一级，以供更进一步的处理。增益区块250_k提供该所谓的“级间增益(inter-stage gain)”，俾能使每个级的全规模范围维持相同。对最终级(第N级200_N)而言，存在有ADC 210_N用以产生数字输出；因为不存在有后来的级，所以不需要具有S/H 230、DAC 220_N、加法器240以及增益区块250_N。

图3说明一种典型的输出编码器300。其接收来自所有N个管线级(亦即，y_k[n]，其中k＝1至N)的数字输出。最终结果y[n]是通过合计来自所有N个管线级的数字输出而获得。然而，为了说明与这些管线级相关的这些固有的管线延迟，当合计来自所有N个级的这些数字输出时，是需要一系列的单位循环延迟320_2，320_3等等。又，为了说明我们使用的“级间增益”，是需要一系列的增益区块310_2，310_3等等，用以调整来自级2、3等等的这些数字输出。对于级2而言，此输出需要被缩小了1/G₁的系数，用以补偿由级1所提供的级间增益。对于级3而言，此输出需要被缩小了1/(G₁G₂)的系数，用以补偿由级1与级2所提供的这些级间增益。对于级k而言，此输出需要被缩小了1/(G₁G₂...G_k-1)的系数，用以补偿由所有其(k-1)前级所提供的这些级间增益。数学上，可将此编码器输出写成：

y[n]＝y₁[n-(N-1)]+1/G₁·y₂[n-(N-2)]+

1/(G₁G₂)·y₃[n-(N-3)]+

…+1/(G₁G₂…G_N-2)·y_N-1[n-1]+

1/(G₁G₂…G_N-1)·y_N[n]

前述的已知技术的管线式ADC由于在其内部比较器中的这些偏置电压，易受来自图2的G_k层级的ADC 210_k的误差影响。为了说明此种问题，举例而言，我们可看双层级(1位)的ADC。一个1位ADC具有两个层级：1/2与-1/2(又，我们使全电压VREF标准化成1)。其使用比较器，用以将此输入与零作比较。如果此输入大于或等于零，则此ADC决定电平“1/2”最能表示此输入。否则，其决定电平“-1/2”最能表示此输入。

数学上，一个1位管线级200_k的作用情形可被说明如下：

$y_k[n+1]=\left\{\begin{array}{cc}1/2& x_{k-1}\left[n\right]\&GreaterEqual;0\\ -1/2& x_{k-1}\left[n\right]<0\end{array}\right.$

x_k[n+1]＝2·(x_k-1[n]-VREF·y_k[n+1])

图4说明使用具有2个级间增益的双层级的ADC-DAC(亦即，G_k＝2)的图2的管线级200_k的理想的输入输出传送特征。当输入X_k-1[n]为正或零时，数字输出为1/2且模拟式输出为2·X_k-1[n]-VREF；当输入X_k-1[n]为负时，数字输出为-1/2且模拟式输出为2·X_k-1[n]+VREF。然而，在图2的管线级200_k中，在实际的ADC 210_k内的比较器可能具有偏置电压(offset)，所以其可能做出错误检测。举例而言，如果在该比较器中存在有VREF/8的偏置电压，则当此输入大于或等于VREF/8时，此数字输出将只有1/2。关于这个特别实例的输入输出传送特征是被描绘于图5中。对于在0与VREF/8之间的输入而言，此输出将超过其下一级的全规模，藉以导致显著的误差。因此，比较器必须是非常准确的。通常，比较器的偏置电压必须小于全部ADC的LSB(最小有效位)。这个要件通常非常难以满足的。

为了解决此问题，已知技术的管线式ADC通常采用一个三层级(1.5位式)的管线级。在使用最能表示小输入的额外层级方面，一个1.5位级是与一个1位级不同。举例而言，除两个决定“1/2”与“-1/2”以外，当此输入是在-VREF/4与VREF/4之间时，一个1.5位级增加一个第三层级“0”。数学上，我们得到

$y_k[n+1]=\left\{\begin{array}{cc}1/2& x_{k-1}\left[n\right]\&GreaterEqual;\mathrm{VREF}/4\\ 0& -\mathrm{VREF}/4\&le;x_{k-1}\left[n\right]<\mathrm{VREF}/4\\ -1/2& x_{k-1}\left[n\right]<-\mathrm{VREF}/4\end{array}\right.$

x_k[n+1]＝2·(x_k-1[n]一VREF·y_k[n+1])

一个1.5位管线级的理想转移函数是描绘于图6中。不像1位管线级的是，1.5位管线级可容许在其内部比较器中的大偏置电压。一个具有VREF/8的比较器偏置电压的1.5位管线级的输入输出传送特征是描绘于图7中。由于额外的“0”决定，即使当ADC做出错误决定时，此输出将不会超过其下一级的全规模。虽然ADC由于比较器偏置电压而做出错误决定，但错误决定的误差是被吸收成为这个管线级的残余误差的一部分。当下一级接受残余误差以供更进一步处理时，因为此误差已被吸收成为其输入的一部分，所以此误差由于前级中的错误决定而将被校正。举例而言，仔细考虑第一组二级。令模拟输入为5/16·VREF。如果不存在有比较器偏置电压，则第一级产生数字输出1/2与残余误差-3/8·VREF。第二级接受来自第一级的残余误差并产生数字输出-1/2与残余误差1/4·VREF。输出编码器接着将具有下述关于输入5/16·VREF的表现：

(1/2)+2^-1·(-1/2)＝1/2-1/4＝1/4

另一方面，如果第一级具有VREF/8的比较器偏置电压而第二级不具有的话，则第一级产生误差数字输出0与残余误差5/8·VREF。第二级接受来自第一级的残余误差并产生数字输出1/2与残余误差1/4·VREF。输出编码器接着将具有下述关于5/16·VREF的表现：

0+2^-1·(1/2)＝0+1/4＝1/4

显然在第一级中的误差(“0”的错误决定)是被第二级所校正(5/8·VREF-(-3/8·VREF)＝VREF的额外残余电压)。此乃因为由于来自第一级的错误决定的误差已被吸收成为残余误差的一部分并被转移至第二级。同样地，如果在第二级中存在有比较器误差，则其可被第三级所校正。依此方式，所关心的任何级的比较器误差可被后来的级所校正。此种技术通常被称为比较器误差的“数字误差校正”。

一个1.5位管线结构大幅放宽对管线级的内部ADC的精度的需求，因此，其为一种非常普遍的结构。请注意一个1.5位级可容许的最大比较器偏置电压为VREF/4。如果比较器偏置电压超过VREF/4，则残余误差仍然可超过全规模范围(从-VREF至VREF)，从而越过可被下一级所校正的范围。然而，在允许这种放宽方面的系统开销(overhead)是相当高的。一个1位管线级只需要一个比较器，而一个1.5位管线级需要两个比较器：一个将输入与VREF/4作比较，另一个与-VREF/4作比较。在比较器的数目方面的系统开销为100％。又，一个1位管线级只需要双层级DAC，而一个1.5位管线级需要三层级的DAC。在DAC层级方面的系统开销为50％。如后来于此揭露书中将变成显而易见的，尽管如此这是具有2的级间增益(亦即，G_k＝2)的管线级所能获得的最佳状况。然而，对高于2的层级间而言，任何人当然可做得更好。

虽然级间增益G_k理论上可以是大于1的任何整数，但实际上人们专门使用2的乘幂(亦即，2、4、8、16等等)个，以供在输出编码器中更容易的信号处理使用。已知技术的具有数字误差校正的N个级管线式ADC的顶端层级结构，是与不具有如图1所示的数字误差校正的顶端层级结构相同，除了下述例子以外。在没有数字误差校正的情况下，图1的管线级200_1，200_2等等是通过使用图2中所描绘的结构200_k而实现；在有数字误差校正的情况下，这些管线级需要分别被管线级200A_1，200A_2等等所置换，其是通过使用如图8所示的结构200A_k而实现。图8中所描绘的结构200A_k使用(2·G_k-1)层级的ADC 210A_k与DAC 220A_k，而图2中所描绘的结构200_k使用G_k层级的ADC 210_k与DAC 220_k。数字误差校正是通过简单地将G_k层级的ADC-DAC改变成(2·G_k-1)层级的ADC-DAC而实现。

在已知技术的数字误差校正机构中，ADC-DAC的(2·G_k-1)层级(利用全规模电压VREF来标准化)为：

-(G_k-1)/G_k，-(G_k-2)/G_k，-(G_k-3)/G_k，…，-2/G_k，-1/G_k，0，1/G_k，2/G_k，…，(G_k-3)/G_k，(G_k-2)/G_k，(G_k-1)/G_k

举例而言，关于4的级间增益，Paul C.Yu在他的文章“A 14b 40Msamples/sPipelined ADC with DFCA”中使用具有4的级间增益的7层级，而7层级为：

-3/4，-1/2，-1/4，0，1/4，1/2，3/4

因此，在ADC-DAC层级中的系统开销为(7-4)/4＝75％。

关于8的级间增益，Sang-Min Yoo等人在他的文章“A 2.5-V 10-b120-MSamples/s CMOS Pipelined ADC Based on Merged-Capacitor Switching”中使用具有8的级间增益的15层级，而15层级为：

-7/8，-3/4，-5/8，-1/2，-3/8，-1/4，-1/8，0，1/8，1/4，3/8，1/2，5/8，3/4，7/8

因此，在ADC-DAC层级中的系统开销为(15-8)/8＝87.5％。

如后来于此揭露书中将显示的，吾人当然可在实现这两个情况的数字误差校正上具有更低的系统开销。

所需要的是采用具有额外硬件方面的最小系统开销的数字误差校正的管线式ADC。

发明内容

在一实施例中，揭露一种管线式模拟数字转换器，此转换器包含：一系列的管线级，每个这种级(级k)接收模拟输入，针对模拟输入执行模拟数字转换以产生数字输出，产生残余模拟信号，以及将残余模拟信号传送至该系列中的其后来级(级(k+1))作为后来级的模拟输入，其中，在这些级的至少一个中，残余模拟信号的产生包含使用具有增益G的放大器，于此G为大于2的整数，而数字输出为(G+1)层级数字数据。

在一实施例中，揭露一种模拟数字转换的执行方法，此方法包含：通过使用一系列的管线级执行模拟数字转换，每个这种级(级k)接收模拟输入，针对模拟输入执行模拟数字转换以产生数字输出，产生残余模拟信号，以及将残余模拟信号传送至此系列中的其后来级(级(k+1))作为后来级的模拟输入，其中，在这些级的至少一个中，残余模拟信号的产生包含使用具有增益G的放大器，于此G为大于2的整数，而数字输出为(G+1)层级数字数据。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

被视为本发明的主题特别在说明书的结尾部分被指出并清楚主张。本发明(关于运作的装置与方法两者)连同其特征与优点，最可能参考下述详细说明配合附图而得以理解。

图1说明已知技术的管线式模拟数字转换器的方块图。

图2说明在已知技术的管线式模拟数字转换器之内的管线级的方块图。

图3说明在已知技术的管线式模拟数字转换器之内的输出编码器的方块图。

图4说明已知技术的1位管线级的理想输入输出传送关系。

图5说明已知技术的1位管线级的实际输入输出传送关系。

图6说明已知技术的1.5位管线级的理想输入输出传送关系。

图7说明已知技术的1.5位管线级的实际输入输出传送关系。

图8说明具有数字误差校正的已知技术管线级。

图9说明依据本发明的N个级管线式ADC。

图10说明依据本发明的最小系统开销管线级。

图11说明依据本发明的该最小系统开销管线级的理想输入输出传送关系。

图12说明在取样相位中，有关4的级间增益的最小系统开销5层级管线级的例示实施例。

图13说明在保持相位中，有关4的级间增益的最小系统开销5层级管线级的例示实施例。

[主要元件标号说明]

CLK：时钟脉冲

G：级间增益

VREF：全规模电压

100：取样保持放大器SHA

200_1：第一级

200_k：管线级

200_N：最终管线级(第N级)

200A：系统开销管线级

200A_k：架构

200A_N：最终级

200B_k：管线级

210_k：ADC

210_N：ADC

210B：ADC

220_k：DAC

220B：DAC

230：取样保持电路S/H

240：加法器

250_k：增益区块

250_N：增益区块

300：输出编码器

200_1，200_2：管线级

200A_1，200A_2：管线级

200B_1，200B_2：管线级

410：比较器

420：闩锁

440：编码器

450：电容器

460：开关

470：运算放大器

310_2，310_3：区块

320_2，320_3：单位循环延迟

1000：N级管线式ADC

具体实施方式

本发明是关于一种采用具有最小系统开销的数字误差校正的管线式ADC。虽然说明书说明了本发明的数个例子实施例(考虑实现本发明的最佳模式)，但是本领域技术人员应理解本发明可以多数方法来实现且并未受限于以下所说明的特定例子或受限于实现这种例子的任何特征的该特定方式。

依据本发明，为了实现关于具有G_k的级间增益的管线级的数字误差校正，最有效的结构是使用(G_k+1)层级ADC-DAC，即仅需使用G_k个参考电压，G_k个比较器。这是胜过使用(2·G_k-1)层级ADC-DAC，需要2G_k个参考电压，2G_k个比较器的已知技术的一项显著改善，特别在级间增益较大时。

依据本发明的一实施例的N级管线式ADC的顶端层级结构是描绘于图9中，除了：(1)第一(N-1)管线级200_1，200_2等等是分别被管线级200B_1，200B_2等等所置换；以及(2)最终管线级(第N级)200_N是被管线级200A_N所置换以外，其是与图1所描绘的相同。在本发明的一实施例中，至少一第一(N-1)管线级200B_1，200B_2等等必须使用最小系统开销结构。本发明并未排除某些第一(N-1)管线级使用较高系统开销结构的已知技术，但很显而易见的是所有第一(N-1)级使用最小系统开销结构是最有利的。最终级200A_N包含(2·G_N-1)层级ADC。在一较佳实施例中，G_N是与G_N-1(级(N-1)的级间增益)相同。在一替代实施例中，G_N为高于G_N-1的2的乘幂。

具有最小系统开销的管线级200B_k(其中k＝1至N-1)的一典型实施例是描绘于图10中。除了其使用(G_k+1)层级ADC 210B与DAC 220B，作为在没有数字误差校正的情况下，与G_k层级ADC 210与DAC 220相对的以外，其是与不具有如图2所示的数字误差校正的已知技术结构相同。

在没有一般性的损失的情况下，我们可将具有全规模电压VREF的此等ADC-DAC层级予以标准化。然后，这些(G_k+1)层级是被均匀配置在-(G_k-1)/G_k与(G_k-1)/G_k之间，两个邻近层级之间的间隔经常是2(G_k-1)/G_k ²。为了明确起见，将这些(G_k+1)层级记录如下：

$\&PlusMinus;(G_k-1)/G_k,\&PlusMinus;(G_k-1)(G_k-2)/G_k^2,$

$\&PlusMinus;(G_k-1)(G_k-4)/G_k^2,\&CenterDot;\&CenterDot;\&CenterDot;,\&PlusMinus;\left(G_{k-1}\right)(G_k-2P_k)/G_k^2$

于此Pk＝floor(G_k/2)。

级间增益G的最小系统开销管线级200A的理想输入输出传送特征是描绘于图11中。

类似于1.5位结构，由于比较器偏置电压，使得管线级200B_k的ADC误差将被吸收成为残余误差的一部分，从而可被后来的级所校正。级间增益G_k的最小系统开销管线级200B_k可容许的最大比较器偏置电压为VREF/G_k ²。如果比较器偏置电压超过VREF/G_k ²，则残余误差可超过全规模范围(从-VREF至VREF)，从而超过可被下一级所校正的范围。

本发明允许硬件成本的显著减少。相对于使用7层级的已知技术，举例而言，当级间增益为4时，我们只需要ADC-DAC的下述5层级：

-3/4，-3/8，0，3/8，3/4

相对于使用15层级的已知技术的另一实例，当级间增益为8时，我们只需要ADC-DAC的下述的9层级：

-7/8，-21/32，-7/16，-7/32，0，7/32，7/16，21/32，7/8

然而，请注意最小系统开销结构只可被应用至这些第一(N-1)级。对于最终级(第N级)而言，我们仍然需要使用使用(2·G_N-1)层级ADC的已知技术方法。从图3所描绘的输出编码器300来看，吾人清楚看到整体ADC的LSB(最小有效位)，亦即，其可分解的粗造度是由最终级除以来自所有其前级的这些串接型层级间增的量化步骤所决定。数学上，整体管线式ADC的LSB为：

LSB＝Δ/(G₁G₂G₃...G_N-1)

于此Δ为最终级的量化步骤。本发明为了达成相同的整体LSB，吾人必须对于最终级使用相同的量化。因此，对于最终级而言，我们必须使用(2·G_N-1)层级ADC。量化步骤为1/G_N。对本发明与已知技术两者而言，LSB为

LSB＝1/(G₁G₂G₃..G_N-1G_N)

依此方式，本发明使用更少得多的ADC-DAC层级以供第一(N-1)级使用，来达成相同的整体分辨率。

为了说明这点，我们对所有级可使用具有G＝4的4级管线作为例子。LSB为1/4⁴＝1/256。当输入大约为101/256·VREF时，我们从已知技术机制所能得到的是

1/2+4^-1·(-1/2)+4^-2·(1/4)+4^-3·(1/4)＝101/256

我们从本发明所能得到的是：

3/8+4^-1·(0)+4^-2·(3/8)+4^-3·(-1/4)＝101/256

关于另一个例子，如果输入为163/256·VREF，则我们能从已知技术机制所得到的是

3/4+4^-1·(-1/2)+4^-2·(1/4)+4^-3·(-1/4)＝163/256

我们从本发明所能得到的是：

3/4+4^-1·(-3/8)+4^-2·(-3/8)+4^-3·(1/4)＝163/256

因此，我们以更低的硬件成本正确达成数据转换的相同分辨率。

关于采用不具有数字误差校正的一级间增益G的管线式ADC，我们需要G层级DAC与(G-1)个比较器。在比较器的数目方面的最小系统开销为1/(G-1)，而在DAC层级方面的最小系统开销为1/G，最小系统开销是以依据本发明的方式达成。综合来说，本发明管的线式模拟数字转换器中，各个管线级所需的G个参考电压(即G+1层级)，大于G-1且小于2*(G-1)的正整数皆可实施，且G大于2。。表1将关于各种不同结构之间的数字误差校正的系统开销的比较制成表格。其显示出本发明大幅减少硬件负担。

然而，亦减少最小系统开销结构可容许的最大比较器偏置电压。然而，即使在8的级间增益的情况下，最大可容许偏置电压被减少至VREF/64，此需求也并不是非常难以满足。关于VREF＝1V的典型的全规模电压，我们需要比较器偏置电压小于1/64V，其通常是相当容易达成的。

表1关于各种不同结构之间的数字误差校正的系统开销的比较

架构	ADC-DAC层级(以VREF标准化)	在#比较器方面的系统开销	在#DAC层级方面的系统开销	允许的最大比较器偏置电压
					三层级(两个比较器)，2x增益(已知技术)	-1/2，0，1/2	100％	50％	VREF/4
7层级(6个比较器)，4x增益(已知技术)	-3/4，-1/2，-1/4，0，1/4，1/2，3/4	100％	75％	VREF/8
					15层级(14个比较器)，8x增益(已知技术)	-7/8，-3/4，-5/8，-1/2，-3/8，-1/4，-1/8，0，1/8，1/4，3/8，1/2，5/8，3/4，7/8	100％	87.5％	VREF/16
5层级(4个比较器)，4x增益(本发明)	-3/4，-3/8，0，3/8，3/4	33％	25％	VREF/25
					9层级(8个比较器)，8x增益(本发明)	-7/8，-21/32，-7/16，-7/32，0，7/32，7/16，21/32，7/8	14％	12.5％	VREF/64
(G+1)层级(G	±(G-1)/G，	1/(G-1)	1/G	VREF/G2

个比较器)，Gx增益

±(G-1)(G-2)/G2±(G-1)(G-4)/G2±(G-1)(G-6)/G2±(G-1)(G-8)/G2…

依据本发明的最小系统开销管线级最好是通过以两相位时钟脉冲运作的开关电容器电路而实现。在“取样”相位期间，关于管线级200B_k的例示实施例是显示于图12。在此，此输入是被两个并联电容器450的阵列所取样；每个电容器450具有C的电容。同时，此输入是通过使用四个比较器410的一阵列而与四个基准值：9/16·VREF、3/16·VREF、-3/16·VREF与-9/16·VREF作比较。四个比较器输出是被四个闩锁(或暂存器)420的一阵列所闩锁，藉以产生四个输出：D1、D2、D3与D4。形成这5层级ADC输出的温度计码表现的四个输出是被转换成由编码器440表现的二进码，此编码器440产生此级的数字输出。同时，四个输出是被编码成两个三进制码T1与T2，每一个都具有三个层级：-1、0与1。T1与T2的编码机构的例示实施例是显示于表2中。三进制码T1与T2将用以在“保持”相位期间控制DAC。

表2

D1	-1	-1	-1	-1	1
						D2	-1	-1	-1	1	1
D3	-1	-1	1	1	1
						D4	-1	1	1	1	1
T1	-1	0	0	1	1
						T2	-1	-1	0	0	1

在“保持”相位期间的管线级200B_k的例示实施例是显示于图13中。存在有两个开关460的阵列。每个开关选自于三个基准电压：3/4·VREF、0与-3/4·VREF。两个开关是分别由三进制码T1与T2所控制。当三进制码为1时，其选择3/4·VREF。当三进制码为-1时，其选择-3/4·VREF。否则，其选择0。依此方式，实现5层级DAC功能。来自两个开关的输出是连接至两个并联电容器450的阵列。在另一侧上，两个并联电容器450的阵列是连接至运算放大器470的反相端子。运算放大器470的非反相端子为接地。存在有具有连接于运算放大器470的反相端子与输出之间的电容C/2的电容器。此种配置实现四个级间增益。对于本领域技术人员而言，开关电容器电路可通过使用全差动电路构造而实现。

依据本发明，本领域技术人员亦清楚1.5位(三层级)结构的确是两个级间增益的最佳结构。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (10)

1.一种管线式模拟数字转换器，包含：

第一管线级，包含：

模拟数字转换器，用来将输入电压与N个参考电压做比较以产生第一数字数据，其中N为正整数；

数字模拟转换器，用来依据该第一数字数据以产生输出电压；

运算电路，用来计算该输入电压与该输出电压的量化误差以产生量化误差信号；以及

放大器，用来将该量化误差信号放大G倍以产生残余电压，其中G为正数；以及

第二管线级，接收该残余电压，用来依据该残余电压产生第二数字数据；

其中，N为大于G-1且小于2*(G-1)的正整数，且G大于2。

2.根据权利要求1所述的转换器，其中该第一管线级还包含：

取样及保持电路，依据时钟信号控制该取样及保持电路，以决定该第一管线级为取样状态或保持状态。

3.根据权利要求1所述的转换器，其中该模拟数字转换器包含：

N个比较器，该N个比较器分别接收该N个参考电压，并将该输入电压与该N个参考电压做比较以产生温度计码。

4.根据权利要求1所述的转换器，其中该第一管线级为一种1.5位式的管线级。

5.根据权利要求1所述的转换器，还包含：

输出编码器，用来将该第一、第二数字数据进行编码以产生输出数据；

其中，该输出数据为该输入电压所相对应的数字码。

6.一种模拟数字转换的方法，包含以下步骤：

接收输入电压信号；

将该输入电压信号与N个参考电压做比较并产生第一数字数据，其中N为正整数；

将该第一数字数据模拟化，以产生输出电压；

计算该输入电压与该输出电压的量化误差以产生量化误差信号；以及

将该量化误差信号放大G倍以产生残余电压，其中G为正数；

其中，N为大于G-1且小于2*(G-1)的正整数，且G大于2。

7.根据权利要求6所述的模拟数字转换的方法，其中将该输入电压信号与N个参考电压做比较的步骤是产生温度计码。

8.根据权利要求7所述的模拟数字转换的方法，包含：

将该温度计码进行编码以产生该数字数据。

9.根据权利要求6所述的模拟数字转换的方法，包含：

依据时钟信号将该输入电压信号进行取样。

10.根据权利要求6所述的模拟数字转换的方法，包含：

依据时钟信号来控制该模拟数字的转换方法为取样状态或保持状态。

Images