CN1092423C - 数模转换装置 - Google Patents
数模转换装置 Download PDFInfo
- Publication number
- CN1092423C CN1092423C CN95118327A CN95118327A CN1092423C CN 1092423 C CN1092423 C CN 1092423C CN 95118327 A CN95118327 A CN 95118327A CN 95118327 A CN95118327 A CN 95118327A CN 1092423 C CN1092423 C CN 1092423C
- Authority
- CN
- China
- Prior art keywords
- digital
- conversion
- conversion equipment
- power supply
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明的数模转换装置包括:一个第一转换器,用来把一个数字信号转换成一个模拟信号;一个第二转换器,用来把一个数字信号转换成一个模拟信号;一个供电电路,用来向第一转换器和第二转换器提供电压;以及供电主引线,用来把第一转换器和第二转换器连接到供电电路上,其中由供电主引线从供电电路到第一转换器的电阻所引起的电压上升或下降基本上等于由供电主引线从供电电路到第二转换器的电阻所引起的电压上升或下降。
Description
本发明涉及一种含有多个数模转换器的数模转换装置。特别地,本发明涉及一种数模转换装置,它能够将一个数模转换器的输出和另一个数模转换器的输出相加,并输出所得到的结果。
近来,已经公认数模转换电路技术能够给出更高的分辨力和更高的精度。由于视频和声频技术正在日益走向数字化,对它们的技术指标要求也正在发生变化。特别地,在对视频信号进行编码或类似操作时,有必要执行一些利用多个数模转换器的高精度互相关连的数模转换操作。由于电流单元矩阵型数模转换器具有良好的精度,这些数模转换操作通常采用这种类型的数模转换器。电流单元矩阵型数模转换器含有许多排列成矩阵形式的称之为电流单元的转换元。电流单元矩阵型数模转换器根据数字值使得一定数目的电流单元被激活。然后,电流单元矩阵型数模转换器把各电流单元的电流输出相加,由此完成数模转换。关于电流单元矩阵型数模转换器,可参见:“30MHz 10bit CMOS数模转换器(30MHz 10bit CMOS D/Aconvrter)”,The Institute of Electronics,Information and Communication Engineers,ICD-88-6,pp,39-46。
如果采用电流单元矩阵型数模转换器来执行数模转换,各个电流单元之间的输出电流量的差异将引起误差。这种误差是由以下一些因素造成的:(1)制作电流单元时处理操作的差异;(2)由于供电引线的电阻而造成的各个电流单元间的电动势的差别;(3)由于电流单元输出端上电压的差异而造成的电流量的差异。
为了减小制作处理操作差异所引起的误差,可使各个电流单元排列得尽量互相靠近,或者排除被解码器激活的电流单元由于位置不同而具有差异的现象。为了减少由电动势差别所产生的误差,可采用降低电源引线电阻的方法或者排除被解码器激活的电流单元由于位置不同出现差异的方法。关于降低电源引线电阻的方法,已知有采取专用于供电电源的引线层的方法、加宽供电引线的方法、和以网格的形式在各电流单元之间提供电流源的方法等等。一般,为了减小由输出端电压变化引起的误差,可以通过增加晶体管长度的方法来减少相应于输出端电压变化的电流变化。
如果要把从多个电流单元矩阵型数模转换器输出的电流相加,那末除了要使每一个数模转换器的误差达到最小之外,还应该要使各数模转换器之间的误差达到最小。这里的原因如下。当各个数模转换器之间的输出电流的差异较大时,即使每一个数模转换器的误差都已经是最小化了,也不能得到高精度的相加模拟输出。
和单个数模转换器中各个电流单元之间的误差情况相类似,各个数模转换器之间的误差也是由制作处理中的差异和供电引线的电阻所造成的。
然而,如果为了减小各数模转换器之间的误差而使得连接各数模转换器的供电主引线变宽,那末布置每个数模转换器所需的面积将增加。其结果是,芯片所需的面积增大,进而导致成本的增大。要求供电主引线的宽度大于供电支引线的宽度。因此,供电主引线宽度的增大将大大影响到布局面积的增大。此外,采取专用于供电的引线层将增加需使用的层数,这也将导致成本的加大。
本发明的数模转换装置包括:包含一个或多个转换元的第一转换装置,用来把一个数字信号转换成一个模拟信号;包含一个或多个转换元的第二转换装置,用来把一个数字信号转换成一个模拟信号;供电装置,用来向第一转换装置和第二转换装置提供电压;以及供电主引线,用来将第一转换装置和第二转换装置连接到供电装置上,其中从供电装置到第一转换装置的供电主引线的电阻所引起的电压上升或电压下降基本上等于从供电装置到第二转换装置的供电主引线的电阻所引起的电压上升或电压下降。
在本发明的一个实施例中,从供电装置到第一转换装置的供电主引线的电阻基本上等于从供电装置到第二转换装置的供电主引线的电阻。
在本发明的另一个实施例中,第一转换装置和第二转换装置各自都包括:多个转换元,每个转换器都能将一个单位数字值转换成一个单位模拟值;一个供电支引线,用来把多个转换元中的每个元连接到供电主引线上;以及解码装置,用来把根据数字信号有选择地使多个转换元中的零个元或较多个转换元激活,其中,第一转换装置中供电支引线的电阻所引起的电压上升或电压下降基本上等于第二转换装置中供电支引线的电阻所引起的电压上升或电压下降。
根据本发明的另一个方面,一个数模转换装置包括:第一转换装置,用来把一个数字信号转换成一个模拟信号;第二转换装置,用来把一个数字信号转换成一个模拟信号;以及至少一个供电装置,用来向第一转换装置和第二转换装置提供电压,其中,第一转换装置和第二转换装置各自都包括:多个转换元,每个转换元都能把一个单位数字值转换成一个单位模拟值;以及一个解码器,用来根据数字信号有选择地使多个转换元中的零个或较多个转换元激活,含在第一转换装置中的多个转换元和解码器相对于一个轴来说是和含在第二转换装置中的多个转换元和解码器相对称地布置的,至少一个供电装置中的各个供电装置布置得使它们离开上述轴基本上有相同的距离。
在本发明的一个实施例中,数模转换装置还包括有输出装置,用来把第一转换装置在一个预定时间周期的前半周期中的输出和第二转换装置在该预定时间周期的后半周期中的输出相加,并且将相加的结果输出。
在本发明的另一个实施例中,至少一个供电装置中的一个供电装置被安放在上述轴上。
在本发明的又一个实施例中,多个转换元中的每一个转换元都包括:一个恒流源,用来根据至少一个供电装置中的一个装置所提供的电压来产生一个恒定的电流;以及连接在该恒流源上的开关装置,用来根据一个控制信号进行通断控制。
在本发明的再一个实施例中,恒流源是一个晶体管。
在本发明的再一个实施例中,多个转换元被布置成矩阵形式,并且解码器在根据数字信号有选择地激活多个转换元中的零个或较多个转换元时,排除被激活的转换元在空间位置上的集中现象。
在根据本发明的数模转换装置中,从供电装置到第一转换装置的供电主引线的引线电阻所引起的电压上升或下降基本上等于从供电装置到第二转换装置的供电主引线的引线电阻所引起的电压上升或下降。通过这样的布局,可以排除由供电主引线的电阻所引起的电压误差。其结果是,从供电装置向第一转换装置和第二转换装置提供了基本相同的电压。
此外,对于第一和第二转换装置都含有多个转换元的情形,从供电主引线到各个转换元的各个供电支引线的电阻所引起的电压上升或电压下降基本上是相同的。通过这样的布局,可以排除由供电支引线的电阻所引起的电压误差。其结果是,供电装置向第一转换装置中的各个转换元和第二转换装置中的各个转换元提供了基本上相同的电压。
通过这种方式,减小了同样的数字值下第一转换装置的模拟输出值和第二转换装置的模拟输出值之间的误差。
在根据本发明的另一个数模转换装置中,第一转换装置所含的多个转换元和一个解码器与第二转换装置所含的多个转换元和一个解码器相对于某个轴来说是对称布置的。至少一个供电装置以离开该轴有基本上相同的距离来放置。通过这样的布局,可以排除由供电主引线的电阻和供电支引线的电阻所造成的电压误差。其结果是,当以相同的数字值输入给第一转换装置和第二转换装置时,提供给第一转换装置中的被激活的转换元的电压将变得基本上等同于提供给第二转换装置中的被激活的转换元的电压。而且,通过这样的布局,第一转换装置的积分误差曲线将变得完全等同于第二转换装置的积分误差曲线。其结果是,对于把第一转换装置在一个预定时间周期的前半周期中的输出和第二转换装置在该预定时间周期的后半周期中的输出进行相加并输出其结果的情形,可以得到光滑的输出。
这样,这里所描述的本发明使得下述优点成为可能:(1)能够提供一种数模转换装置,其中多个数模转换器之间的输出电流量的差异是小的;(2)能够提供一种数模转换装置,它可以用来将一个数模转换装置的输出和另一个数模转换装置的输出相加;以及(3)能够提供一种数模转换装置,它可以只占用芯片上通常大小的面积,其中一种供电引线和另一种供电引线可以共用一个引线层。
对于熟悉本技术领域的人们来说,本发明的上述优点和其他优点可以通过阅读和理解下面结合附图所作的详细说明而变得清楚明白。
图1是根据本发明的数模转换装置的布局图。
图2A是示出单个数模转换器的模拟输出的图;图2B是示出在输出曲线之间的匹配良好时,通过对两个数模转换器的输出进行相加而得到的模拟输出的图;图2C是示出在输出曲线之间的匹配不良时,通过对两个数模转换器的输出进行相加的而得到的模拟输出的图。
图3是含有根据本发明的数模转换装置的一个例子的视频解码器的布局图。
图4是根据本发明的数模转换装置的一个例子的布局图。
图5是该例中的数模转换器的布局图。
图6A是该例中含有P型晶体管的电流单元的布局图;图6B是该例中含有N型晶体管的电流单元的布局图。
图7A至7E是示出该例中各种输出模拟值对数字值的关系的图。
图8A至8C是示出该例中多个数模转换器的各种布置的图。
图9A至9C是示出该例中多个数模转换器的各种布置的图。
图10A是示出多个数模转换器的一般布置的图;图10B是示出多个数模转换器的一般布置的误差的图。
图11A是示出在根据本发明的例子中多个数模转换器的布置的图;图11B是示出在根据本发明的例子中多个数模转换器的布置的误差的图。
图12A是示出在根据本发明的例子中多个数模转换器的布置的图;图12B是示出在根据本发明的例子中多个数模转换器的布置的误差的图。
以下将借助于示意性附图说明本发明的一些例子。
首先将说明本发明的原理。
图1示出根据本发明的数模转换装置1000的布局图。该数模转换装置1000包括一个数模转换器7a和一个数模转换器7b,该数模转换装置1000还包括一个来向数模转换器7a和7b提供电压的供电电路2。
数模转换装置1000含有供电主引线1和供电支引线1a及1b。数模转换器7a在点PA处和供电主引线1相连接。数模转换器7b在点PB处和供电主引线1相连接。来自供电电路2的电压通过供电主引线1提供给数模转换器7a和数模转换器7b。
数模转换器7a含有转换元6a-1至6a-4,用来把一个单位数字值转换成一个单位模拟值。转换元6a-1至6a-4可以以矩阵形式排列。数模转换器7b含有转换元6b-1至6b-4,用来把一个单位数字值转换成一个单位模拟值。转换元6b-1至6b-4可以以矩阵形式排列。在图1所示的例子中,含在数模转换器7a和7b中的转换元的数目都是4。然而,含在数模转换器7a和7b中的转换元的数目并不限定为4。数模转换器7a和7b各自可以含有的转换元数目都可以是1或更大的任意数。
转换元6a-1至6a-4通过供电支引线1a连接到供电主引线1上。转换元6a-1至6a-4分别在点PA1至PA4处连接在供电支引线1a上。供电支引线1a在点PA处连接在供电主引线1上。
转换元6a-1至6a-4中的每一个都含有一个恒流源8和连接在恒流源8上的开关9和10。恒流源8根据由供电电路2所提供的电压产生一个恒定的电流。开关9和10被解码器部分(末示出)控制,使得两者的通路和断路情况相反。当开关9被解码部分控制成通路时,来自恒流源8的恒定电流便流入电流输出线5a。否则,来自恒流源8的恒定电流将通过供电支引线1a和供电主引线1流入供电电路2。当开关10被解码器部分控制成通路时,恒流源8被接地。
转换元6b-1至6b-4中的每一个元都通过供电支引线1b连接到供电主引线1上。
供电主引线1具有引线电阻。供电主引线1在点PA和PP之间的引线电阻由集中电阻3a表示。供电主引线1在点PP和PB之间的引线电阻由集中电阻3b表示。
供电支引线1a具有引线电阻。供电支引线1a在点PA3和PA1之间的引线电阻由集中电阻4a-1表示。供电支引线1a在PA1和PA2之间的引线电阻由集中电阻4a-2表示。供电支引线1a在点PA和PA3之间的引线电阻由集中电阻4a-3表示。供电支引线1a在点PA3和PA4之间的引线电阻由集中电阻4a-4表示。
供电支引线1b具有引线电阻。供电支引线1b在点PB3和PB1之间的引线电阻由集中电阻4b-1表示。供电支引线1b在点PB1和PB2之间的引线电阻由集中电阻4b-2表示。供电支引线1b在点PB和PB3之间的引线电阻由集中电阻4b-3表示。供电支引线1b在点PB3和PB4之间的引线电阻由集中电阻4b-4表示。
在数模转换装置1000中,数模转换器7a和7b的布置使得:由供电主引线1从供电电路2到数模转换器7a的引线电阻所造成的电压升高或降低基本上等于由供电主引线1从供电电路2到数模转换器7b的引线电阻所造成的电压升高或降低。例如,数模转换器7a和7b的布置使得供电主引线1的集中电阻3a和集中电阻3b基本上互相相等。通过这种布置,就能够使得由供电主引线1从供电电路2到数模转换器7a的引线电阻所造成的电压升高或降低基本上等于由供电主引线1从供电电路2到数模转换器7b的引线电阻所造成的电压升高或降低。这是因为流过供电主引线1和供电支引线1a、1b的是恒定的电流。
再有,在数模转换装置1000中,转换元6a-1至6a-4和转换元6b-1至6b-4的布置使得相对应的供电支引线的引线电阻是相等的。特别地,转换元6a-1至6a-4和转换元6b-1至6b-4的布置使得下列关系式得到满足。
集中电阻4a-1=集中电阻4b-1
集中电阻4a-2=集中电阻4b-2
集中电阻4a-3=集中电阻4b-3
集中电阻4a-4=集中电阻4b-4
在该情形中假定了对于同样的数字值而言,在数模转换器7a中被解码器部分所激活的各转换元的列、行位置等同于在数模转换器7b中被解码部分所激活的各转换元的列、行位置。例如,如果对于数值“1”,数模转换器7a中被激活的是转换元6a-1,则数模转换器7b中被激活的是转换元6b-1。如果对于数值“2”,数模转换器7a中被激活的是转换元6a-1和6a-4,则数模转换器7b中被激活的是转换元6b-1和6b-4。
上面所描述的关系是由下述布置来达到的。转换元6a-1至6a-4和转换元6b-1至6b-4的布置使得,从供电电路2到转换元6a-1至6a-4的各个距离分别等于从供电电路2到转换元6b-1至6b-4中的各个相应转换元的距离。然后,利用具有正比于其长度的引线电阻的供电主引线1和供电支引线1a、1b把这些转换元相互连接起来。
当用这种方法使上述关系式得到满足时,数模转换器7a中被激活的转换元的电动势就变得等同于数模转换器7b中被激活的转换元的电动势。其结果是,数模转换器7a的满度电流是变得等同于数模转换器7b的满度电流量。这是因为,满度电流量表示当数模转换器中所含的全部转换元都被激活时的数模转换器电流输出量。
对于数模转换器7a的输出和数模转换器7b的输出要被相加,同时其中一个输出相对于另一个输出延迟了时钟信号的半个周期的情形,则要求数模转换器7a和7b的满度电流量互相相等。其原因在于,如果数模转换器7a和7b的满度电流量互不相等,那末即使这两个数模转换器7a和7b各自都有极佳的转换精度,数模转换器7a的平均模似值也不同于数模转换器7b的平均模拟值。平均模拟值的差别将引起微分误差或积分误差。
另一方面,当模数转换器7a和7b的满度电流量互相相等等时,数模转换器7a和7b的平均模拟值就互相相等。在这种情形下,数模转换器7a和7b之间的模拟值差别可以保持在各自的微分误差的范围之内。
数模转换器7a中被激活的转换元的电动势和数模转换器7b中被激活的转换元的电动势是相同的,由此数模转换器7a的输出曲线变得等同于数模转换器7b的输出曲线。在本说明书中,两个数模转换器的输出曲线之间的一致性良好也被称作为“两个数模转换器的输出曲线之间有良好的匹配”。这里,输出曲线是指这样一条曲线,它表明准备输入的数字值和准备输出的模拟值之间的关系。后面将参考图7A至7E对此作详细说明。
对于数模转换器7a的输出和数模转换器7b的输出要被相加,同时其中一个输出相对于另一个输出延迟了时钟信号的半个周期的情形,则要求数模转换器7a和7b的输出曲线互相相同。下面说明其原因。
为了以两倍的速度执行一次数模转换,配备了数模转换器7a和数模转换器7b,它们的满度电流量都减小为一半。数模转换器7a响应于时钟信号的上升沿而工作,数模转换器7b响应于时钟信号的下降沿而工作。数模转换器7a的输出和数模转换器7b的输出要经过模拟相加。这样就可得到相加后的输出。
为了能够得到比单个数模转换器更为光滑的输出,数模转器7a的输出要相对于数模转换器7b的输出延迟时钟信号的半个周期,然后再对这两个输出相加。对于数模转换器7a和7b的输出曲线互相相同的情形,在时钟信号的前半周期由数模转换器7a进行数模转换得到的模拟值等于在时钟信号的后半周期由数模转换器7b进行数模转换得到的模拟值。因此,相加后的输出等同于由单个数模转换器转换得到的模拟值。这样,数模转换器7a和7b中的微分误差和积分误差就得以保持,而不会在相加输出中被放大。
在数模转换器7a和7b中,如果微分误差都被保持在1/2LSB(最低比特位)之内,则数字值就不会被错误地转换成不正确的模拟值。不过为了得到比单个数模转换器的输出更光滑的输出,有必要把同样数字值下的数模转换器7a和7b的模拟输出值差别减小到大约1/10LSB。如果不是这样,将发生信号失真。如果数模转换器7a和7b的微分误差自身都可以减小到1/10LSB,那末就有可能不使得这两个数模转换器的输出曲线互相相等而得到光滑的输出。然而,从现有的技术水平来说,要使数模转换器7a和7b在精度上都做到使微分误差减小到1/10LSB是极为困难的。
在图2A中,实线代表分别在时刻t0至t3向数模转换器输入数字值“0”、“2”、“3”和“6”时该数模转换器的模拟值输出。
图2B示出当数模转换器7a和7b的输出曲线匹配良好时,通过相加这两个转换器的输出所得到的模拟输出。在该情形中,图2B所示的相加模拟输出的波形是通过细分图2A所示的模拟输出而得到的。
图2C示出当数模转换器7a和7b的输出曲线匹配不良时,通过相加这两个转换器的输出所得到的模拟输出。在该情形中,图2C所示的相加模拟输出的波形不同于图2A所示模拟输出的波形。这意味着在相加模拟输出中产生了失真。
图3示出一个视频编码器100的布局图,该编码器含有根据本发明的数模转换装置的一个例子。视频编码器100包括:一个锁存器200,用来暂时保持输入的一个R信号10a、一个G信号10b和一个B信号10c;一个信号转换部分300,用来把从锁存器200输出的R信号20a、G信号20b和B信号20c转换成数字颜色信号30a、30b和数字亮度信号30c、30d;一个数模转换装置400,用来把数字颜色信号30a、30b和数字亮度信号30c、30d转换成一个模拟颜色信号40a、一个模拟亮度信号40b和一个模拟视频信号40c。
下面将说明视频编码器100的工作过程。具有数字形式的R信号10a、G信号10b和B信号10c被输入到视频编码器100中。输入的R信号10a、G信号10b和B信号10c被暂时保存在锁存器200内。然后,R信号10a、G信号10b和B信号10c以同步于时钟信号50的方式被作为R信号20a、G信号20b和B信号20c输出给信号转换部分300。信号转换部分300根据一个视频信号标准,通过数字处理对R信号20a、G信号20b和B信号20c进行转换。信号转换部分300输出同步于时钟信号50的上升沿的数字颜色信号R(30a)和数字亮度信号R(30c),并输出同步于时钟信号50的下降沿的数字颜色信号F(30b)和数字亮度信号F(30d)。数模转换装置400把这些数字信号转换成模拟信号,并把得到的模拟信号相加。数模转换装置400输出用于S-VHS的模拟颜色信号40a和模拟亮度信号40b,以及用于普通电视广播的模拟视频信号40c。
图4示出数模转换装置400的布局。该数模转换装置400包括:数模转换器430a至430f;以及用来向数模转换器430a至430f提供电压的供电电路410a至410d。此外,数模转换装置400中还提供有供电主引线420。虽然图4中没有明显地表示出来,但来自供电电路410a至410d的电压是通过供电主引线420提供给数模转换器430a至430f的。
同步信号10d、设定(set-up)信号10e、数字颜色信号R(30a)、数字颜色信号F(30b)、数字亮度信号R(30c)和数字亮度信号F(30d)与时钟信号50同步地被输入给数模转换装置400。数模转换装置400在对这些输入信号作出响应时,输出模拟颜色信号40a、模拟亮度信号40b和模拟视频信号40c。
设定信号10e用来设定模拟亮度信号40b中的一个模拟输出电平。同步信号10d用来设定一个首先输入的脉冲信号,以便使一系列亮度数据和色度数据得以同步地传送。
下面将说明数模转换装置400的工作过程。数模转换器430a至430f中的每一个都有一个数字输入和两个模拟输出。两个模拟输出之一是电流输出,另一个是反相电流输出。电流输出被用作为一个信号。反相电流输出在执行了反相处理之后被用于各个数模转换器的外部。
在数模转换装置400中,来自数模转换器430a至430f的各个反相电流输出要经过模拟相加,由此产生一个反相视频信号。来自数模转换器430a至430d的电流输出要经过模拟相加,由此产生模拟亮度信号40b,其模拟值对应于设定信号10e、同步信号10d、数字亮度信号F(30d)和数字亮度信号R(30c)。来自数模转换器430e至430f的电流输出要经过模拟相加,由此产生模拟颜色信号40a,其模拟值对应于数字颜色信号F(30b)和数字颜色信号R(30a)。
数模转换器430c和430d的满度电流值为亮度信号所需值的一半。模拟转换器430c把数字亮度信号F(30d)转换成一个模拟信号,然后在响应于时钟信号50的下降沿时输出得到的模拟信号。数模转换器430d把数字亮度信号R(30c)转换成一个模拟信号,然后在响应于时钟信号50的上升沿时输出得到的模拟信号。这样,一个对应于数字亮度信号R(30c)的模拟信号就在时钟信号50一个周期中的前半周从数模转换器430d输出,一个对应于数字亮度信号F(30d)的模拟信号就在时钟信号50一个周期中的后半周期从数模转换器430c输出。然后,来自数模转换器430c的模拟信号输出和来自数模转换器430d的模拟信号输出被相加起来。通过这种相加而得到的模拟信号等同于以假想的方式利用两倍于时钟信号50的速度的时钟信号所产生的模拟信号。
数模转换器430e和430f的满度电流值为颜色信号所需值的一半。模数转换器430e把数字颜色信号F(30b)转换成一个模拟信号,然后在响应于时钟信号50的下降沿时输出这样得到的模拟信号。数模转换器430f把数字颜色信号R(30a)转换成一个模拟信号,然后在响应于时钟信号50的上升沿时输出这样得到的模拟信号。这样,一个对应于数字颜色信号R(30a)的模拟信号就在时钟信号50一个周期的前半周期从数模转换器430f输出,一个对应于数字颜色信号F(30b)的模拟信号就在时钟信号50一个周期的后半周期从数模转换器430e输出。从数模转换器430e和430f输出的模拟信号被相加起来。通过这种相加而得到的模拟信号等同于以假想的方式利用两倍于时钟信号50的速度的时钟信号所产生的模拟信号。
图5示出数模转换器430e的布局。数模转换器430a至430d和430f的布局都和数模转换器430e的布局相同。
数模转换器430e包括:一个电流单元阵列437e,它含有排列成矩阵形式的多个电流单元436;以及一个解码器部分435e,用来根据输入的数字颜色信号30b激活多个电流单元436中的零个或较多个电流单元。解码器部分435e包括:一个X解码器431a,用来对数字颜色信号30b的一个较低的比特位部分进行解码;一个锁存器432a,用来暂时保存X解码器431a的输出;一个Y解码器431b,用来对数字颜色信号30b的一个较高比特位部分进行解码;以及一个锁存器432b,用来暂时保存Y解码器431b的输出。
数字颜色信号30b被分成较低比特位部分和较高比特位部分,分别输入给X解码器431a和Y解码器431b。
解码器部分435e使单元436激活,被激活的单元数目对应于数字颜色信号30b的数字值。例如,当数字颜色信号30b的数字值为“1”时,解码器部分435e使电流单元436中的一个单元激活。被激活的那个电流单元436例如是位在电流单元阵列437e第一行、第一列的那个电流单元。准备被激活的电流单元436的行值由X解码器431a确定,准备被激活的电流单元436的列值由Y解码器431b确定。当数字颜色信号30b的数字值为“2”时,解码器都分435e使电流单元436中的两个单元激活。被激活的两个单元436例如是位在第一行、第一列的那个电流单元和位在电流单元阵列437e的第六行、第一列的那个电流单元。解码器部分435e就以这种方法根据数字颜色信号30b来有选择地激活多个电流单元436中的零个或较多个单元,以避免准备激活的各电流单元436在空间位置上的集中现象。执行该操作是为了使模数转换器中模拟值的积分误差达到最小。
每个被解码器部分435e激活的电流单元436都从其电流输出端输出一个电流,并且停止从其反相电流输出端输出电流。另一方面,每个没有被解码器部分435e激活的电流单元都停止从其电流输出端输出电流,而从其反向电流输出端输出电流。通过使各个电流单元436的所有电流输出端互相耦合起来,就得到了模拟颜色信号输出433。通过使各个电流单元436的所有反相电流输出端耦合起来,就得到了模拟颜色信号的反相输出434。
从供电主引线420上分接出来的供电支引线421a至421d分别被连接在各自的电流单元436上。来自供电电路410a至410d的电压通过供电主引线420和供电支引线421a至421d被提供给各个电流单元436。
图6A示出一个电流单元436的布局。电流单元436含有一个逻辑电路450,一个恒流源晶体管451,以及开关晶体管452和453。晶体管451至453都是P型晶体管。
从锁存器432a输出的X解码信号401和从锁存器432b输出的Y解码信号402被输入给逻辑电路450。逻辑电路450根据X解码信号401和Y解码信号402产生控制信号,控制开关晶体管452和453的通路和断路,并使它们处于相反的状态。
恒流源晶体管451根据通过供电支引线421c提供的电压VDD(电动势)产生一个恒定的电流。恒流源晶体管451的源极通过供电支引线421c和供电主引线420连接在供电电路410a至410d上。一个预定的第二参考电压被提供给恒流源晶体管451的门控极。恒流源晶体管的漏极连接在开关晶体管452和453的源极上。
开关晶体管452和453都根据来自逻辑电路450的控制信号被控制成通路或断路状态。当开关晶体管452通路时,恒流源晶体管451的漏极被连接到模拟信号输出端433a上。当开关晶体管453通路时,恒流源晶体管451的漏极被连接到模拟信号反相输出端434a上。
在某个电流单元436准备被激活的情形下,逻辑电路450通过向开关晶体管452的门控极提供一个预定的第一参考电压使开关晶体管452通路,并使开关晶体管453断路。通过这个操作,来自恒流源晶体管451的恒定电流被输出给模拟信号输出端433a。
在某个电流单元436不准备被激活的情形下,逻辑电路450通过向开关晶体管453的门控极提供预定的第一参考电压使晶体管452断路,并使开关晶体管453通路。通过这个操作,来自恒流源晶体管451的恒定电流被输出给模拟信号反相输出端434a。
图6B是采用N型晶体管的电流单元436的示例性布局图。恒流源晶体管451根据通过供电支引线421c提供的一个电压VGND(地电位)产生一个恒定的电流。因为该电流单元436的工作过程和图6A所示电流单元436的工作过程相同,所以略去对它的说明。
在下面的说明中,假定图5中所示的所有电流单元436都像图6B所示那样采用了N型晶体管的布局。在这情形中,因为来自电流单元436的恒定电流总是流进供电支引线421a至421d的,所以将按照供电支引线421a至421d的引线电阻出现电源浮动。该电源浮动随着接近于供电主引线420而减小。由于有一个恒定的电流从供电支引线421a至421d流进供电主引线420,所以供电主引线420的引线电阻也会造成电源浮动。因此,从供电支引线410a至410d提供给位在电流单元阵列437e上的每一个电流单元436的电压和提供给另一个电流单元436的电压不同。其结果是,由于恒流源晶体管451的源极上的电位随着不同的电流单元436而不同,于是电流单元436的电流输出值随电流单元436的不同而不同。这将在数模转换器中引起微分误差和积分误差。这里,微分误差表示对应于数字值“1”的模拟值和平均模拟值之间的差别程度。例如,对于数字值由N比特来表示的情形,平均模拟值由(满度电流时)/(2N-1)来定义。一般而言,如果对应于一个数字值的模拟值和平均模拟值的差别为平均模拟值的1/2LSB或更多时,则该数字值将被错误地转换成一个不正确的模拟值。积分误差是通过所有数字值下的实际转换所得到的模拟值和平均模拟值的差值(微分误差)进行积分而得到的。
下面将参考图7A至7E说明数模转换器的积分误差。
理想的情形是希望数模转换器能够输出正比于一个输入数字值的模拟值。然而在实际情形中,由于电动势、输出端处的电压变化、处理时的差别等问题,准备输入的数字值并不完全正比于准备输出的模拟值。
在图7A中,虚线510是表示准备输入的数字值和准备输出的模拟值之间的理想关系的理想曲线。实线500a是表示一个理想的数模转换器在准备输入的数字值每次增加1的情形下的模拟值输出的输出曲线。按照该理想的数模转换器,实线500a沿着理想曲线510增加。
在图7B中,虚线510代表一条理想曲线。实线500b是表示在来自电流单元的电流值变动的情形下数模转换器准备输出的模拟值的输出曲线。如图7B所示,当数字值每次增加1时,模拟值的增大是不均匀的。积分误差可通过对所有数字值下的虚线(理想线)510和实线500b之间的模拟值的差值进行积分而得到。
在该数模转换器中,必须要减小积分误差。然而,对于两个数模转换器的输出被交替相加的情形,仅仅减小图7B所示的积分误差还是不够的。
图7C是在准备从数模转换器输出的模拟值小于理想曲线510在同一数字值下的模拟值的情形中的输出曲线。
图7D是在准备从数模转换器输出的模拟值大于理想曲线在同一数字值下的模拟值情形中的输出曲线。
图7E示出具有图7C中由实线500c所代表的输出特性的数模转换器的输出和具有图7D中的实线500d所代表的输出特性的数模转换器的输出相加后的结果,其中,在时钟信号的第T个周期时输入给两个数模转换器以T的数字值,而其中一个的输出相对于另一个的输出延迟了时钟信号的半个周期。如图7E所示,由于这两个数模转换器的输出特性匹配不良,所以是一个大的模拟值和一个小的模拟值交替地相加。当为了得到光滑输出的目的而交替地相加两个数模转换器的输出时,含在数模转换器内的转换元件的模拟输出的差异将导致失真。
产生这种失真的原因如下。具有图7C中由实线500c所代表的输出特性的数模转换器对于一个小的数字值将输出一个相对较小的模拟值,而对于一个大的数字值将输出一个相对较大的模拟值。另一方面,具有图7D中由实线500d所代表的输出特性的数模转换器对于一个小的数字值将输出一个相对较大的模拟值,而对于一个较大的数字值将输出一个相对较小的模拟值。因此,为了防止出现失真,除了要使理想曲线510和每个数模转换器的输出曲线之间有最小的差别之外,还有必要使两个数模转换器的输出曲线互相相同。
在这个例子中,如图4所示,数模转换器430c中的一个包含多个电流单元的电流单元阵列部分437c和一个解码器部分435c与数模转换器430d中的一个包含多个电流单元的电流单元阵列部分437d和一个解码器部分435d是相对于一个对称轴460对称地布置的。于是,数模转换器430d的布局可以通过把数模转换器430c的布局相对于对称轴460进行反转而得到。
类似地,数模抟换器430e中的一个包含多个电流单元的电流单元阵列部分437e和一个解码器部分435e与数模转换器430f中的一个包含多个电流单元的电流单元阵列部分437f和一个解码器部分435f是相对于一个对称轴461对称地布置的。于是数模转换器430f的布局可以通过把数模转换器430e的布局相对于对称轴461进行反转而得到。
供电电路410b和410c的布置使得它们各自离开对称轴460的距离基本上相等。供电电路410c和410d的布置使得它们各自离开对称轴461的距离基本上相等。通过这种布置,在输入同样的数字值时,在各个数模转换器中被激活的预定的电流单元将相对于供电电路是对称布置的。这种对称的布局使得,每个数模转换器中被激活的电流单元的电动势将是互相相同的。其结果是,如果第二个数模转换器的布局是通过把第一个数模转换器的布局相对于对称轴进行反转而得到的,那末第一个数模转换器的输出曲线将和第二个数模转换器的输出曲线相同。
图8A至8C示出在根据本发明的数模转换装置含有两个数模转换器的情形下,数模转换器和一个或多个供电电路的示范性布置。
在图8A所示的示范性布置中,数模转换器430h的布局是通过把数模转换器430g的布局相对于对称轴470进行反转而得到的。一个供电电路410e被安放在对称轴470上。
在图8B所示的示范性布置中,数模转换器4301的布局是通过把数模转换器430k的布局相对于对称轴470进行反转而得到的。供电电路410g和410i被分别安放在离开对称轴470有相同距离的地点。
在图8C所示的示范性布置中,数模转换器430p的布局是通过把数模转换器430o的布局相对于对称轴470进行反转而得到的。供电电路4101和410m被分别安放在离开对称轴470有相同距离的地点。
通过这样的布置,在每个数模转换器中被激活的电流单元的电动势变得互相相同。其结果是,因为各个数模转换器的输出曲线变得互相相同,所以有可能限制各个数模转换器之间的输出误差。
图9A至9C示出在根据本发明的数模转换装置含有四个数模转换器的情形下,数模转换器和一个或多个供电电路的示范性布置。在任何一个布置中,各个供电电路的安放位置都使得它们分别和各个数模转换器有相同的距离。这种布置使得有可能限制各个数模转换器之间的输出误差。
下面将参考图10A、10B、11A、11B、12A和12B说明本发明的另外一些效果。
假定在图10A、11A和12A中数模转换器的面积、电流量和供电引线宽度都是相同的。图10A、11A和图12A中由箭头所指示的数模转换器(C0)和(C1)是执行相同数模转换的两个数模转换器。假定数模转换器(C0)和(C1)各自作为单独数模转换器时有基本上相同的误差。
图10A示出一个示范性的布置,其中6个具有相同布局的数模转换器430排成一行,两个供电电路410被安放在这组数模转换器的两端。关于图10A所示的布置,由各个电动势的差别所引起的误差是用仿真方法计算的。
图10B示出对于把数模转换器(C1)的电流输出量作为参考的情形,数模转换器(C0)和(C1)联合使用时与理想曲线的差别。由于总电流量的差别和输出曲线的倾向性差别,数模转换器(C0)将产生最大为2.6倍于平均模拟值的差别。
图11A示出一个示范性的布置,其中三对数模转换器430排列成一行,每对数模转换器都相对于一个对称轴具有互相对称的布局,三个供电电路410的安放位置使得它们离开各个对称轴有相同的距离。通过把图10A所示的布置重新安排成为图11A所示的布置,每一对数模转换器430和理想曲线差别都完全相同,如图11B所示。因此,在这种情形下,只需要单独考虑每个数模转换器430的误差就足够了。
图12A示出一个优选的布置,其中6个数模转换器430的布局都不进行反转,它们安放得分别离开各个供电电路410有相同的距离。在这种情形下,供电主引线的供电电压在各个数模转换器430之间的变动是相同的。因此,一个数模转换器430的满度电流和另一个数模转换器430的满度电流是相等的。然而,各个数模转换器的输出曲线并不是互相相同的。因此,如图12B所示,数模转换器(C0)和(C1)的输出之间的差别最大将达到0.4LSB。
在计算图12B所示的结果时,略去了各个数模转换器430中解码器部分的宽度。在实际的布局中,有必要考虑到供电电路410和每个数模转换器430中的解码器部分和电流单元阵列部分的位置关系,来布置供电电路410,以便使各个数模转换器430之间的供电电压变动相同。在这种布置下所得到的结果和图12B所示的结果相同。
如上所述,根据这个例子,由于恒定电流流过供电主引线和供电支引线所造成的各个数模转换器中的各个转换元的电动势浮动已经被调整得相同,由此就提供了能够执行高精度的不带失真的数模转换的数模转换装置。
根据本发明,一个数模转换器中被激活的转换元的电动势变得和另一个数模转换器中被激活的转换元的电动势相同。其结果是,一个数模转换器的输出电流变得和另一个数模转换器的输出电流相同。这样,在把一个数模转换器的输出和另一个数模转换器的输出互相相加的情形下,把一个输出相对于另一个输出延迟时钟信号的半个周期,就能够得到光滑的输出。
再有,根据本发明,不需要提供专用的供电引线来减小各个数模转换器之间的误差。因此,一个引线层就可以同时用来作供电引线和其它引线。还有,不需要通过宽供电主引线来减小各个数模转换器之间的误差。因此,芯片的面积可以保持为和普通芯片的面积一样地小。
在不偏离本发明的范畴和精神的情形下,对于熟悉本技术领域的人们来说各种其他的修改是明显的而且是能够易于实现的。从而,并不希望把后附权利要求的范畴局限于这里所做的说明,而希望这些权利要求能被广义地解释。
Claims (9)
1、一种数模转换装置,它包括:
包括一个或多个转换元的第一转换装置,用于把一个数字信号转换成一个模拟信号;
包括一个或多个转换元的第二转换装置,用于把一个数字信号转换成一个模拟信号;
供电装置,用来向第一转换装置和第二转换装置提供电压;以及
供电主引线,用来把第一转换装置和第二转换装置连接到供电装置上,
其中,由供电主引线从供电装置到第一转换装置的电阻所引起的电压上升或下降基本上等于由供电主引线从供电装置到第二转换装置的电阻所引起的电压上升或下降。
2、根据权利要求1的数模转换装置,其中供电主引线从供电装置到第一转换装置的电阻基本上等于供电主引线从供电装置到第二转换装置的电阻。
3、根据权利要求1的数模转换装置,其中第一转换装置和第二转换装置中的每个转换装置都包括多个转换元,每个转换元都能把一个单位数字值转换成一个单位模拟值;供电支引线,用来把多个转换元中的每一个连接到供电主引线上;以及解码装置;用来根据数字信号有选择地激活多个转换元中的零个或较多个转换元,并且由第一转换装置中的供电支引线的电阻所引起的电压上升或下降基本上等于由第二转换装置中的供电支引线的电阻所引起的电压上升或下降。
4、一种数模转换装置,它包括:
第一转换装置,用来把一个数字信号转换成一个模拟信号;
第二转换装置,用来把一个数字信号转换成一个模拟信号;以及
至少一个供电装置,用来向第一转换装置和第二转换装置提供电压,
其中,第一转换装置和第二转换装置中的每个装置都包括:多个转换元,每个转换元都能把一个单位数字值转换成一个单位模拟值;以及一个解码器,用来根据数字信号有选择地激活多个转换元中的零个或较多个转换元,
含在第一转换装置中的多个转换元和解码器安放在相对于一个轴与含在第二转换装置中的多个转换元和解码器相对称的位置上,以及
至少一个供电装置中的每个装置的布置使得它们离开对称轴有基本上相同的距离。
5、根据权利要求4的数模转换装置,它还包括输出装置,用来把第一转换装置在一个预定的时间周期的前半周期中的输出和第二转换装置在该预定的时间周期的后半周期中的输出相加,并且输出该相加后的结果。
6、根据权利要求4的数模转换装置,其中至少一个供电装置的一个装置被安放在对称轴上。
7、根据权利要求4的数模转换装置,其中多个转换元中的每个转换元都包括:一个恒流源,用来根据由至少一个供电装置所提供的电压产生一个恒定的电流;以及连接在恒流源上的开关装置,用来根据控制信号在通路和断路状态之间转换。
8、根据权利要求7的数模转换装置,其中的恒流源是一个晶体管。
9、根据权利要求4的数模转换装置,其中多个转换元被布置成矩阵的形式,并且解码器根据数字信号有选择地激活多个转换元中的零个或较多个转换元,使得能够排除被激活转换元位置上的集中现象。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP260169/1994 | 1994-10-25 | ||
JP260169/94 | 1994-10-25 | ||
JP26016994 | 1994-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1129865A CN1129865A (zh) | 1996-08-28 |
CN1092423C true CN1092423C (zh) | 2002-10-09 |
Family
ID=17344288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN95118327A Expired - Fee Related CN1092423C (zh) | 1994-10-25 | 1995-10-25 | 数模转换装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5745064A (zh) |
KR (1) | KR100206053B1 (zh) |
CN (1) | CN1092423C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106160747A (zh) * | 2014-10-08 | 2016-11-23 | 爱思开海力士有限公司 | 数字模拟转换器 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3558964B2 (ja) * | 1999-07-23 | 2004-08-25 | シャープ株式会社 | 半導体集積回路の検査装置及びその検査方法 |
JP2004208060A (ja) * | 2002-12-25 | 2004-07-22 | Renesas Technology Corp | D/aコンバータ |
EP1465348B1 (en) * | 2003-03-31 | 2007-04-11 | AMI Semiconductor Belgium BVBA | Current DAC with a two-dimensional matrix decoder |
JP2007521732A (ja) * | 2003-06-27 | 2007-08-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低減された動的非線形性を有する電流操作d/a変換器 |
US7034732B1 (en) * | 2004-12-30 | 2006-04-25 | Intel Corporation | Multi-stage digital-to-analog converter |
CN101326834A (zh) * | 2006-07-25 | 2008-12-17 | 松下电器产业株式会社 | 模拟视频信号产生电路、模拟复合视频信号产生方法、模拟信号合成电路、模拟信号合成方法、半导体集成电路及视频设备 |
US9019137B1 (en) * | 2014-01-17 | 2015-04-28 | IQ-Analog Corporation | Multiplying digital-to-analog converter |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
JPH01277027A (ja) * | 1988-04-28 | 1989-11-07 | Toshiba Corp | デジタル・アナログ変換回路 |
JPH0288420A (ja) * | 1988-09-27 | 1990-03-28 | Shin Nippon Kagaku Kogyo Co Ltd | スピネルクリンカーの製造方法 |
JP2605874B2 (ja) * | 1989-06-29 | 1997-04-30 | 日本電気株式会社 | D―a変換器 |
US5091728A (en) * | 1990-03-02 | 1992-02-25 | Chang Chih C | D/A and A/D converters utilizing weighted impedances |
JPH05191290A (ja) * | 1991-10-07 | 1993-07-30 | Mitsubishi Electric Corp | D/a変換器 |
KR930009432B1 (ko) * | 1991-12-31 | 1993-10-04 | 현대전자산업 주식회사 | 디지탈/아나로그 변환기용 전류소자 |
US5164725A (en) * | 1992-02-05 | 1992-11-17 | Tritech Microelectronics International Pte Ltd. | Digital to analog converter with current sources paired for canceling error sources |
US5293166A (en) * | 1992-03-31 | 1994-03-08 | Vlsi Technology, Inc. | Digital-to-analog converter and bias compensator therefor |
US5343196A (en) * | 1992-12-04 | 1994-08-30 | Analog Devices, Inc. | D/A converter with reduced power consumption |
US5452014A (en) * | 1994-03-21 | 1995-09-19 | Hewlett-Packard Company | Video dac rise time control and supply noise suppression |
-
1995
- 1995-10-19 US US08/545,400 patent/US5745064A/en not_active Expired - Fee Related
- 1995-10-25 KR KR1019950037911A patent/KR100206053B1/ko not_active IP Right Cessation
- 1995-10-25 CN CN95118327A patent/CN1092423C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106160747A (zh) * | 2014-10-08 | 2016-11-23 | 爱思开海力士有限公司 | 数字模拟转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN1129865A (zh) | 1996-08-28 |
US5745064A (en) | 1998-04-28 |
KR100206053B1 (ko) | 1999-07-01 |
KR960016162A (ko) | 1996-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1109405C (zh) | 具有低击穿电压的输出缓冲电路 | |
CN1197250C (zh) | 数模转换器 | |
CN1092423C (zh) | 数模转换装置 | |
CN1825174A (zh) | 灰度电压发生电路 | |
CN2852534Y (zh) | 一种高速分段电流型dac电路 | |
CN1702731A (zh) | 液晶显示设备的驱动装置和驱动方法 | |
CN1968014A (zh) | 校准电路和备有校准电路的半导体装置 | |
CN1770625A (zh) | 用于射频放大器的辅助量程数字模拟转换器 | |
CN1058681A (zh) | 通信链路 | |
CN1574672A (zh) | 用于低压差分信号的数据传输设备 | |
CN101192831A (zh) | 数字模拟转换器 | |
CN103474019A (zh) | 驱动电路及使用该驱动电路的显示装置 | |
CN101060334A (zh) | 数模转换器及使用其驱动显示设备的方法 | |
CN1881806A (zh) | 数位/类比转换器 | |
EP0380583A4 (en) | Sub-ranging a/d converter with improved error correction | |
CN1716785A (zh) | D/a转换器以及使用d/a转换器的驱动电路 | |
CN1658275A (zh) | 伽玛电压产生器、液晶显示器及液晶显示装置的控制方法 | |
CN1725504A (zh) | 光电转换器、图像传感器和信号读出电路 | |
CN104143985B (zh) | 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置 | |
CN102075192A (zh) | 一种高速数字模拟转换电路及其工作方法 | |
CN1471701A (zh) | Da转换电路、使用此电路的显示器、以及具有此显示器的移动终端 | |
CN1029712C (zh) | 显示设备的驱动电路 | |
CN1682437A (zh) | 跨导放大器 | |
CN1945978A (zh) | 采用积分非线性误差整形的流水线adc | |
CN1677859A (zh) | 驱动器电路和具有驱动器电路的系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |