TWI329998B - Pipeline adc with minimum overhead digital error correction and method thereof - Google Patents

Pipeline adc with minimum overhead digital error correction and method thereof Download PDF

Info

Publication number
TWI329998B
TWI329998B TW095133353A TW95133353A TWI329998B TW I329998 B TWI329998 B TW I329998B TW 095133353 A TW095133353 A TW 095133353A TW 95133353 A TW95133353 A TW 95133353A TW I329998 B TWI329998 B TW I329998B
Authority
TW
Taiwan
Prior art keywords
digital
converter
level
pipeline
stage
Prior art date
Application number
TW095133353A
Other languages
English (en)
Other versions
TW200711322A (en
Inventor
Chia-Liang Lin
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of TW200711322A publication Critical patent/TW200711322A/zh
Application granted granted Critical
Publication of TWI329998B publication Critical patent/TWI329998B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/165—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages in which two or more residues with respect to different reference levels in a stage are used as input signals for the next stage, i.e. multi-residue type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Description

1329998 i
： Ref. of Sundial: TW3087PA 九、發明說明： - 【發明所屬之技術領域】 本發明是有關於一種管線式類比數位轉換器 (Analog-to-Digital Converter，ADC)，且特別是有關於一種在數位校 ' 正其内部比較器之數個誤差中使用最小系統開銷之管線式奶c。 【先前技術】 鲁 官線式ADC係為熟知之習知技術。第1圖說明一種典型的n 級管線式ADC 1000,其包含一取樣保持放大器SHA1〇〇、N個管 線級200一 1，200_2, 200—3等等、以及一輸出編碼器3〇〇。SHA⑽ .·將連續時間輸入電壓x⑴轉換成離散時間類比式樣本々[η]，其係 、.為輸入電壓乂⑴於ηΤ之時間瞬間之數值，於此Τ係為取樣時鐘脈 衝之周期，而η係為一時間指標。第一級2〇〇一 1接收類比式樣本 x〇[n]並產生兩個輸出，其包含：-數位輸出yi[n]，其係為输心] 之一粗略數位表現(其係為先前時間階段之類比式樣本)；以及一類 • 比式輸出Xl[n]，其表示粗略量化之殘餘誤差。殘餘誤差係傳遞至 下一級(第二級200_2)以供更進一步的處理。依此方式，每個管線 級(級k)從其前級(級(k-D)接收一類比式樣本(除了不具有一前級但 從SHA 100接收類比式樣本之第—級以外），產生表示先前時間階 •段之其輸入之一粗略量化之一數位輸出，以及將表示量化之殘餘 .誤差之一類比式輸出傳遞至後來的級(級(k+Ι))。對最終級(第！^級 2〇〇一N)而言，不存在有後來的級，因此其不需要產生殘餘誤差。 所有這些管線級之數位輸出係被傳遞至一輸出編碼器其將它 們編碼成-單-輸出順序y[n]，其係為類比輸入電壓X⑴之類比數 1329998 <
： Ref. of Sundial: TW3087PA 位轉換之最終結果。 第2圖§尤明-種典型的管線級2〇〇—k(k=1，2,等等）。依據時鐘 脈衝CLK ’類比輸入取樣Xk办]係由S/H 23〇所取樣並保持。又， 類比輸入取樣Xkdn]係藉由一 4層級之類比數位轉換器 210_k而被轉換成一數位輸出yk[n+1]。（時間指標η係增加了 1以 反映輸入與輸出之間的一個時鐘脈衝延遲)，以Gk層級之類比數位 轉換器ADC 210一k來說’需要Glrl個參考電壓均勻分布在全規模 • 概F至F之間，即需要Gk-1個比較器來接收此Girl 個參考電壓。在沒有一般性的損失之情況下，我們可將這些A^c .層級予以標準化’俾能使一數位輸出”1”將對應至全規模電壓 • - 。於230鎖定此輸入時之時鐘脈衝邊緣，adc 210_k決 /-定哪一個Gk層級最靠近此輸入。最靠近此輸入XkJnK表示為 yk[n+l])之ADC層級係為下一個時間指標之此級之數位輸出。數 位輸出係被傳遞至一 Gk層級之DAC(數位類比轉換器)22〇_k，其 將數位輸出轉換成類比式電壓，藉以產生類比輸入Xk i [n]之一粗略 魯 表現。來自DAC 220_k之粗略表現係經由一加法器240而從類比 輸入取樣xk·![η]減去。加法器240之輸出表示由於類比數位轉換 所產生之量化誤差。ADC210_kiGk層級(其亦屬於DAC220_k) 係均勻地被配置在-VREF.(Gk -1)/Gk至VREF.(Gk -1)/Gk之間，因此 • 在兩個鄰近層級之間的間距總是2.PVREF/Gk。因此，量化誤差總 . 是在-VREF/Gk與VREF/Gk之間。一增益區塊250_k係用以將量化 誤差放大了 Gki—係數，用以將其提升成從-VREF至VREF之全 規模範圍。以這個級之”殘餘誤差”表示之合成電壓係被傳遞至下一 級’以供更進一步的處理。增益區塊250_k提供該所謂的”級間增 7
Ref. of Sundial: TW3087PA 益(inter-stage gain)”，俾能使每個級之全規模範圍維持相同。對最 終級(第N級200一N)而言，存在有一 ADC210_Nffi以產生一數位 輸出；因為不存在有後來的級’所以不需要具有S/H 23〇、DA(： 220一N、加法器240以及增益區塊250_N。 第3圖說明一種典型的輸出編碼器3〇〇。其接收來自所有N 個官線級(亦即，yk[n]，其中k=l至N)之數位輸出。最終結果y[n] 係藉由合計來自所有N個管線級之數位輸出而獲得。然而，為了 說月與這些管線級相關的這些固有的管線延遲，當合計來自所有 N個級之這些數位輪出時，係需要一系列的單位循環延遲32〇_2, 320—3等等。又’為了說明我們使用之，，級間增益”，係需要一系列 的増盈區塊310_2, 310一3等等，用以調整來自級2、3等等之這些 數位輪出。對於級2而言，此輸出需要被縮小了 1/Gi之一係數， 用以補償由級1所提供之級間增益。對於級3而言，此輸出需要 被縮小了 1/((^2)之一係數，用以補償由級1與級2所提供之這些 級間増益。對於級k而言，此輸出需要被縮小了準而凡此 一係數’用以補償由所有其(k—丨)前級所提供之這些級間增益。數 學上，可將此編碼器輸出寫成： Λη]=γι[η-(Ν~ϊ)]+]/σι 'y2[n-{N-2)]+ V(GiG2)*^3[«'(^-3)]+ •••+]/(职· · ·σ^2) · + 前述的習知技術之管線式ADC由於在其内部比較器中之這 些偏置電壓，易受來自第2圖之Gk層級之ADC 21〇_ki誤差影 1329998
Ref. of Sundial: TW3087PA 響。為了說明此種問題，舉例而言’我們可看雙層級(1位元)之 ADC。-個1位元ADC具有兩個層級：1/2與-叫又，我們使全 電壓VREF標準化成1)。級用—峨器，肋將錄入與零作 比較。如果此輸入大於或等於零，則此決定位/2” 示此輸入。否則，其決定位準”·1/2，，最能表示此輸入。 b [η] > 〇 -X ^Μ<〇 數學上’-個1位元管線級2〇〇_k之作用情形可被說明如下： ♦ + 1]= x,[« +1] = 2 - (xk_{[n] - vref .yk[n + 第4圖說明使用具有2個級間增益之雙層級之wcdac(亦 =’ Gk=2)之第2圖之管線級200』之理想的輸入輸出傳送特徵。 當輸入χ_]為正或零時，數位輸出係為1/2且類比式輸出係為 SXdnKVREF ’當輸入xkl[n]為負時，數位輸出係為]/2且類比 式輸出係為2知[!1]+卿17。細，在第2圖之管線級細—k中， 在-實際的ADC21(U^之比㈣可能具有—偏置雙㈣㈣， 所以其可能做出-錯誤侧。舉例而言，如果在該比較器中存在 有VR職之一偏置㈣，則當此輸入大於或等於VREF/8時，此 數位輸出將只有1/2。關於這個特別實例之輪人輸出傳送特徵係被 描繪於第5圖中。對於在〇與vref/8之間的一輸入而言，此輸 將超，其下-級之全規模’藉以導致顯著的誤差。因此，比較器 必須疋非常準確的。通常，比較器之偏置電射'須小於全部概^ 之LSB(最小有效位）。這個要件通常非常難以滿足的。 為了解決此問題，習知技術之管線式AOC通常採用一個三層 1329998
Ref. of Sundial: TW3087PA 級(1.5位元式)之管線級。在使用最能表示一小輸入之一額外層級 方面，一個1.5位元級係與一個1位元級不同。舉例而言，除兩個 決定"1/2”與”-1/2”以外，當此輸入係在-VREF/4與VREF/4之間 時’一個1.5位元級增加一個第三層級”〇"。數學上，我們得到 x^M^VREF/4 -VREF/4 < x^ln] < VREF/4 VREF/4
x,[« +1] = 2 - (xk_x [n] - VREF -yk[n +1]) 一個1.5位元管線級之理想轉移函數係描繪於第6圖中。不 - 像1位元管線級的是，1.5位元管線級可容許在其内部比較器中之 -一大偏置電壓。一個具有VREF/8之一比較器偏置電壓之15位元 管線級之輸入輪出傳送特徵係描繪於第7圖中。由於額外的，,〇”決 定，即使當ADC做出-錯誤決定時，此輸出將不會超過其下一級 之全規模。雖然:ADC由於比較器偏置電壓而做出錯誤決定，但錯 誤決定之誤祕被做成為這個管線級之舰誤差之—部分。: 下-級接受殘餘誤差以供更進—步處理時，因為此誤差已被吸二 ，為其輸人之-部分，所以此誤差由於前級中之錯誤決定而將被 板正。舉例而言，仔細考慮第—組二級。令_輸人為鲁種F。 如果不存在有啸n偏置電壓，則第m 殘餘誤差撒瓣。第二級接絲自第—級 數位輸出·ι/2與—殘餘誤錢情。狀⑽ 述關於輸入5/16.VREF之表現： 耆將…有下 (1/2)+2-1. (-1/2) = 1/2 - 1/4 = 1/4
A
Ref. of Sundial: TW3087PA .笼-二*果第一級具有卿178之-比較器偏置電壓而 第-U的話，則第—級產生—誤差數位輸出 〇與一殘餘誤 •山w \ F。第二級接受來自第一級之殘餘誤差並產生一數位輪 • '、殘餘誤差1/4-VREF。輸出編碼器接著將具有下述關於 5/16’VREF 之表現： 0+2^-(1/2) = 0+1/4=1/4 顯然在第—財之誤差(▼之錯誤決定)係«二級所校正 φ 之-額外殘餘電壓)。此乃因為由於 來自第-級之錯誤決定之誤差已被吸收成為殘餘誤差之—部分並 .被轉移至第一級。同樣地，如果在第二級中存在有比較器誤差， ‘-則其可被第三級所校正。依此方式，所關^之任何級之比較器誤 差可被後來的級所校正。此種技術通常被稱為比較器誤差之，，數位 * 誤差校正”。 一個1.5位元管線結構大幅放寬對一管線級之内部之精 度之需求，因此，其係為一種非常普遍的結構。請注意一個15 鲁位元級可容許之最大比較器偏置電壓係為VREF/4。如果比較器偏 置電壓超過VREF/4 ’則殘餘誤差仍然可超過全規模範圍(從—v^jgF 至VREF) ’從而越過可被下一級所校正之範圍。然而，在允許這 種放寬方面之系統開銷(overhead)是相當高的。一個1位元管線級 . 只需要一個比較器，而一個1.5位元管線級需要兩個比較器：一個 將輸入與VREF/4作比較，另一個與—VREF/4作比較。在比較器之 數目方面之糸統開銷係為100%。又，一個1位元管線級只需要一 雙層級DAC ’而一個1.5位元管線級需要一三層級之DAC。在 DAC層級方面之系統開銷係為50%。如後來於此揭露書中將變成 11 1329998 裊
Ref. of Sundial: TW3087PA 顯而易見的’儘管如此這是具有2之級間增益(亦即令2)之一管 線級所能獲得之最佳狀況。然而，對高於2之層級間而言，任 人當然可做得更好。
雖然級間增益Gk理論上可岐大於丨之任何餘，但實際上 人們專Η使用2之轉(脚，2、4、8、16㈣)個，以供在輸出 編碼器中更料驗號處理使用。f知技術之具有數位誤差校正 之N概管_ ADC之頂端層聽構，雜不具有μ丨圖所示 之數位誤紐正之頂端層級結構相同，除了下述例子以外。在沒 有數位誤差校正的情況下，第丨圖之管線級」，2qg_2等等係 藉由使用第2圖中所描緣的結構2〇〇』而實現；在有數位誤差校 正的情況下’這些官線級需要分別被管線級2〇〇A—L200A—2等等 所置換’其係藉由使用如第8圖所示之結構2〇〇A_k而實現。第8 圖中所描繪的結構200A一k使用(2.Gk-l)層級之ADC 210A_k與 DAC 220A—k’而第2圖中所描繪的結構2〇〇_k使用Gk層級之 210_k與DAC 220_k。數位誤差校正係藉由簡單地將Gk層級之 ADC-DAC改變成(2’Gk-l)層級之ADC-DAC而實現。 在習知技術之數位誤差校正機構中，ADC-DAC之(2.Gk-l)層 級(利用全規模電壓VREF來標準化)係為： -(Gk-1)/Gk > -(Gk-2)/Gk > -(Gk-3)/Gk >... > -2/Gk > -1/Gk > 0 »1/Gk > 2/Gk，…’（Gk-3)/Gk，（Gk-2)/Gk，（Gk-1)/Gk 舉例而言，關於4之級間增益，paui c. Yu在他的文章”A 14b 40Msamples/s Pipelined ADC with DFCA” 中使用具有 4 之級間增益 之7層級，而7層級係為： -3/4，-1/2，-1/4，0 ’ 1/4，1/2，3/4 12
Ref. of Sundial: TW3087PA 因此，在ADC-DAC層級中之系統開銷係為(7-4)/4=75%。 關於8之級間增益，Sang-Min Yoo等人在他的文章”A 2.5-V 10-b 120-MSamples/s CMOS Pipelined ADC Based 〇n Merged-Capacitor Switching''中使用具有8之級間增益之15層級， 而15層級係為： -7/8 ’ -3/4，-5/8 ’ -1/2 ’ -3/8，-1/4，-1/8，0，1/8，1/4，3/8， 1/2 ’ 5/8，3/4，7/8 因此，在ADC-DAC層級中之系統開銷係為(15-8)/8=87.5%。 如後來於此揭露書中將顯示的，吾人當然可在實現這兩個情 況之數位誤差校正上具有更低的系統開銷。 所需要的是採用具有額外硬體方面之最小系統開銷之一數位 誤差校正之管線式ADC。 【發明内容】 在一實施例中，揭露一種管線式類比數位轉換器，此轉換器 包含：一系列的管線級，每個這種級(級幻接收一類比輸入，針對 類比輸入執行一類比數位轉換以產生一數位輸出，產生一殘餘類 比信號，以及將殘餘類比信號傳送至該系财之其後來級(級(冲) 作為後來級之類比輸人’其巾，在這些級之至少—個巾，殘餘類 比信號之產生包含使用具有—增益G之—放大器於此G係為大 於2之-整數，而數位輸出係為一(G+1)層級數位資料。 在一實施例中’揭露-種類比數位轉換之執行方法，此方法 包含:藉由使用-系列的管線級執行類比數位轉換，每個這種級(級 接收-紐輸人，針__人執行—航触轉細產生一數 1329998
• Ref. of Sundial: TW3087PA - 4 位輸出，產生一殘餘類比信號，以及將殘餘類比信號傳送至此系 列中之其後來級(級(k+ι))作為後來級之類比輪入，其中，在這^ 級之至少一個中，殘餘類比信號之產生包含使用具有一增益 一放大器，於此0係為大於2之一整數，而數位輸出係為ar(G+1) 層級數位資料。 為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文 特舉一較佳實施例，並配合所附圖式，作詳細說明如下。 【實施方式】 本發明係關於一種採用具有最小系統開銷之數位誤差校正之 官線式^c。雖然說明書說明了本發明之數個例子實施例(考量實 現本發明之最佳模式），但是吾人應理解本發明可以多數方法來實 現且並未受限於以下所說明之特定例子或受限於實現這種例子之 任何特徵之該特定方式。 依據本發明，為了實現關於具有Gk之級間增益之一管線級之 鲁數位誤差校正’最有效的結構係使用(Gk+1)層級Aj^C-DAC，即僅 需使用Gk個參考電壓，Gk個比較器。這係勝過使用(2.Gk_1；)層級 ADC-DAC，需要2Gk個參考電壓’ 2Gk個比較器之習知技術的一 項顯著改善，特別在級間增益較大時。 • 依據本發明之一實施例之N級管線式ADC之頂端層級結構 係描繪於第9圖中，除了 ：（1)第一(N-1)管線級200_1，200_2等等 係分別被管線級200B—1，200B_2等等所置換；以及(2)最終管線級 (第N級)200_N係被一管線級2〇〇a_N所置換以外，其係與第1 圖所描繪的相同。在本發明之一實施例中，至少一第一管線 1329998
» I
Ref. of Sundial: TW3087PA 級U00B—2等等必須使用最小系統開銷結構。本發明並未 排除某些4-_管線級制較高魏_結構之習知技術，_ 很顯而易見的是所有第—_)級使用最料統_結構是最有利 :。最、=A_N包含爲，級_。在—較佳實施例 中，GN係與‘(級_)之級間增益)相同。在一替代實施例中， GN係為一高於〇糾之2的乘冪。
具有最小系統開銷之管線級200B—k(其中k=1至队^之一典 型實施例係·於第10财。除了其個(Gk+1)層級仙匚2腦 與DAC 220B ’作為在沒有數位誤差校正之情況下，與^層級仙匸 210與DAC 220相對的以外，其係與不具有如第2圖所示之數位 誤差校正之習知技術結構相同。 在沒有一般性的損失之情況下，我們可將具有全規模電壓 VREF之此等ADC-DAC層級予以標準化、然後，這些(Gk+1)層級 係被均勻配置在-(Gk-1)/Gk與(Gk-1)/Gk之間，兩個鄰近層級之間的 間隔經常是2(Gk-l)/Gk2。為了明確起見，將這些(Gk+i)層級記錄如 下： ± ⑼—Ο/Ί ± (G广 1)(G々-2)/Gf, ± ⑼-1)(¾ - 4)/Gt2，…，± 1)(Q - 2A )/0¾ 於此 Pk=flo〇r(Gk/2) 〇 級間增益G之最小系統開銷管線級200A之理想輸入輸出傳 送特徵係描繪於第11圖中。 類似於1.5位元結構，由於比較器偏置電壓，使得管線級 200B_k之ADC誤差將被吸收成為殘餘誤差之一部分，從而可被 後來的級所校正。級間增益Gk之最小系統開銷管線級200Bjk可 15 1329998
I
: Ref. of Sundial: TW3087PA 容狀最大_1偏置雜係為VREF/Gk2。如糾紗偏置電壓 超過VREF/CV，則殘餘誤差可超過全規模範圍（從·慨f至 VREF)，從而超過可被下一級所校正之範圍。 本發明允許硬體成本之顯者減少。相對於使用7層級之習知 技術，舉例而言’當級間增益係為4時，我們只需要曰MC-DAC 之下述5層級： -3/4，-3/8，0，3/8，3/4 _ 相對於使用15層級之習知技術之另一實例，當級間增益係為 8時，我們只需要ADC-DAC之下述的9層級： -7/8 ’ -21/32，-7/16，-7/32，〇，7/32，7/16，21/32，7/8 ·_ 然而，請注意最小系統開銷結構只可被應用至這些第一(N4) -級。對於最終級(第^^級)而言，我們仍然需要使用使用(2.GN-1)層 . 級ADC之習知技術方法。從第3圖所描繪之輸出編碼器3〇〇 ^ 看，吾人清楚看到整體ADC之LSB(最小有效位元），亦即，其可 分解之粗造度係由最終級除以來自所有其前級之這些串接型層級 • 間增之量化步驟所決定。數學上，整體管線式ADC之LSB係為： LSB=A/(G!G2 G3...Gn.〇 於此△係為最終級之量化步驟。本發明為了達成相同之整體 LSB ’吾人必須對於最終級使用相同的量化。因此，對於最終級而 吕’我們必須使用(2.GN-1)層級ADC。量化步驟係為1/ gn。對本 發明與習知技術兩者而言，LSB係為 LSB =1/(G!G2 G3..GN-iGn) 依此方式’本發明使用更少得多之adc-dac層級以供第一 (N-1)級使用’來達成相同的整體解析度。 1329998 1
: Ref. of Sundial: TW3087PA 、為了說日月點’我們對所有級可使用具有G=4之4級管 為例子。LSB係為i/44=i/〇c 巧4 —1/256。當輸入大約為101/256.VREF時， 我們從習知技術機制所能得到的是 1/2 + 4 -(-1/2) + 4'2-(i/4) + 4-3-(1/4) = 101/256 我們從本發明所能得到的是： 3/8 + 4^-(0) + 4-2.(3/8) + 4-3.(_1/4) = 1〇1/256 關於另-個例子，如果輸入係為163/256 vref，則我們能從 • 習知技術機制所得到的是 3/4 + 4 -(-1/2) + 4'2·(1/4) + 4'3·(-1/4) = 163/256 我們從本發明所能得到的是： _ - 3/4 + 4^-(-3/8) + 4-2·(-3/8) + 413·(1/4) = 163/256 ·· 目此’我仙更低的硬體成本正確達成資料轉換之相同解析 度。 關於採用不具有數位誤差校正之一級間增益G之一管線式 ADC，我們需要G層級DAC與個比較器。在比較器之數目 1 方面的最小系統_係為1/(G_1)，而在DAC層級方面之最小系 統開銷係為1/G’最小系統開銷係以依據本發明之方式達成。綜合 來說，本發明管之線式類比數位轉換器中，各個管線級所需的〇 個參考電壓(即G+1層級），大於G-1且小於21(G-1)之正整數皆可 ' 實施，且G大於2。。表1將關於各種不同結構之間的數位誤差 校正之系統開銷之比較製成表格。其顯示出本發明大幅減少硬體 負擔。 然而，亦減少最小系統開銷結構可容許之最大比較器偏置電 壓。然而，即使在8之級間增益的情況下’最大可容許偏置電壓 17 1329998 . *
： Ref. of Sundial: TW3087PA 被減少至VREF/64 ’此需求也並 、 'VREF=1V之典型的全規模電壓，我 $吊難以滿足。關於 丨爾，其通常是相當容易達成的。〶要味器偏置電壓小於 表1關於各種不同結構之間的數位誤差校正之系統開銷之 比較 架構 ADC-DAC 層 級(以VREF標 準化） 在#比較 器方面之 系統開銷 在 # DAC 層級方面 之系統開 銷 允許的 最大比 較器偏 置電壓 二層級(兩個 比較器），2x 增益（習知技 術） -1/2, 0, 1/2 100% 50% VREF/4 7層級(6個 比較器），4x 增益（習知技 術） -3/4, -1/2, -1/4, 0, 1/4, 1/2, 3/4 100% 75% VREF/8 15層級（14 個比較器）， 8x增益(習知 技術） -7/8, -3/4, -5/8, -1/2, -3/8, -1/4, -1/8, 0, 1/8, 1/4, 3/8，1/2, 5/8, 3/4, 7/8 100% 87.5% VREF/16 5層級(4個 -3/4, -3/8, 0, 3/8, 3/4 33% ---- 25% VREF/25 18 1329998 _
Ref. of Sundial: TW3087PA 比較器），4x 增益（本發 明） 9層級(8個 比較器），8x 增益（本發 明） -7/8， -21/32, -7/16, -7/32, 0, 7/32, 7/16, 21/32, 7/8 14% 12.5% ~~ VREF/64 (C^+l)層級 (G個比較 器），Gx增 益 ±(G-l)/G, ±(G-l)(G-2)/G2 ±(G-l)(G-4)/G2 士 (G-l)(G-6)/G2 ±(G-l)(G-8)/G2 1/(G-1) 1/G VREF/G 2 依據本發明之最小系統開銷管線級最好是藉由以一兩相位時 鐘脈衝運作之一開關電容器電路而實現。在”取樣”相位期間，關於 管線級200B_k之一例示實施例係顯示於第12圖。在此，此輸入 係被兩個並聯電容器450之一陣列所取樣;每個電容器450具有c 之電容。同時，此輸入係藉由使用四個比較器41〇之一陣列而與 四個基準值：9/16.VREF、3/16.VREF、-3/16.VREF 與j/wvref 作比較。四個比較器輸出係被四個_(或暫存器)42〇之一陣列所 閃鎖’藉以產生四個輸出：m、D2、D3與D4。形成這5層級 ϋ輸出之-溫度計碼表現之四個輪出係被轉換成由一編^器 440表現之二進碼，此編碼器44〇產生此級之數位輸出 個輸出係被編碼成兩個三進制碼T1與Τ2，—一 、 母一個都具有三個層 19 1329998 < «
; Ref. of Sundial: TW3087PA .» .級一、0'、i T1與T2之編碼機構之例示實施例係顯示於表2 中一進制碼T1與T2將用以在”保持”相位期間控制DAC。 表2 D1 -1 -1 -1 -1 1 D2 -1 -1 -1 1 1 D3 -1 -1 1 1 1 D4 •1 1 1 1 1 T1 -1 0 0 1 1 T2 -1 •1 0 0 1 〃在保持相位期間之管線級2_—k之例示實施例係顯示於 •第13®中。存在有兩個開關460之陣列。每個開關選自於三個基 準電壓：3/4.VREF、〇與稱。兩個開關係分別由三進制^ Τ1與Τ2所控制。當三進制碼為i時，其選擇3/4 vref。當三進 制碼為]時’其選擇-3/4.VREF。否則，其選擇〇。依此方式，實 ，5層級DAC功能。來自兩個開關之輸出係連接至兩個並聯電容 # 器450之陣列。在另一侧上，兩個並聯電容器45〇之陣列係連接 至一運算放大器470之反相端子。運算放大器47〇之非反相端子 係為接地。存在有具有連接於運算放大器47〇之反相端子與輸出 之間的電容C/2之一電容器。此種配置實現四個級間增益。對於 熟習本項技藝者而言，開關電容器電路可藉由使用全差動電路構 造而實現。 依據本發明’吾人亦清楚1.5位元(三層級)結構的確是兩個級 間增盈之最佳結構。 综上所述，雖然本發明已以一較佳實施例揭露如上，然其並 20 1329998
t I
： Ref of Sundial: TW3087PA ' 非用以限定本發明。本發明所屬技術領域中具有通常知識者，在 ' 不脫離本發明之精神和範圍内，當可作各種之更動與潤飾。因此， 本發明之保護範圍當視後附之申請專利範圍所界定者為準。
21
Ref. of Sundial: TW3087PA 【圖式簡單說明】 ^為本發明之主題制在购書之結尾部分被指出 ^月楚主張。本發明（關於運作之裝置與方㈣者)連同盆 ^徵與優點，最可能參考下述詳細朗配合關而得以理 解0 第1 方塊圖。 圖谠月S知技術之管線式類比數位轉換器之一 内之=:在技術之管線式類比數位轉換器之 第3圖說明在^—習 内的—輸出編碼器之一 知技術之管線式類比數位轉換器 方塊圖。 之 第4圖說明一 輸出傳送關係。 第5圖說明一 輸出傳送關係。 習知技術之1位元管線級之一理想輸入 習知技術之1位元管線級之一實際輸入 第6圖說明-習知技術之15位元管線級之—理想輸 入輪出傳送關係。 第7圖說明-習知技術之15位元管線級之一實際輸 入輪出傳送關係。 第8圖说明具有數位誤差校正之一習知技術管線級。 第9圖s兒明依據本發明之一 N個級管線式adc。 第10圖说明依據本發明之一最小系統開銷管線級。 一第11圖甙明依據本發明之該最小系統開銷管線級之 理想輸入輸出傳送關係。 1329998
： Ref. of Sundial: TW3087PA * ^ 第12圖說明在取樣相位中，有關4之級間增益之一最 小系統開銷5層級管線級之一例示實施例。 第13圖說明在保持相位中，有關4之級間增益之一最 小系統開銷5層級管線級之一例示實施例。
23 1329998
I I
； Ref. of Sundial: TW3087PA 【主要元件符號說明】 ' CLK :時鐘脈衝 G :級間增益 VREF :全規模電壓 100 :取樣保持放大器SHA 200_1 :第一級 200_k :管線級 φ 200_N :最終管線級（第N級) 200A :系統開銷管線級 200A_k :架構 200AJ :最終級 ； 200B_k :管線級
' 210_k ： ADC
210_N ： ADC 210B ： ADC
• 220—k : DAC
220B ： DAC 230 :取樣保持電路S/H 240 :加法器 250_k :增益區塊 250_N :增益區塊 3 0 0 :輸出編碼|§ 200_1，200_2 :管線級 200A_1，200A_2 :管線級 24 1329998
Ref. of Sundial: TW3087PA 200B_1，200B_2 :管線級 410 :比較器 420 :閂鎖 4 4 0 .編碼l§ 450 :電容器 460 :開關 470 :運算放大器 310_2，310_3 :區塊 320_2，320_3 :單位循環延遲
1000 : N級管線式ADC
25

Claims (1)

1329998 f ； Ref. of Sundial: TW3087PA 十、申請專利範圍： ' 1.一種管線式類比數位轉換器，包含： 一第一管線級(Pipeline stage)，包含： 一類比數位轉換器，用來將一輸入電壓與N個參考電 ' 壓做比較以產生一第一數位資料，其中N為正整 數； 一數位類比轉換器，用來依據該第一數位資料以產生 φ 一輸出電壓； 一運算電路，用來計算該輸入電壓與該輸出電壓之量 化誤差以產生一量化誤差訊號；以及 - 一放大器，用來將該量化誤差訊號放大G倍以產生一 殘餘(residual)電壓，其中G為正數； ' 以及 一第二管線級，接收該殘餘電壓，用來依據該殘餘電壓產 生一第二數位資料； • 其中，N為大於G-1且小於2*(G-1)之正整數，且G大於 2 ° 2. 如申請專利範圍第1項所述之轉換器，其中G係屬於2 的乘冪。 3. 如申請專利範圍第1項所述之轉換器，其中該第一管線 級另包含： 一取樣及保持（sample and hold)電路，依據一時脈訊號控 制該取樣及保持電路，以決定該第一管線級為取 樣狀態或保持狀態。 26 1329998 / . Ref. of Sundial: TW3087PA 16. —種管線式類比數位轉換器，包含： 一第一管線級(Pipeline stage)，包含： 一類比數位轉換器，用來將一輸入電壓與]^個參考電 壓做比較以產生一第一數位資料’其中N為整 ' 數； 一數位類比轉換器，用來依據該第一數位資料以產生 一輸出電壓； 拳 一運算電路，用來計算該輸入電壓與該輸出電壓之量 化誤差以產生一量化誤差訊號；以及 一放大器’用來將該量化誤差訊號放大N倍以產生一 殘餘(residual)電壓； 以及 • 一第二管線級，接收該殘餘電壓，用來依據該殘餘電壓產 生一第二數位資料。 # 17·如申請專利範圍第16項所述之轉換器，其中N係屬於 2的乘冪。 18. 如申請專利範圍第16項所述之轉換器，其中該第一管 線級另包含： 一取樣及保持（sample and hold)電路，依據一時脈訊號控 制該取樣及保持電路，以決定該第一管線級為取 樣狀態或保持狀態。 19. 如申請專利範圍第16項所述之轉換器，其中該類比數 位轉換器包含： 29 1329998 4 ' x : Ref. of Sundial: TW3087PA *參 — N個比較器，該N個比較器係分別接收該N個參考電 ' 壓，並將該輸入電壓與該N個參考電壓做比較以產 生一溫度計碼。 20.如申請專利範圍第19項所述之轉換器，其中該類比數 位轉換器包含： 一編碼器，用來將該溫度計碼進行編碼以產生該數位資 料。 φ 21.如申請專利範圍第16項所述之轉換器，其中該第一管 線級係為一種1.5位元式之管線級。 22.如申請專利範圍第16項所述之轉換器，另包含： ·' 一輸出編碼器，用來將該第一、第二數位資料進行編碼 ； 以產生一輸出資料； ' 其中，該輸出資料係為該輸入電壓所相對應之數位碼。
30
TW095133353A 2005-09-08 2006-09-08 Pipeline adc with minimum overhead digital error correction and method thereof TWI329998B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US59620105P 2005-09-08 2005-09-08

Publications (2)

Publication Number Publication Date
TW200711322A TW200711322A (en) 2007-03-16
TWI329998B true TWI329998B (en) 2010-09-01

Family

ID=37232555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095133353A TWI329998B (en) 2005-09-08 2006-09-08 Pipeline adc with minimum overhead digital error correction and method thereof

Country Status (5)

Country Link
US (1) US7280064B2 (zh)
CN (1) CN100533985C (zh)
DE (1) DE102006042003A1 (zh)
GB (1) GB2430091B (zh)
TW (1) TWI329998B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473435B (zh) * 2011-08-11 2015-02-11 Pixart Imaging Inc 在管線式類比－數位轉換器中進行電容器失配誤差平均之系統、裝置及方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443332B2 (en) * 2007-03-26 2008-10-28 National Instruments Corporation Time continuous pipeline analog-to-digital converter
US7554469B2 (en) * 2007-08-21 2009-06-30 Mediatek Inc. Method for gain error estimation in an analog-to-digital converter and module thereof
EP2255262B1 (en) 2007-12-13 2013-10-30 Hittite Microwave Norway AS Analog-to-digital converter timing circuits
US7932849B2 (en) * 2008-12-24 2011-04-26 Mediatek Inc. Method for achieving high-speed analog-to-digital conversion without degrading accuracy, and associated apparatus
EP2483891A2 (en) * 2009-09-28 2012-08-08 Arctic Silicon Devices As Input configuration for analog to digital converter
WO2011104761A1 (ja) * 2010-02-26 2011-09-01 国立大学法人東京工業大学 パイプライン型ａ／ｄコンバータおよびａ／ｄ変換方法
CN102299716A (zh) * 2010-06-22 2011-12-28 君曜科技股份有限公司 取样保持电路及其触控感测装置
US8269661B2 (en) * 2010-10-14 2012-09-18 Texas Instruments Incorporated Pipelined ADC having a three-level DAC elements
US8471630B2 (en) 2010-11-29 2013-06-25 Realtek Semiconductor Corp. Fast settling reference voltage buffer and method thereof
US8362831B2 (en) 2010-11-29 2013-01-29 Realtek Semiconductor Corp. Reference voltage buffer and method thereof
US8451152B2 (en) * 2011-02-22 2013-05-28 Texas Instruments Incorporated Pipelined ADC inter-stage error calibration
US8368571B2 (en) * 2011-03-31 2013-02-05 Analog Devices, Inc. Pipelined ADC having error correction
US8648913B2 (en) * 2011-04-15 2014-02-11 Omnivision Technologies, Inc. Missing code redistribution in pipeline analog to digital converter
DE102011108513B4 (de) 2011-07-26 2021-02-04 Hensoldt Sensors Gmbh Analog-Digital-Wandler
CN103368570B (zh) * 2012-03-30 2016-08-17 上海华虹宏力半导体制造有限公司 流水线模数转换器的数字校正电路
US8736471B2 (en) * 2012-08-22 2014-05-27 Hittite Microwave Corporation Methods and apparatus for calibrating stages in pipeline analog-to-digital converters
US8698658B1 (en) 2012-10-24 2014-04-15 Lsi Corporation Apparatus, method and system for cancelling an input-referred offset in a pipeline ADC
US8896475B2 (en) 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
US9312840B2 (en) 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
US9762221B2 (en) 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay
US9634680B1 (en) * 2016-10-24 2017-04-25 Keysight Technologies, Inc. Large-error detection and correction of digital sample sequence from analog-to-digital converter
CN108347246B (zh) * 2017-01-22 2021-07-30 瑞昱半导体股份有限公司 流水线模拟数字转换器及其操作方法
JP7077617B2 (ja) * 2017-12-28 2022-05-31 セイコーエプソン株式会社 回路装置、振動デバイス、電子機器及び移動体
US10171102B1 (en) 2018-01-09 2019-01-01 Analog Devices Global Unlimited Company Oversampled continuous-time pipeline ADC with voltage-mode summation
CN108134606B (zh) * 2018-01-15 2021-03-30 电子科技大学 一种基于数字校准的流水线adc
US11133814B1 (en) 2020-12-03 2021-09-28 Analog Devices International Unlimited Company Continuous-time residue generation analog-to-digital converter arrangements with programmable analog delay
TWI763498B (zh) * 2021-05-24 2022-05-01 瑞昱半導體股份有限公司 管線式類比數位轉換器與訊號轉換方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499027A (en) * 1994-02-24 1996-03-12 Massachusetts Institute Of Technology Digitally self-calibrating pipeline analog-to-digital converter
US6456211B2 (en) * 2000-01-11 2002-09-24 Texas Instruments Incorporated Method and system for calibrating a data converter
US6734818B2 (en) * 2000-02-22 2004-05-11 The Regents Of The University Of California Digital cancellation of D/A converter noise in pipelined A/D converters
US6606042B2 (en) * 2001-05-23 2003-08-12 Texas Instruments Incorporated True background calibration of pipelined analog digital converters
US6563445B1 (en) * 2001-11-28 2003-05-13 Analog Devices, Inc. Self-calibration methods and structures for pipelined analog-to-digital converters
AU2003210085A1 (en) * 2002-04-02 2003-10-13 Telefonaktiebolaget L M Ericsson (Publ) Comparator offset calibration for a/d converters
US6611222B1 (en) * 2002-06-03 2003-08-26 Charles Douglas Murphy Low-complexity high-speed analog-to-digital converters
EP1441445B1 (en) 2003-01-24 2006-11-29 STMicroelectronics S.r.l. A pipeline analog-to-digital converter with correction of inter-stage gain errors
CN100512016C (zh) * 2004-02-10 2009-07-08 三洋电机株式会社 模数转换器
US7095352B2 (en) * 2004-03-02 2006-08-22 Sanyo Electric Co., Ltd. Analog-to-digital converter including a plurality of amplifier circuits
US6861969B1 (en) * 2004-03-03 2005-03-01 Analog Devices, Inc. Methods and structures that reduce memory effects in analog-to-digital converters
JP2005252940A (ja) * 2004-03-08 2005-09-15 Sanyo Electric Co Ltd アナログデジタル変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473435B (zh) * 2011-08-11 2015-02-11 Pixart Imaging Inc 在管線式類比－數位轉換器中進行電容器失配誤差平均之系統、裝置及方法

Also Published As

Publication number Publication date
GB2430091B (en) 2010-03-10
DE102006042003A1 (de) 2007-04-26
CN100533985C (zh) 2009-08-26
CN1929312A (zh) 2007-03-14
GB2430091A (en) 2007-03-14
US20070052573A1 (en) 2007-03-08
TW200711322A (en) 2007-03-16
GB0617652D0 (en) 2006-10-18
US7280064B2 (en) 2007-10-09

Similar Documents

Publication Publication Date Title
TWI329998B (en) Pipeline adc with minimum overhead digital error correction and method thereof
US7233276B1 (en) Pipelined analog to digital converter with capacitor mismatch compensation
CN100521543C (zh) 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
US8531323B2 (en) Pipelined analog-to-digital converter and its single redundancy bit digital correction technique
TWI520503B (zh) 具有序列化量化器輸出之ｄｅｌｔａ－ｓｉｇｍａ類比至數位轉換器
US8228221B2 (en) Method and apparatus for calibrating sigma-delta modulator
EP1005169A1 (en) Radix 2 architecture and calibration technique for pipelined analog to digital converters
JP4543209B2 (ja) デジタルディザを用いる多段変換器
WO2017006297A2 (en) Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters
JPH05502560A (ja) パイプライン式多段アーキテクチャを採用したアナログ―デジタル変換器
US10432214B2 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
US7161523B1 (en) Systems and methods for a self-organizing analog-to-digital converter
TW201014194A (en) Data conversion circuitry and method therefor
TW201306493A (zh) 模數轉換器及模數轉換方法
TWI757699B (zh) Δ-∑調製器及其調製方法
CN111327323A (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
EP1741190A1 (en) Method to improve error reduction in a digital-to-analog converter and digital-to-analog converter in which this method is applied
WO2007142327A1 (ja) 変換回路、アナログディジタル変換器、およびアナログ信号に対応したディジタル信号を生成する方法
TW201027931A (en) Analog to digital converter
EP2706666A1 (en) Circuit for digitizing a sum of signals
TW201029332A (en) A/D converter and method for converting analog signals into digital signals
Daubechies et al. Beta expansions: a new approach to digitally corrected A/D conversion
TW201126914A (en) Self-calibrating pipeline ADC and method thereof
Moon et al. Digital techniques for improving the accuracy of data converters
TW200830725A (en) Analog-to-digital converter