TWI520503B - 具有序列化量化器輸出之ｄｅｌｔａ－ｓｉｇｍａ類比至數位轉換器 - Google Patents

Description

具有序列化量化器輸出之DELTA-SIGMA類比至數位轉換器

本發明大體上係關於類比至數位轉換器，且更特定言之，係關於一種具有一序列化量化器輸出之類比至數位轉換器。

Delta-sigma類比至數位轉換器(ADC)被廣泛用於消費者及工業裝置中。Delta-sigma ADC提供量化雜訊之一極線性回應及控制。架構之相對簡易性及細微地控制量化雜訊之能力使得delta-sigma轉換器之實施方案非常合意。基於delta-sigma調變器之類比至數位轉換器包含接收一輸入信號之一迴路濾波器及將該迴路濾波器之輸出轉換為一數位表示之一量化器。來自量化器輸出之回饋被施加於回饋調變器拓撲結構中之迴路濾波器或與前饋調變器拓撲結構中之迴路濾波器之輸出加總以提供一封閉迴路，該封閉迴路促使量化器之輸出之時間平均值精確地表示調變器輸入信號值。該迴路濾波器回應於自該量化器施加於該迴路濾波器之回饋信號而在該量化器輸出處提供量化雜訊之整形。自該量化器提供之回饋通常由一低級回饋DAC產生，該低級回饋DAC接收該量化器之數位輸出，且產生提供至該迴路濾波器或輸出加法器之一類比值。

Delta-sigma ADC之輸出一般係以實質上小於量化器之量化速率之一速率提供之一降頻濾波器之輸出。輸出降頻樣本通常以一並列或串列形式提供。然而，若量化器之輸出具有多於兩個的位準，則該降頻濾波器之輸入(其為量化器之輸出)通常以一並列形式提供。由於一典型的量化器可具有(例如)十七個位準，因此需要處於五倍之該量化速率之一串列位元流使用一典型串列介面來轉移該量化器輸出。在一些應用中，舉例而言，在隔離電路(諸如變壓器耦合電路或光學隔離電路)中，需要使用一串列介面耦合該量化器輸出以在一單一頻道上將該資料從該量化器輸出轉移至該串列介面。然而，具有多於兩個之一量化器位準數目之一ADC中所需之增加的資料速率伴隨增加的功率需求、增加的組件頻寬需求及由於所需之較高位元速率而引起之電磁干擾(EMI)之較高產生位準。

因此，需要提供一種在不需要一高串列資料速率之情況下具有一序列化量化器輸出之delta sigma ADC。

提供一種具有一序列化量化器輸出之delta-sigma ADC之上文所述之目的係在一類比至數位轉換器電路及其操作方法中達成。

該類比至數位轉換器包含提供一輸出至一量化器輸入之一迴路濾波器。該量化器之輸出提供一delta-sigma調變器之輸出，且使用一數位至類比轉換器而被轉換以提供一回饋信號至該迴路濾波器。該量化器之輸出係耦合至一串列資料電路，該串列資料電路序列化該量化器之輸出以產生處於大於該量化速率，但小於表示由該數位至類比轉換器之輸入所需之位元數目相乘之量化速率之一資料速率之一串列位元流。

額外資訊可被編碼於該串列位元流中所提供之冗餘碼中之選擇中，且該量化器之輸出被編碼為差值，使得需要少至兩個位元以表示該量化器之輸出，同時提供可被用於編碼其他資訊(諸如同步資訊、訊框資訊(尤其在多種ADC頻道中之資訊)及該ADC之輸出之一絕對值)之兩個冗餘碼。

在一特定實施例中，可提供該量化器之輸出至一數位積分器。若該數位積分器之輸出提供一回饋信號至該迴路濾波器，則一差分電路產生一當前值與一前一個值之間之一差值，該迴路濾波器可包含用於將該回饋與自該迴路濾波器提供之複數個前饋信號組合之一加法電路。該差分電路之輸出被編碼於該串列位元流中，且接著於冗餘碼之選擇中以一較低速率編碼該數位積分器之輸出以在接收串列位元流之一串列介面之遠端端部處提供該ADC之絕對輸出值。

從下文(尤其)如隨附圖式所圖解說明之本發明之較佳實施例之描述，將瞭解本發明之前述及其他目的、特徵及優點。

本發明包括一種delta-sigma類比至數位轉換器(ADC)方法及具有一序列化量化器輸出之設備。該序列化輸出透過一變壓器、光學耦合器或電容性耦合機構提供具成本效益且簡易之隔離。本發明之ADC之串列資料輸出具有大於量化速率，但小於由表示由該量化速率相乘之量化器輸出所需之位元數目決定之一速率之一位元速率。換言之，該ADC輸出之位元速率與該量化速率之比率大於1，但小於表示該量化器輸出所需之位元數目。額外資訊(諸如樣本之同步及資料之多個頻道之一旋轉型樣之同步)可藉由在該量化器輸出之一或多個值之多個冗餘碼中選擇而被編碼於該位元流中，該量化器輸出可經delta(差分)編碼。若該量化器輸出經delta編碼，則該額外資訊可包含該量化器輸出之一絕對值，使得啟動值可自該絕對值及在介面之遠端側處接收之後續改變判定，且可修正因一失敗傳輸或錯誤傳輸引起之任何錯誤。

現在參考圖1，展示根據本發明之一實施例之一delta-sigma類比至數位轉換器(ADC)電路8。一delta-sigma調變器10係由一加法器11、雜訊整形加法器11之輸出之一迴路濾波器12、轉換迴路濾波器12之輸出為一數位值之一量化器13及提供一回饋信號至加法器11之一數位至類比轉換器(DAC)15形成。量化器13輸出之平均時間表示輸入信號in之電壓值。一串列資料電路14轉換量化器13之輸出為一串列位元流serdat，且一調變器16可調變由串列資料電路14產生之串列位元流serdat以傳輸通過變壓器T1。在已描繪之例示性實施例中，上文所述之電路含於一第一積體電路IC1，該第一積體電路IC1係藉由變壓器T1而耦合至一第二積體電路IC2。第二積體電路IC2含有一串列接收器電路17，該串列接收器電路17接收調變串列位元流bpskdat，執行錯誤校驗及同步，且重新建構串列位元流serdat。第二積體電路IC2亦可包含一電源供應器與時脈電路19，該電源供應器與時脈電路19疊加或否則多工化承載變壓器T1上之功率資訊及/或時脈資訊之一波形。第一積體電路IC1包含：一整流器電路27，其係用於自該疊加功率波形獲得電源供應器電壓V_DD以操作第一積體電路IC1；及一時脈提取器電路28，其產生一主時脈mclk以操作量化器13、串列資料電路14及調變器16。串列接收器電路17之輸出被提供至一數位濾波器18，該數位濾波器18在來自極較大數目的量化器輸出值之輸出out處產生ADC樣本，該等量化器輸出值係來自串列位元流serdat且由串列接收器電路17重新建構。由串列資料電路14產生之串列位元流不僅變換量化器13之輸出為串列位元流serdat，而且編碼串列位元流serdat中之額外資訊info。額外資訊info係藉由在冗餘碼中選擇而嵌入，下文於表格I中圖解說明其之一實例。

如表格I所圖解說明，在已描繪之實施例中，量化器13之輸出具有7個唯一數字值{-3,-2,-1,0,1,2,3}，但以二進位形式表示量化器13之輸出所需之3個位元能夠表示8個值。因此，一對冗餘碼可被指派為一特定量化器輸出位準，在該實例中該等冗餘碼在量化器13之輸出處被指派為一值0。因此，當量化器13之輸出為0時，額外資訊info之一位元可通過變壓器T1。

由於額外資訊info僅在量化器13之輸出值在已圖解說明之編碼方案中為0時才可被傳輸(因為對於在多個冗餘碼之間選擇以編碼該額外資訊info而言，0係唯一值)，因此額外資訊之轉移速率係取決於量化器13之輸出值之型樣。然而，該轉移速率對於某些類型之資訊(諸如無需一高傳輸速率之同步資訊及錯誤修正資訊)係足夠的。進一步言之，取決於輸入信號in之特性及迴路濾波器12之回應，經選擇用於指派至冗餘碼之量化輸出值可為比其他值更常見之一值。舉例而言，在表格I中圖解說明之實施例中，從統計學上而言，零碼可藉由多於50%之樣本產生，從而產生傳輸通過變壓器T1之串列位元流之位元速率之至少六分之一的額外資訊info之一平均位元速率。

現在參考圖2，其展示根據本發明之另一實施例之一delta-sigma ADC 8A。圖2之ADC 8A與圖1之ADC 8相似，因此下面將僅描述其間之差別。包含一多工器6以回應於由一控制電路20(舉例而言，其可為管理多個輸入頻道之取樣之一處理器或狀態機)提供之一選擇值sel而在多個輸入信號之間選擇。選擇值sel可判定該額外資訊info之所有者或部分，且多工器6及控制電路20亦可包含於圖1之ADC中，但是對於圖解說明之目的而言，由一串列資料電路14A編碼之額外資訊info將包含對應於選擇值sel之訊框資訊及指示由串列資料電路14A傳輸之每一序列值之第一位元之位置的同步資訊，及包含於delta-sigma調變器10A內之一限幅器21之輸出之一絕對值abs，下面將進一步詳細描述該額外資訊。

限幅器21接收量化器13之輸出，且限制由量化器13產生之輸出碼之變化，使得連續的量化值之間的差值僅可能係一增量(+1)、一減量(-1)，或不變(0)。由單元延遲器22及減法器23形成之一差分電路提供編碼量化器輸出值之間的差值之一串列位元流diff，且串列資料電路14A編碼減法器23之輸出於如下文表格II中所描述之一二位元串列位元流中。

每當量化器13之輸出不變時，編碼選擇信號sel之狀態、允許恢復型樣對準之一同步型樣及限幅器21之輸出之絕對值abs之額外資訊之一額外位元被傳輸，該同步型樣對於該額外資訊之編碼可能係固有的。如本申請案中所使用之絕對值指示限幅器21輸出之全部值，該全部值可能有符號或無符號。

現在參考圖3，其展示根據本發明之一實施例之具有一拓撲結構之一delta-sigma調變器10B。Delta-sigma調變器10B接收輸入in，且提供一雜訊整形輸出abs。在delta-sigma調變器10B中，自積分量化迴路濾波器之輸出之量化器13之輸出之一數位積分器40提供輸出abs。數位積分器包含一儲存裝置、儲存數位積分器40之輸出之一前一個值之延遲器44，及添加數位積分器40之當前值至所儲存之前一個值(形成一累加器)之一加法器42。加法器42之輸出abs被序列化為一串列位元流，經傳輸、經接收且被提供至一低通濾波器(例如，如圖1之ADC 8中之濾波器)。

為說明數位積分器40之動作，施加於迴路濾波器之回饋信號之一部分係藉由一差分電路差分。在已描繪之實施例中，該差分電路由自一DAC 36接收一輸入之一差分器39提供，且被施加於提供該輸入至最終積分器級31C之一求和器33C。DAC 36接收儲存裝置44之輸出。轉換器提供來自該轉換器、對應於信號IN之電壓之正確DC及低頻輸出所需之另一回饋路徑係直接自DAC 36提供。

在圖3中，一迴路濾波器係藉由一系列類比積分器級31A至31C實施，每一類比積分器級31A至31C自前一個級接收一輸入信號。輸入求和器33A及33C分別提供與第一積分器級31A及第三積分器級31C之其他輸入之組合回饋信號。積分器31C之輸出藉由一求和器33D而分別與由定標電路32A至32D定標之前饋信號組合，該等前饋信號自積分器級31A至31C之輸入信號in及輸出提供。求和器33D之輸出提供輸入至量化器13。所得濾波器係具有四個可調諧前饋路徑之一三階濾波器。組合器33A及33C至33D可能係求和放大器，且定標電路32A至32D可能係設定該求和放大器相對於各積分器31A至31C之輸出之增益之電阻器。或者，對於切換式電容器實施方案，定標電路32A至32D將通常係輸入電荷轉移電容器及相關聯切換電路。在2008年9月19日頒予給申請人且以引用的方式併入本文中之美國專利第7,423,567號之替代實施例中進一步詳細地描述delta-sigma調變器。由於由其中所揭示之該delta-sigma調變器產生之減少的量化器輸出位準數目可提供需要少量碼之量化器輸出之序列化，因此描述於上文引用之美國專利中之delta-sigma調變器技術在本發明之背景中尤為有用。所需碼之所得減少可實現一或多個冗餘碼之指派以提供根據本發明之技術之額外資訊編碼。

現在參考圖4，其展示描繪圖2之ADC電路8A中之信號之一時序圖。時脈信號clk圖解說明delta-sigma調變器10A之量化(取樣)週期，且展示自串列資料電路14之輸出提供之串列位元流serdat(首先用如表格I中所展示之具有最高有效位元(MSB)之碼編碼減法器23之輸出diff)。在額外資訊info下標記一「x」，且該額外資訊info在不存在額外資訊info期間之時間間隔中之對應波形中具有一虛線，且圖解說明為在存在有效額外資訊期間之時間間隔中(即，當串列位元流serdat正編碼「不變」或0時)具有二進位值1或0。信號bpskdat係展示雙極相移鍵控調變之調變器16之一闡釋性輸出，但是應瞭解的是，可使用任一合適的調變技術(諸如頻率調變(FM)或改進的FM(MFM)技術)。一般而言，用於使信號轉移通過變壓器(諸如圖1之變壓器T1)之合適的調變技術係具有一零凈DC值之調變技術，且若該編碼係使得在該串列位元流之一長期的平均數中避免一凈DC值，則亦可使用本發明之delta-sigma調變器中之量化器之未調變的序列化輸出。

將一般採用如額外資訊info之位元之間的另一編碼位準以同步化該額外資訊之傳輸。舉例而言，一標記可藉由額外資訊info之連續相同狀態(諸如兩個連續的一後跟隨一個零：「110」)產生。該標記之發生可提供同步資訊，且該等標記之間的碼可提供其他資訊(諸如量化器輸出之絕對值abs及頻道訊框資訊)。舉例而言，若一序列(諸如1100011001100101101100...)係產生於額外資訊info中且係解譯為M00M0M0010M0M00(其中M係一標記，若每一標記M之間的位元數目被限制為5(或以一個零開始之碼數目被限制為連續「11」事件之間的6)，則可用18個碼，舉例而言，該18個碼可編碼17個絕對量化器位準及用於指示其他資訊跟隨於一下一個碼中之一額外碼(諸如一頻道數目)。

表格III圖解說明一編碼方案，其中遵照上述編碼方案。前緣零及後緣「11」包含於該等碼中，使得每一碼包含一起始位元「0」及一停止標記「11」。每一碼之唯一(資料方位)部分以黑體展示。展示於表格III中之碼係經由在量化器輸出差分資訊之冗餘碼中選擇而傳輸之碼(諸如表格II之碼「01」及「10」)。因此表格III之行1中所展示之碼不是串列位元流serdat中之位元序列，而是指示「0」及「1」之不同冗餘碼之事件。進一步言之，如以上所描述，形成表格III中圖解說明之碼之位元之傳輸速率隨冗餘碼選擇係可能之該量化器差分資訊中之碼之事件而變化。因此，經由表格III之該等碼傳輸之資訊之資料速率不僅隨碼長度而變化，而且隨於任一給定時間由量化器產生之該差分資訊之型樣而變化。然而，由於指派至冗餘碼之差值之統計可能性在ADC之正常操作條件下應該係相對恆定的，因此可假設表格III中所展示之該等碼之位元之一恆定平均位元速率。

前面17個碼在傳輸起始位元時編碼該量化器之絕對值。當該接收器接收完整碼時，由於接收到該起始位元而已經被接收之量化器差值之累積值被添加至已接收之絕對量化器偏移值abs以判定在接收器處該量化器之偏移。在初始的絕對量化器偏移值abs之後，來自一新接收之碼之量化器偏移值abs之計算值與該接收器處之當前絕對偏移值之間的任一差值係一傳輸錯誤發生於某一時間之一指示，且係頻道品質可自若干已偵測之錯誤產生之一指示。表格III中之最後一個碼(空值碼011)為多頻道ADC提供訊框，且在下一個碼對應於頻道0時被發射。在頻道零碼之後，頻道值從樣本旋轉至樣本，該等頻道值皆在該量化器差值輸出diff之高位準編碼及經由在冗餘碼差值編碼之間選擇之絕對量化器偏移值abs之子碼中。

雖然已參考本發明之較佳實施例而特定展示及描述本發明，但是熟習此項技術者將瞭解在不脫離本發明之精神及範疇的情況下可在形式及細節上做出前述變化及其他變化。

6．．．多工器

8．．．delta-sigma類比至數位轉換器電路

8A．．．delta-sigma類比至數位轉換器電路

10．．．delta-sigma調變器

10A．．．delta-sigma調變器

10B．．．delta-sigma調變器

11．．．加法器

12．．．迴路濾波器

13．．．量化器

14．．．串列資料電路

14A．．．串列資料電路

15．．．數位至類比轉換器

16．．．調變器

17．．．串列接收器電路

18．．．數位濾波器

19．．．電源供應器與時脈電路

20．．．控制電路

21．．．限幅器

22．．．單位延遲器

23．．．減法器

24．．．解碼器

27．．．整流器電路

28．．．時脈提取器電路

31A．．．第一積分器級

31B．．．第二積分器級

31C．．．第三積分器級

32A．．．定標電路

32B．．．定標電路

32C．．．定標電路

32D．．．定標電路

33A．．．輸入求和器

33C．．．輸入求和器

33D．．．求和器

36．．．數位至類比轉換器

39．．．差分器

40．．．數位積分器

42．．．加法器

44．．．儲存裝置

IC1．．．第一積體電路

IC2．．．第二積體電路

In．．．輸入

Abs．．．輸出值

Bpskdat．．．調變串列位元流

Clk．．．時脈

Diff．．．串列位元流

Info．．．額外資訊

Inputs．．．輸入

Mclk．．．主時脈

Out．．．輸出

Sel．．．選擇值

Serdat．．．串列位元流

T1．．．變壓器

V_DD．．．電源供應器電壓

圖1係描繪根據本發明之一實施例之一delta-sigma ADC之一方塊圖。

圖2係描繪根據本發明之另一實施例之一delta-sigma ADC之一方塊圖。

圖3係描繪根據本發明之一實施例之一delta-sigma調變器之一方塊圖，該delta-sigma調變器可被用於圖2之ADC中。

圖4係展示圖1及圖2之該等ADC轉換器內之波形之一時序圖。

8．．．delta-sigma類比至數位轉換器電路

10．．．delta-sigma調變器

11．．．加法器

12．．．迴路濾波器

13．．．量化器

14．．．串列資料電路

15．．．數位至類比轉換器

16．．．調變器

17．．．串列接收器電路

18．．．數位濾波器

19．．．電源供應器與時脈電路

27．．．整流器電路

28．．．時脈提取器電路

bpskdat．．．調變串列位元流

IC1．．．第一積體電路

IC2．．．第二積體電路

in．．．輸入

info．．．額外資訊

mclk．．．主時脈

out．．．輸出

serdat．．．串列位元流

T1．．．變壓器

V_DD．．．電源供應器電壓

Claims (29)

1. 一種類比至數位轉換器，其包括：一雜訊整形濾波器，其具有一輸入以接收待轉換為一數位值之一類比信號；一量化器，其具有耦合至該雜訊整形濾波器的一輸出之一輸入用於以該量化器之一量化速率產生量化輸出值，其中該等量化輸出值係來自一組多於兩個之輸出值；一數位至類比轉換器，其具有一輸入以接收該等量化輸出值且具有耦合至該雜訊整形濾波器之一輸入之一輸出以提供一回饋信號，其中該雜訊整形濾波器、該量化器及該數位至類比轉換器形成一delta-sigma調變器迴路；及一串列資料電路，其具有耦合至該量化器之一輸出之一輸入以產生表示該等量化輸出值之一串列位元流，其中該串列位元流之位元速率與該量化器之該量化速率之一比率大於1，但是小於表示該數位至類比轉換器之該輸入所需之一最小位元數目。
2. 如請求項1之類比至數位轉換器，其中該串列資料電路產生該串列位元流以編碼處於該量化器之該量化速率之該量化器輸出的連續值之間的差值。
3. 如請求項1之類比至數位轉換器，其中該量化器產生限制輸出值，使得該串列資料電路編碼該位元流以用小於該串列位元流中之可用碼數目之一組碼表示該等量化輸 出值，藉此額外資訊係藉由在兩個或更多個冗餘碼中選擇而嵌入於該串列位元流中，該等冗餘碼皆指示一同一個下一量化輸出值，但指示該額外資訊之不同值。
4. 如請求項3之類比至數位轉換器，其中該串列資料電路產生該串列位元流以編碼處於該量化器之該量化速率之該量化器輸出之連續值之間的差值，且其中該串列位元流編碼包含編碼於該串列位元流之多個訊框上之該量化器輸出的一絕對位準之一指示之該額外資訊。
5. 如請求項3之類比至數位轉換器，其中該串列位元流編碼包含同步資訊的額外資訊，該同步資訊指示在該串列位元流內之該等量化輸出值之訊框之位置。
6. 如請求項3之類比至數位轉換器，其中該量化器係一第一量化器，其中該等量化輸出值係第一量化輸出值，其中該類比至數位轉換器包含一第二delta-sigma調變器迴路，該第二delta-sigma調變器迴路產生來自一第二量化器之一輸出，且具有提供至該第二delta-sigma調變器迴路之一第二雜訊整形濾波器之一第二輸入，其中該串列位元流編碼該等第一量化輸出值及該等第二量化輸出值，且其中該串列位元流進一步編碼包含一訊框指示之額外資訊，該訊框指示用於指示該串列位元流中之一給定量化輸出值是否係該等第一量化輸出值之一者或該等第二量化輸出值之一者。
7. 如請求項6之類比至數位轉換器，其中該等第二量化輸出值係以與該第一量化器之該量化速率不同之一第二量 化速率產生。
8. 如請求項3之類比至數位轉換器，其中該串列位元流編碼僅包含一單一位元增量、一單一位元減量及不變之該等量化輸出值之連續值之間的一組差值，且其中該串列位元流編碼該組差值之元素之各者之一第一組碼及除了表示第一碼之表示該特定元素之對應的特定碼外還表示該組差值之一特定元素之一第二碼，且其中該串列資料電路在該量化器輸出值等於該組差值之該特定元素時以藉由產生該等第一碼及該等第二碼之該特定碼所形成之一型樣編碼該額外資訊。
9. 如請求項1之類比至數位轉換器，其中該串列位元流係以該量化器之該量化速率產生且表示該量化器之三個輸出值之一兩個位元碼。
10. 如請求項1之類比至數位轉換器，其進一步包括：一變壓器，其具有耦合至該串列資料電路之一輸出之一第一繞組；及一解碼器電路，其具有耦合至該變壓器之一第二繞組之一輸入，其中該解碼器電路解碼該串列位元流以獲得該等量化輸出值。
11. 如請求項10之類比至數位轉換器，其進一步包括一電源供應器電路，該電源供應器電路用於接收用於操作該類比至數位轉換器之一電源供應器電壓或來自該變壓器之該第一繞組之用於操作該量化器之一時脈信號中之至少一者。
12. 如請求項1之類比至數位轉換器，其進一步包括具有耦合至該量化器之一輸出之一輸入的一數位積分器，該數位積分器用於積分該等量化輸出值，其中自該數位積分器之輸出提供該回饋信號。
13. 如請求項12之類比至數位轉換器，其中該量化器產生限制輸出值，使得該串列資料電路用小於該串列位元流中之可用碼數目之一組碼編碼該等差值，且其中該串列資料電路藉由在皆表示該量化器之一特定輸出位準之兩個或更多個冗餘碼中選擇進一步將該數位積分器輸出之一值嵌入於該串列位元流中。
14. 一種類比至數位轉換器，其包括：一量化器，其用於自一類比輸入信號產生一數位輸出；及一輸出編碼器，其用於自該量化器之該數位輸出產生該類比至數位轉換器之一資料輸出，其中該資料輸出將該數位輸出之變化表示為該資料輸出中之一序列碼，且其中該序列碼延及包含至少一冗餘碼之一組碼，藉此該數位輸出之該等變化之一值係由至少兩個碼表示，且其中該資料輸出中之該至少兩個碼之一型樣表示該數位輸出之一絕對位準之一指示。
15. 一種用於接收及解碼表示一類比至數位轉換之輸出值之一串列位元流之解碼器電路，該解碼器電路包括：一接收器，其用於接收該串列位元流，其中該串列位元流藉由使用冗餘碼以表達該類比至數位轉換之至少一 輸出位準編碼該類比至數位轉換之該等輸出值及額外資訊；及一解碼器，其用於解碼該串列位元流以獲得該等輸出值，其中該解碼器藉由檢查該串列位元流內之一序列冗餘碼校驗該序列冗餘碼之錯誤。
16. 如請求項15之解碼器電路，其中該串列位元流編.碼執行該類比至數位轉換之一量化器之一輸出之變化，其中該額外資訊表示該量化器輸出之一絕對位準，其中該解碼器進一步自該串列位元流獲得該量化器輸出之該絕對位準。
17. 如請求項15之解碼器電路，其中該串列位元流表示該類比至數位轉換之過取樣值，且其中該解碼器電路進一步包括一降頻濾波器，該降頻濾波器具有耦合至該解碼器之一輸出之一輸入以自該等過取樣值產生一輸出。
18. 一種操作一類比至數位轉換器之方法，其包括：用一類比迴路濾波器過濾一輸入信號及一回饋信號；量化該過濾之一結果以提供量化輸出值；提供與該量化之一結果成比例之回饋作為該過濾之一輸入；轉換該量化之一結果為一串列位元流，其中該串列位元流之位元速率與該量化之一量化速率之一比率大於1，但是小於表示由該提供所提供之回饋之一組可能值所需之一最小位元數目。
19. 如請求項18之方法，其中該轉換產生該串列位元流以編 碼處於該量化速率之該量化結果的連續值之間的差值。
20. 如請求項18之方法，其中限制該量化結果，使得該轉換用小於該串列位元流中可用碼數目之一組碼編碼該量化結果，藉此額外資訊藉由在兩個或更多個冗餘碼中選擇而嵌入於該串列位元流中，該等冗餘碼皆表示該量化之一同一個下一結果，但表示該額外資訊之不同值。
21. 如請求項20之方法，其中該轉換產生該串列位元流以編碼處於該量化速率之該量化結果之連續值之間的差值，且其中該串列位元流編碼包含編碼於該串列位元流之多個訊框上之該量化結果之一絕對位準的一指示之該額外資訊。
22. 如請求項20之方法，其中該轉換用包含指示該串列位元流內之該量化結果之值之訊框之位置的同步資訊之該額外資訊編碼該串列位元流。
23. 如請求項20之方法，其中該量化係一第一量化，且該方法進一步包括：用另一類比迴路濾波器第二次過濾第二輸入信號及第二回饋信號；第二次量化該第二次過濾之一結果以提供第二量化輸出值；及提供與該第二次量化之一結果成比例之另一回饋信號作為該第二次過濾之一輸入，且其中該轉換進一步編碼該第二量化之一結果及該第一量化之該結果，且其中該轉換進一步編碼包含一訊框指示之該額外資訊，該訊框 指示用於指示該串列位元流中之一給定值是否係該第一量化之該結果或該第二量化之該結果中之一者。
24. 如請求項23之方法，其中該量化速率係該第一量化之一第一量化速率，且其中該第二量化結果之值係以與該第一量化速率不同之一第二量化速率產生。
25. 如請求項20之方法，其中該串列位元流編碼僅包含一單一位元增量、一單一位元減量及不變之該量化結果之連續值之間的一組差值，且其中該串列位元流編碼該組差值之元素之各者之一第一組碼及除了表示第一碼之表示該特定元素之對應的特定碼外還表示該組差值之一特定元素之一第二碼，且其中該串列資料電路在該量化結果等於該組差值之該特定元素時以藉由產生該等第一碼及該等第二碼之特定碼所形成之一型樣編碼該額外資訊。
26. 如請求項18之方法，其中該串列位元流係以該量化之該量化速率產生且表示該量化結果之三個值之一兩個位元碼。
27. 如請求項18之方法，其進一步包括：透過一變壓器之一第一繞組將該串列位元流耦合通過該變壓器；及自接收自該變壓器之一第二繞組之一信號解碼該串列位元流以獲得該等量化輸出值。
28. 如請求項27之方法，其進一步包括接收用於對該類比至數位轉換器供電之一電源供應器電壓或來自該變壓器之該第一繞組之用於操作該類比至數位轉換器之一時脈信 號中之至少一者。
29. 如請求項18之方法，其進一步包括用一數位積分器積分該量化之一結果，且其中該提供自該積分之一結果提供回饋。