KR20110020815A

KR20110020815A - 신호변환기, 파라미터 결정장치, 파라미터 결정방법, 프로그램 및 기록매체

Info

Publication number: KR20110020815A
Application number: KR1020107028068A
Authority: KR
Inventors: 사토시 히로나카; 도루 고다; 가즈유키 아이하라
Original assignee: 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코; 고쿠리쓰다이가쿠호진 규슈다이가쿠
Priority date: 2008-08-25
Filing date: 2009-08-21
Publication date: 2011-03-03
Also published as: EP2320571A1; JP4900858B2; JPWO2010024196A1; TW201009818A; WO2010024196A1; EP2320571A4; US20110193734A1

Abstract

본 발명은, 보다 정확하여 안정성이 있는 아날로그 신호·디지털 신호 사이의 신호변환을 실현할 수 있는 신호변환기 등을 제안한다.
β변환기에 있어서, 신호생성부(11)는, 적어도 양자화기(7)가 생성한 논리값이 1인 경우에, 증폭기(5)에 의하여 생성된 증폭신호 및 전원(9)에 의하여 생성된 전원신호로부터 피드백 신호를 생성하여 입력신호에 가산함으로써 예를 들면 양자화기(7)의 변동에 대하여 로버스트성을 구비하는 β변환기를 실현할 수 있다. 또한 증폭신호의 부호를 반전한 신호를 사용하여 피드백 신호를 생성한 부의 β변환기에 의하여 보다 안정성이 있는 β변환기를 실현할 수 있다. 또한 증폭기(5) 및 전원(9)의 최적설계도 가능하게 된다.

Description

신호변환기, 파라미터 결정장치, 파라미터 결정방법, 프로그램 및 기록매체{SIGNAL CONVERTER, PARAMETER DECIDING DEVICE, PARAMETER DECIDING METHOD, PROGRAM, AND RECORDING MEDIUM}

본원 발명은 신호변환기(信號變換器), 파라미터 결정장치(parameter 決定裝置), 파라미터 결정방법(parameter 決定方法), 프로그램(program) 및 기록매체(記錄媒體)에 관한 것으로서, 특히 입력신호에 대하여 비트 열(bit sequence)을 출력하는 신호변환기 등에 관한 것이다.

아날로그-디지털(A/D) 변환은 여러 가지 기술을 지탱하는 기본적인 기술이다. A/D 변환에는, 표본화(sampling)와 양자화(quantization)가 포함된다. 표본화 정리는, 신호가 샘플값으로부터 완전하게 재구축 가능한 것을 보장한다. 양자화는 샘플값을 부호화하는 과정이지만, 양자화 오차를 피할 수는 없다.

도9에 있어서, (a)는 PCM(Pulse Code Modulation)의 개요를 나타내는 블럭도이고, (b)는 그 사상(寫像)을 나타내는 도면이다. 도9(b)에 나타나 있는 바와 같이 PCM은, y = x(선(115))와, 원점과 (1/2, 1)을 연결하는 라인(선(116)), (1/2, 0)과 (1, 1)을 연결하는 라인(선(117))을 사용한다. 도9(b)에 나타나 있는 바와 같이 PCM은 베르누이 시프트 사상(Bernoulli shift map)을 실현시킨다.

또한 도10에 있어서, (a)는 β변환기의 개요를 나타내는 블럭도이고, (b)는 그 사상을 나타내는 도면이다. 도10(b)에 나타나 있는 바와 같이 β변환기는, y = x(선(145))와, 원점 및 (γ(β-1)^-1, 1)을 연결하는 라인(선(146)) 및 (γ, 0) 및 (1, 1)을 연결하는 라인(선(147))을 x = γυ에서 나누어서 사용한다. β변환기는 β전개를 기초로 한다. I.Daubechies들은, 양자화 임계값(臨界値)과 증폭기의 변동(fluctuation)에 대하여 로버스트성(robust 性)이 있는 A/D변환기를 도출하였다(비특허문헌1 참조. 이하, 「종래형 β변환기(conventional β-encoder)」라고 한다).

또한 발명자들은, 종래형 β변환기를 개량한 β변환기를 제안하였다(특허문헌1, 비특허문헌2 참조).

PCT/JP2008/62897

I. Daubechies, 외 3명 저, "A/D Conversion With Imperfect Quantizers,"IEEE Transactions on Information Theory, vol.52, no.3, pp.874-885, Mar.2006. S, Hironaka 외 2명 저, "Markov chain of binary sequences generated by A/D conversion using βencoder", Proc. of 15th IEEE International Workshop on Nonlinear Dynamics of Electronic Systems, pp.261-264, 2007

그러나 A/D 변환기는 아날로그 회로이다. 회로소자(예를 들면 양자화기(quantizer)나 증폭기(amplifier) 등)의 파라미터가 변동할 가능성이 있다. 이 때문에 실용상의 문제로서, 회로소자의 변동을 고려한 후에 수리구조(數理構造)를 분명하게 할 필요가 있다.

예를 들면 PCM은, 정확성은 높지만 안정성이 없다. 도11은 PCM에 있어서 임계값이 변동한 경우를 나타내는 도면이다. 임계값이 변동하여 도9(b)의 선(116) 및 선(117)이, 각각 도11(a)에 나타나 있는 바와 같이 선(118) 및 선(119)이 되었을 경우에, 도11(b)에 나타나 있는 바와 같이 사상이 발산(發散)하여 양자화 오차가 수렴하지 않아 A/D 변환에 실패한다. 이와 같이 PCM은 양자화 임계값의 변동에 대한 로버스트성은 없다.

또한 종래형 β변환기는 회로소자의 변동을 고려한 A/D 변환기이기는 하다. 그러나 구간의 하한을 복원값으로 하는 것이었다. 이 때문에 양자화 오차를 충분하게 저감하는 것은 아니었다.

또한 발명자들이 제안한 β변환기는, 종래형 β변환기와 마찬가지로 회로소자의 변동을 고려한 A/D 변환기이다. 그리고 구간의 중앙값을 복원값으로 함으로써 종래형 β변환기에 비하여 양자화 오차를 감소시키고 있다. 그러나 발명자들이 제안한 β변환기는 양자화기의 최적설계지침을 제시하는 것에 멈추고, 증폭기의 최적설계지침까지는 제시하지 않았다.

그래서 본원 발명은, 보다 정확하여 안정성이 있는 아날로그 신호·디지털 신호 사이의 신호변환을 실현할 수 있는 신호변환기, 파라미터 결정장치, 파라미터 결정방법, 프로그램 및 기록매체를 제안하는 것을 목적으로 한다.

청구항1에 관한 발명은, 입력신호로부터 비트 열(bit sequence)을 출력하는 신호변환기(信號變換器)로서, 상기 입력신호에, 출력된 상기 비트 열의 값에 따라 생성한 피드백 신호(feedback 信號)를 가산하여 합성신호를 생성하는 피드백부(feedback 部)와, 상기 합성신호를 β배(β > 1)하여 증폭신호를 생성하는 증폭기(增幅器)와, 상기 증폭신호를 양자화(量子化) 하여 논리값 0 또는 논리값 1을 생성하여 새로운 비트를 출력하는 양자화기(量子化器)를 구비하고, 상기 피드백부는, 전원신호를 생성하는 전원(電源)과, 상기 양자화기에 의하여 출력된 논리값이 0인 경우에는 적어도 상기 증폭신호로부터 상기 피드백 신호를 생성하고, 상기 양자화기에 의하여 출력된 논리값이 1인 경우에는 상기 증폭신호 및 상기 전원신호로부터 상기 피드백 신호를 생성하는 신호생성부(信號生成部)와, 상기 입력신호에 대하여 상기 피드백 신호를 가산하는 가산기(加算機)를 구비한다.

청구항2에 관한 발명은, 청구항1에 기재된 신호변환기로서, 상기 신호생성부는, 상기 양자화기에 의하여 생성된 논리값이 0인 경우에, 상기 전원신호로부터 상기 증폭신호를 감산하여 상기 피드백 신호를 생성하고, 상기 양자화기에 의하여 생성된 논리값이 1인 경우에, 상기 전원신호를 β배 한 것으로부터 상기 증폭신호를 감산하여 상기 피드백 신호를 생성한다.

청구항3에 관한 발명은, 청구항1에 기재된 신호변환기로서, 상기 신호생성부는, 상기 양자화기에 의하여 생성된 논리값이 0인 경우에, 상기 증폭신호를 상기 피드백 신호로서 생성하고, 상기 양자화기에 의하여 생성된 논리값이 1인 경우에, 상기 증폭신호 및 상기 전원신호로부터 상기 전원신호를 β배 한 것을 감산하여 상기 피드백 신호를 생성한다.

청구항4에 관한 발명은, 청구항1 내지 청구항3 중 어느 하나의 항에 기재된 신호변환기로서, 상기 증폭기의 파라미터(parameter)(β)는, 신호변환기가 출력하는 비트 열의 비트 수(bit 數)(L)에 대하여 2L / (L + 1)이고 또는/및 상기 전원이 생성하는 전원신호의 파라미터(s)는, 실현되는 사상(寫像)의 변동(fluctuation)의 허용값(σ_βs)에 대하여 σ_β,s(L + 1) / 2이다.

청구항5에 관한 발명은, 청구항1 내지 청구항3 중 어느 하나의 항에 기재된 신호변환기에 있어서의 파라미터를 결정하는 파라미터 결정장치로서, 상기 신호변환기가 출력하는 비트 열의 비트 수(L) 및 상기 신호변환기에 의하여 실현되는 사상의 변동의 허용값(σ_βs)을 기억하는 설정값 기억수단(設定値記憶手段)과, 상기 신호변환기에 있어서의 증폭기의 파라미터(β) 및 상기 신호변환기에 있어서의 전원이 생성하는 전원신호의 파라미터(s)를 각각 β = 2L / (L + 1) 및 s = σ_β,s(L + 1) / 2에 의하여 결정하고, 이 s가 s ≤ 1인 경우에는 β = 2 - 1/σ_β,s 및 s = 1로 수정하는 파라미터 결정수단(parameter 決定手段)을 구비한다.

청구항6에 관한 발명은, 청구항1 내지 청구항3 중 어느 하나의 항에 기재된 신호변환기에 있어서의 파라미터를 결정하는 파라미터 결정장치에 있어서의 파라미터 결정방법으로서, 상기 파라미터 결정장치는, 상기 신호변환기가 출력하는 비트 열의 비트 수(L)를 기억하는 설정값 기억수단을 구비하고, 상기 파라미터 결정장치가 구비하는 파라미터 결정수단이, 상기 신호변환기에 있어서의 증폭기의 파라미터(β)를 2L / (L + 1)로 결정하는 스텝을 포함한다.

청구항7에 관한 발명은, 청구항1 내지 청구항3 중 어느 하나에 기재된 신호변환기에 있어서의 파라미터를 결정하는 파라미터 결정장치에 있어서의 파라미터 결정방법으로서, 상기 파라미터 결정장치는, 상기 신호변환기에 의하여 실현되는 사상의 변동의 허용값(σ_βs) 및 상기 신호변환기가 출력하는 비트 열의 비트 수(L) 또는 상기 신호변환기에 있어서의 상기 증폭기의 파라미터(β)를 기억하는 설정값 기억수단을 구비하고, 상기 파라미터 결정장치가 구비하는 파라미터 결정수단이, 상기 신호변환기에 있어서의 전원이 생성하는 전원신호의 파라미터(s)를 σ_β,s(L + 1) / 2 또는 σ_β,s / (2 - β)로 결정하는 스텝을 포함한다.

청구항8에 관한 발명은, 컴퓨터에 청구항6 또는 청구항7에 기재된 파라미터 결정방법을 실행시키기 위한 프로그램(program)이다.

청구항9에 관한 발명은, 청구항8에 기재된 프로그램을 기록한 컴퓨터가 읽어낼 수 있는 기록매체(記錄媒體)이다.

또 각 청구항에 있어서, 신호생성부는 논리값이 0일 때에 증폭신호 및 전원신호로부터 피드백 신호를 생성하여도 좋고, 또한 논리값이 0일 때에도 1일 때에도 증폭신호 및 전원신호로부터 피드백 신호를 생성하여도 좋다.

또한 각 청구항에 있어서, 전원은 예를 들면 전압원이나 전류원이며, 전원신호의 파라미터(s)는 예를 들면 정전압원에 있어서의 전압이나 정전류원에 있어서의 전류를 나타내는 것이다. 또한 청구항5 내지 청구항10에 있어서, σ_β,s는 예를 들면 양자화기의 변동의 허용값이다. 또한 신호생성부에 있어서, 전원신호를 β배 한 것은 합성신호를 β배 하는 증폭기와 동일한 증폭기에 의하여 전원신호를 β배 함으로써 얻어진 것이어도 좋다.

신호변환기에 있어서, 제조 단계에서 증폭기의 파라미터(β)와 양자화기의 임계값(υ)에 대하여, 설계의 단계에서의 설정값으로부터의 변동은 불가피하다. 이 때문에 이 변동의 제어가 문제가 된다. 종래형 β변환기에서는, 이 변동의 허용값은 (β-1)^-1-1이며 β에만 의존하고 있었다. 이 때문에 임계값의 변동을 자유롭게 설정할 수 없었다.

본원 각 청구항에 관한 발명은, 피드백부의 신호생성부가, 적어도 양자화기에 의하여 생성된 논리값이 1인 경우에 증폭신호뿐만 아니라, 전원에 의하여 생성된 전원신호에 의하여 피드백 신호를 생성한다. 특히 청구항2 및 청구항3에 관한 발명은, 신호생성부가 논리값이 1인 경우에 전원신호를 β배 한 것으로부터 증폭신호를 감산한 것(또는 반대로 증폭신호로부터 전원신호를 β배 한 것을 감산한 것)으로부터 피드백 신호를 생성한다. 이에 따라 부의 β변환기·스케일 부착 β변환기 등의 실현이 가능하게 되어, 신호변환기에 있어서 전원신호의 파라미터(s)에 의하여 스케일(s)의 스케일 조정 기능을 달성할 수 있다. 또한 증폭기의 최적설계지침을 얻는 것이 가능하게 된다. 특히 본원 청구항5 등에 관한 발명에 나타나 있는 바와 같이 청구항1 내지 청구항4 중 어느 하나에 기재된 신호변환기가 출력하는 비트 열의 비트 수(L)(양자화 비트 수)에 따라 증폭기의 최적설계가 가능하게 된다. 또한 실현되는 사상의 변동의 허용값(σ_βs)에 따라 전원의 최적설계가 가능하게 된다.

또한 특히 본원 청구항2에 관한 발명에 나타나 있는 바와 같이 피드백부의 신호생성부가, 증폭신호를 -1배 한 신호를 사용하여 피드백 신호를 생성함으로써 부의 β변환기를 실현할 수 있다. 이에 따라 보다 안정한 A/D 변환을 실현할 수 있다.

도1은 본원 발명의 실시형태의 일례인 신호변환기(1)의 개요를 나타내는 개략 블럭도이다.
도2는 구간의 하한을 복호값으로 하였을 경우에 있어서, 구간의 중앙값을 복호값으로 하였을 경우의 정상상태, 구간의 중앙값을 복호값으로 하였을 경우의 과도상태를 포함하는 것에 대하여, 양자화 임계값(υ)에 대한 양자화 오차를 나타낸다.
도3에 있어서, (a)는 스케일 부착 β변환기의 일례인 신호변환기(21)를 나타내는 개략 블럭도이고, (b)는 그 사상을 나타내는 도면이다.
도4는 파라미터를 결정하는 파라미터 결정장치(81)의 일례를 나타내는 개략 블럭도이다.
도5에 있어서, (a)는 부의 β사상을 도입한 스케일 부착 β변환기의 일례인 신호변환기(41)의 개요를 나타내는 개략 블럭도이고, (b)는 그 사상을 나타내는 도면이다.
도6은 정의 β전개의 불변부분구간을 나타낸다.
도7은 양자화 임계값(υ)에 대한, (A)는 Daubechies의 D/A 변환법을 사용한 β변환기에 의한 분산, (B)는 정의 β변환기에 의한 분산, (C)는 부의 β변환기에 의한 분산을 나타낸다.
도8에 있어서, (A)는 Daubechies의 고유방정식(P_Doub(γ)), (B)는 정의 β변환기의 고유방정식(P_β(γ)), (C)는 부의 β변환기의 고유방정식(P_N _β(γ))의 경우에 대하여, β의 고유방정식의 근과 β 사이의 오차를 나타낸다.
도9에 있어서, (a)는 종래의 PCM의 개요를 나타내는 블럭도이고, (b)는 그 사상을 나타낸다.
도10에 있어서, (a)는 종래의 β변환기의 개요를 나타내는 블럭도이고, (b)는 그 사상을 나타낸다.
도11은 도9의 PCM에 있어서 임계값이 변동하였을 경우를 나타낸다.

이하에서는 도면을 참조하여 본원 발명의 실시예에 대하여 설명한다. 또 본원 발명은, 하기의 실시예에 한정되는 것은 아니다.

(실시예1)

도1은 본원 발명에 있어서 실시형태의 일례인 신호변환기(1)의 개요를 나타내는 개략 블럭도이다. 신호변환기(信號變換器)(1)는 입력신호(入力信號)(z_i)에 대하여 비트 열(bit sequence){b_n}을 출력한다. z_i는 z₀을 표본값으로 하고, z_i(i > 0)에서는 제로(zero)로 한다. 신호변환기(1)는, z_i가 제로인 사이(정지기간)에 L회 귀환(歸還)시켜서 계산을 하여 L비트의 정보(b1, … , b_L)를 얻는다. 이하에서는 첨자에 있어서 _n과 _i를 구별하여 기재함으로써 귀환수(歸換數)의 시간을 나타낸다.

신호변환기(1)는, 생성된 비트(b_n ₊₁)의 값에 따라 신호를 생성하여 입력신호(z_i)에 가산하여 합성신호를 생성하는 피드백부(feedback 部)(3)와, 피드백부(3)에 의하여 생성된 합성신호를 β배(β > 1)하여 증폭신호(增幅信號)(u_n ₊₁)를 생성하는 증폭기(增幅器)(5)와, (1)식에 나타나 있는 양자화 임계값(量子化臨界値)(υ)의 양자화 함수(量子化函數)(Q_υ(x))를 사용하여 증폭신호(u_n ₊₁)를 양자화함으로써 비트(b_n ₊₁)를 생성하는 양자화기(量子化器 ; quantizer)(7)를 구비한다.

[수식1]

피드백부(3)는, 전원신호를 생성하는 전원(電源)(9)과, b_i ₊₁= 0인 경우에 적어도 증폭신호(u_n ₊₁)로부터 피드백 신호(feedback signal)를 생성하고 또한 b_i ₊₁= 1인 경우에 증폭신호(u_n ₊₁) 및 전원신호로부터 피드백 신호를 생성하는 신호생성부(信號生成部)(11)와, 피드백 신호를 지연시키는 지연부(遲延部)(13)와, 입력신호(z_i)에 대하여 지연부(13)에 의한 지연 후의 신호를 가산하여 합성신호를 생성하는 가산기(加算機)(15)를 구비한다.

여기에서 양자화기의 최적설계와 β의 특성방정식에 대하여 설명한다. β전개에서는, 도10(b)에 나타나 있는 바와 같이 υ ∈ [1, (β-1)^-1)인 한 [0, (β-1)^-1) → [0, (β-1)^-1)이다. 이 때문에 x = Σ^∞b_iγ_i가 되어, A/D 변환이 가능하다. υ = 1일 때의 전개를 greedy 전개라고 하고, υ = (β-1)^-1일 때의 전개를 lazy 전개라고 한다. x ∈ [1, (β-1)^-1)을 L비트로 β전개하였을 때에 x는 (2)식으로 나타낼 수 있다. 여기에서 γ = 1 / β이다. 또한 x가 존재하는 구간(I)은 (3)식이다. (3)식은, β변환의 반복에 의하여 얻어지는 L-1번째의 연속하는 부분구간의 폭의 비가 γ와 동일한 것을 의미한다.

종래형 β변환법(從來型 β變換法)은, (4)식에 나타나 있는 바와 같이 x의 결정값(x_Daub)으로서 구간의 하한으로 하고 있었다. 이 경우에 양자화 오차의 허용값(tolerance for quantization error)은, (5)식에 나타나 있는 바와 같이 υγ^L이 된다.

한편 발명자들은, (6)식에 나타나 있는 바와 같이 x의 결정값(x_L,C)으로서 구간의 중앙으로 하는 것을 제안하였다(greedy도 lazy도 아닌 “cautious”전개(“cautious”expansion)). 이 경우에 양자화 오차의 허용값은, (7)식에 나타나 있는 바와 같이 (β-1)^-1γ^L/ 2가 된다. (7)식의 허용값은, β > 3 / 2일 때에 (5)식의 허용값보다 3dB 개선된다.

또한 사상(寫像)(N_β,υ(x))은, 과도상태를 거쳐서 구간[υ-1, υ)에 멈추게 된다. 이 때의 양자화 오차는 (8)식이 된다.

도2는, 구간의 하한을 복호값으로 하였을 경우(선(61)), 구간의 중앙값을 복호값으로 하였을 경우의 정상상태(선(62)), 구간의 중앙값을 복호값으로 하였을 경우의 과도상태를 포함하는 것(선(63))에 대하여, 양자화 임계값(υ)에 대한 양자화 오차를 나타내는 도면이다. 일반적으로 greedy 전개에 의한 복호값은 lazy 전개에 의한 복호값에 비하여 우수하다고 생각되고 있다. 그러나 선(61)에 나타나 있는 바와 같이 이것은 x_Daub를 사용하는 것으로부터 생기는 것이다. 도2에 의하여 구간의 중앙값이 유효하다는 것을 알 수 있다.

또한 Daubechies의 β의 고유방정식은 (9)식으로 주어진다. 이에 대하여 발명자들의 β의 고유방정식은 (10)식으로 주어진다. 또 b_i 및 c_i(i = 1, … , L)는, 각각 x 및 y(y = 1 - x)에 대한 신호변환기에 의한 L비트 전개의 계열을 나타낸다.

[수식2]

또 도1에 있어서, 신호생성부(11)는 증폭신호(u_n ₊₁)를 -1배로 한 신호를 사용하여 피드백 신호를 생성하는 것이어도 좋다. 이러한 부(負)의 β변환기를 실현함으로써 도5 등을 참조하여 뒤에 설명하는 바와 같이 보다 안정한 A/D 변환·D/A 변환을 실현할 수 있다.

또한 전원(9)은 예를 들면 전압원(電壓源)이나 전류원(電流源)이다. 예를 들면 일정한 전압을 생성하는 정전압원(定電壓源)이어도 좋고, 시간에 따라 다른 전압을 생성할 수 있는 전압원이어도 좋고, 생성된 비트(b_n ₊₁)의 값에 따라 다른 전압을 생성하는 것이어도 좋다.

또한 증폭기(5), 양자화기(7), 신호생성부(11), 지연부(13) 및 가산기(15)에 대하여, 그 일부 또는 전부를 컴퓨터를 사용하여 실현하도록 하여도 좋다.

(실시예2)

계속하여 본 실시예에서는, 스케일 부착 β변환기(scaled β-encoder)(이하, 「S변환기」라고 한다)에 대하여 설명한다. 도3에 있어서, (a)는 S변환기의 일례인 신호변환기(21)를 나타내는 개략 블럭도이고, (b)는 그 사상을 나타내는 도면이다. 도3(a)에 있어서의 피드백부(23), 증폭기(25) 및 양자화기(27)는, 각각 도1에 있어서의 피드백부(3), 증폭기(5) 및 양자화기(27)에 대응한다. 또한 도3(a)에 있어서의 피드백부(23)의 전원(29), 신호생성부(31), 지연부(33) 및 제1가산기(35)는, 각각 도1에 있어서의 피드백부(3)의 전원(9), 신호생성부(11), 지연부(13) 및 가산기(15)에 대응한다. 그리고 도3(a)의 신호생성부(31)는 증폭기(25) 및 제2가산기(37)를 구비한다. 전원(29)이 생성하는 전원신호는 양자화기(27)의 비트 제어 정전원(bit 制御定電源)이고, 전원신호의 파라미터(예를 들면 정전압원에 있어서의 전압을 나타내는 파라미터)는, 생성된 비트가 0일 때 0이고, 생성된 비트가 1일 때에는 s인 것으로 한다. 도3(a)는, s를 스케일 파라미터(scale parameter)로 하는 스케일(s)의 S변환기이다.

신호생성부(31)에 있어서, 양자화기(27)에 의하여 생성된 논리값(b_i ₊₁ ^Sβ)이 0인 경우에 제2가산기(37)는 증폭신호(u_n ₊₁)에 신호를 가산하지 않고 피드백 신호로 한다. 양자화기(27)에 의하여 생성된 논리값(b_i+1 ^Sβ)이 1인 경우에 제2가산기(37)는 증폭신호(u_n ₊₁), 전원(29)에 의하여 생성된 전원신호 및 당해 전원신호를 증폭기(25)가 β배로 한 신호를 가산하여 피드백 신호로 한다.

종래에는, 도10에 있어서의 증폭기(133)의 파라미터(β)에 의하여 임계값의 변동(fluctuation)에 대한 안정성이 제한되어 있었다. 즉 변동의 허용값(σ_β)은 σ_β= |[1, (β-1)^-1]| = (β-1)^-1-1이었다.

본 실시예에서는, s > 1에 대하여 x ∈ [0, s)에 있어서 A/D 변환 가능한 사상(S_β,υ)을 (11)식에 의하여 도입한다. 여기에서 υ ∈ [s(β-1), s)이다. 도3(b)는 사상(S_β,υ)을 나타내는 도면이다. 사상(S_β,υ)은, y = x(선(64))와, 원점 및 (sγ, s)를 연결하는 라인(선(65)) 및 (s(1-γ), 0) 및 (s, s)를 연결하는 라인(선(66))을 x = γυ에서 나눈 것을 사용한다. 또 S변환기의 입력범위([0, s))에서 s = (β-1)^-1로 하면, β변환기와 일치한다.

이 사상(S_β,υ)에 의하여 표본값(x)을 0 < x < 1로 하여 1회 부귀환(負歸還)을 건 후의 신호는, 0 < (S_β,υ(x)) < s가 된다. 신호변환기(21)에 있어서, 이러한 귀환 후의 값이 구간(0,s)에 속하는 부귀환이 L회 이루어져서, 양자화기(27)는 생성된 γ^L의 오더(order)의 값과 υ와의 대소관계에 의하여 논리값 0 또는 1을 매회 생성한다. 이에 따라 β전개의 계산 프로세스를 실현할 수 있다.

사상(S_β,υ)에 있어서의 임계값의 변동의 허용값은 σ_β,υ = s(2-β)이다. 따라서 변동의 허용값(σ_β,s)(예를 들면 양자화기의 변동의 허용값)에 대하여 s를 σ_β,s / (2-β)로 함으로써 s에 의하여 안정성을 확보할 수 있어, 예를 들면 양자화기의 허용값에 따른 설계가 가능하게 된다.

증폭기(25)의 최적설계에 대하여 더 설명한다. x ∈ [1, (β-1)^-1)을 S변환기에 의하여 전개하였을 때에, x는 (12)식으로 나타낼 수 있다. (12)식에서 S^L _β,υ,s(x)는 사상을 L회 반복함으로써 얻어지는 것을 나타낸다. S^L _β,υ,s(x)는 구간([0,s))에 포함되는 것이기 때문에, L비트로 전개하였을 때에 x가 존재하는 구간(I_L _,β,s)은 (13)식이 된다. 이 때문에 구간의 폭(|I_L _,β,s|)은 sγ^L이고, sγ^L이 최소일 때에 정밀도가 가장 좋아진다. 허용값이 σ_β,s = a인 경우에 sγ^L= γ^La / (2-β)이며, 구간의 폭(|I_L _,β,s|)을 β로 미분하면 (14)식이 성립한다. 따라서 양자화 오차가 최소가 되는 β의 값은 (15)식으로 주어진다. 이에 따라 양자화 비트 수에 따라 증폭기의 최적설계가 가능하게 된다.

이상에서, 임계값의 변동의 허용값(σ_β,υ)에 대하여 s를 σ_β,s/ (2-β)로 하는 것 및 양자화 비트 수(L)에 대하여 증폭기의 파라미터(β)를 2L / (L+1)로 하는 것 중 적어도 일방을 컴퓨터에 의하여 실현하도록 하여도 좋다. 도4는 파라미터를 결정하는 파라미터 결정장치(81)의 일례를 나타내는 개략 블럭도이다. 파라미터 결정장치(81)는, 임계값의 변동의 허용값(σ_β,υ) 및 양자화 비트 수(L)를 기억하는 설정값 기억부(83)와, s를 σ_β,s / (2-β) 즉 σ_β,s(L+1) / 2로 하고, 증폭기의 파라미터(β)를 2L / (L+1)로 하는 파라미터 결정수단(85)을 구비한다.

이와 같이 종래의 β변환기에서는 도10을 참조하여 논리값을 귀환시키는 것이었다. 본 실시예에 있어서의 S변환기는 전원(29)을 구비하고, 복수의 귀환신호를 구비하는 것이다. 또 도3에 있어서 귀환신호가 복수 존재하는 것이기 때문에, 조정은 고도의 것이 요구된다.

또 양자화기(27)의 파라미터(υ)의 변동을 극단적으로 억제할 수 있고, s < 1로 하는 것이 가능한 경우에는 s = 1로 하고, 임계값의 변동의 허용값(σ_β,s)에 대하여 β = 2 - 1/σ_β,s로 하여도 좋다.

또한 S변환기의 L비트의 복호값(x_L,S)에 대하여 최대오차는 x_L _,C로 동일하다.

[수식3]

(실시예3)

계속하여 본 실시예에서는, 부(負)의 실수값을 기수(基數)로 한 β전개에 의한 스케일 부착 β변환기(이하, 「R변환기」라고 한다)에 대하여 설명한다. 도5에 있어서, (a)는 부의 β사상을 도입한 스케일 부착 β변환기의 일례인 신호변환기(41)의 개요를 나타내는 개략 블럭도이고, (b)는 그 사상을 나타내는 도면이다. 도5(a)에 있어서의 피드백부(43), 증폭기(45) 및 양자화기(47)는, 각각 도1에 있어서의 피드백부(3), 증폭기(5) 및 양자화기(7)에 대응한다. 또한 도5(a)에 있어서의 피드백부(43)의 전원(49), 신호생성부(51), 지연부(53) 및 제1가산기(55)는, 각각 도1에 있어서의 피드백부(3)의 전원(9), 신호생성부(11), 지연부(13) 및 가산기(15)에 대응한다. 그리고 도5(a)의 신호생성부(51)는 증폭기(45) 및 제2가산기(57)를 구비한다. 또한 파라미터(s)는 전원신호의 파라미터이며 예를 들면 전원신호의 전압을 나타내는 파라미터인 것으로 한다.

신호생성부(51)에 있어서, 양자화기(47)에 의하여 생성된 논리값(b_i+1)이 0인 경우에, 제2가산기(57)는 증폭신호(u_n ₊₁)를 -1배 한 신호 및 전원(49)에 의하여 생성된 전원신호(s)를 가산하여 피드백 신호로 한다. 양자화기(47)에 의하여 생성된 논리값(b_i ₊₁)이 1인 경우에, 제2가산기(57)는 증폭신호(u_n ₊₁)를 -1배 한 신호, 전원(49)에 의하여 생성된 신호(s)를 증폭기(45)가 β배 한 신호를 가산하여 피드백 신호로 한다.

샘플번호(i)(1 ≤ i ≤ N)의 샘플값(x_i)과 그 결정값(x_L,Ri)과의 사이의 양자화 오차의 분산(分散)(V)을 (16)식으로 정의한다. 구간의 중심점은 결정값으로서 선택되기 때문에, 분산(V)은 υ = 1(greedy 전개)과 υ = (β-1)^-1(lazy 전개)일 때에 커지게 된다.

여기에서 (17)식으로 나타나 있는 스케일(s)의 부의 β사상(R(x))을 도입한다. 도5(b)는 사상(R(x))을 나타내는 도면이다. 사상(R(x))은, y = x(선(67))와, (0, s)와 (sγ, 0)을 연결하는 라인(선(68)) 및 (s(1-γ), s)와 (s, 0)을 연결하는 라인(선(69))을 사용한다. 또 R변환기의 입력범위([0,s))에서 s = (β-1)^-1로 하면, β변환기와 일치한다.

계속하여 불변부분구간(不變部分區間)에 대하여 검토한다. 도6은 정(正)의 β전개의 불변부분구간을 나타내는 도면이다. 정의 β전개의 불변부분구간은 중앙의 값이 복원값이기 때문에, 불변부분구간이 끝으로 기울어져 버리면 평균적인 오차가 커져 버린다(greedy와 lazy의 경우). 즉 β전개의 불변부분구간은 [υ-1, υ)이며 예를 들면 β = 1, 2로 하면 [0,5)이지만, 그 불변부분구간은 그 부분구간의 폭 1의 부분만이다. 예를 들면 greedy 전개에서는 구간([0,1)), lazy 전개에서는 구간([4,5))이며, cautious에서는 구간([0,5))의 중앙의 부분구간에서 비트 전개한다. 정상인 비트 전개를 하기 위해서는, 되도록 이면 빨리 정상상태로 이행하는 편이 좋다. 표본값(x)이 일정하게 분포되는 것이라면, 중앙부분에서 동작하는 cautious가 양호하게 된다. 이 때문에 중앙으로 기우는 것이 이상적인 상태이었다(도6의 영역(73) 참조).

표1은 사상(R(x)) 하측에서의 불변부분구간이다. 표1에 나타나 있는 바와 같이 사상(R(x))의 불변부분구간은 υ의 함수이지만, 각 불변부분구간은 항상 구간(0, s)의 중심에 위치한다. 정의 β전개와 비교하여 중앙의 경우에는 동일한 정도이며, greedy와 lazy의 경우에는 불변부분구간이 넓어지기 때문에 평균적인 오차가 개선된다.

도5(a)의 신호변환기(41)의 동작에 대하여 더 구체적으로 설명한다. 표본값(x) ∈ [0, 1]에 대하여 b_i ^N ^β = b_i ^N ^β(x) ∈ {0, 1}이다. x가 주어지면, 증폭기(45)는 u₁ = βx로 한다. 양자화기(47)는 u₁ > υ라면 b₁ ^N ^β= 1로 하고, u₁ ≤ υ이면 b₁ ^N ^β= 0으로 한다(즉 b₁ ^N ^β= Q_υ(u₁)). i ≥ 1에 대하여 반복하여 u_i ₊₁ = s(b_i ^N ^ββ + b_i ^N ^βC) - u_i이고, b_i ₊₁ ^Nβ= Q_υ(u_i ₊₁)이다. 여기에서 b_i ^N ^βC = 1 - b_i ^N ^β이다. b_i ^N ^β(i = 1, … , L)를 x ∈ [0, 1)에 대한 R(x)의 바이너리 전개(binary 展開)로 하면, (18)식이 성립한다. R^L(x) ∈ [0, s)이기 때문에, (19)식으로 정의되는 x의 결정값(x_L _,R)으로서 구간의 중심점을 선택한다. 이것으로부터 샘플값(x)과 그 결정값(x_L _,R) 사이의 근사오차의 허용값은 sγ^L/ 2이다. 이것은 s(β-1)^-1일 때의 β변환기의 허용값과 동일하다(도7 참조). 그러나 부의 β변환기의 분산은, 변동이 존재하더라도 υ가 greedy값과 lazy값의 주변에 세트되었을 때에 개선되어 있다. 이것은 (17)식과 같이 귀환량은 다르지만, b_i ₊₁이 0에서도 1에서도 부귀환을 걸 필요가 있는 것에 의한 것이라고 생각된다.

또한 x 및 y(y = 1 - x)에 대한 R변환기에 의한 L비트 전개의 계열을 각각 b_i ^N ^β 및 c_i ^N ^β(i = 1, … , L)로 한다. di = b_i ^N ^β + c_i ^N ^β, e_i = (1 - b_i ^N ^β) + (1 - c_i ^N ^β)를 합성하면, R변환기의 β의 고유방정식은 (20)식과 같이 된다. 이 β의 고유방정식을 풀어서 β의 추정이 가능하게 된다.

도7은 양자화 임계값(υ)에 대한, (A)는 Daubechies의 D/A변환법을 사용한 β변환기에 의한 분산, (B)는 정의 β변환기에 의한 분산, (C)는 부의 β변환기에 의한 분산을 나타내는 도면이다. (A)의 Daubechies의 β변환기에 비하여 발명자들의 (B)의 정의 β변환기·(C)의 부의 β변환기는 전체적으로 크게 개선되고, (C)의 부의 β변환기는 (B)의 정의 β변환기와 중앙에서는 동일한 정도이며, greedy와 lazy의 경우에는 더 개선되어 있다. 이와 같이 부의 β변환기에 의하여 샘플값과 결정값 사이의 β변환기의 양자화 오차의 분산을 개선할 수 있다.

도8은 (A)Daubechies의 고유방정식P_Doub(γ), (B)정의 β변환기의 고유방정식P_β(γ), (C)부의 β변환기의 고유방정식P_N _β(γ)의 경우에 대하여, 가로축은 임계값(υ), 세로축은 β의 고유방정식의 근과 β 사이의 오차를 나타내는 도면이다. (A)P_Doub(γ)에 비하여 (B)P_β(γ), (C)P_N _β(γ)는 크게 개선되고, (B)P_β(γ)와 (C)P_N _β(γ)는 전체로서 대략 동일한 값으로 되어 있다.

이와 같이 부의 실수를 기수로 하는 β전개를 고안하고, 이것에 의거하는 A/D, D/A 변환기를 설계하였다. 이에 따라 종래의 정의 실수를 기수로 하는 β변환기에 비하여 양자화 오차를 개선하여, 아날로그 회로 실장 시의 불안정성을 더 경감시킬 수 있어, 안정한 회로 실장이 용이하게 된다.

[수식4]

1 : 신호변환기
3 : 피드백부
5 : 증폭기
7 : 양자화기
9 : 전원
11 : 신호생성부
13 : 지연부
15 : 가산기
21 : 신호변환기
23 : 피드백부
25 : 증폭기
27 : 양자화기
29 : 전원
31 : 신호생성부
33 : 지연부
35 : 제1가산기
37 : 제2가산부
41 : 신호변환기
43 : 피드백부
45 : 증폭기
47 : 양자화기
49 : 전원
51 : 신호생성부
53 : 지연부
55 : 제1가산부
57 : 제2가산기

Claims

입력신호로부터 비트 열(bit sequence)을 출력하는 신호변환기(信號變換器)로서,
상기 입력신호에, 출력된 상기 비트 열의 값에 따라 생성한 피드백 신호(feedback 信號)를 가산하여 합성신호를 생성하는 피드백부(feedback 部)와,
상기 합성신호를 β배(β > 1)하여 증폭신호를 생성하는 증폭기(增幅器)와,
상기 증폭신호를 양자화(量子化) 하여 논리값 0 또는 논리값 1을 생성하여 새로운 비트를 출력하는 양자화기(量子化器)를
구비하고,
상기 피드백부는,
전원신호를 생성하는 전원(電源)과,
상기 양자화기에 의하여 출력된 논리값이 0인 경우에는 적어도 상기 증폭신호로부터 상기 피드백 신호를 생성하고, 상기 양자화기에 의하여 출력된 논리값이 1인 경우에는 상기 증폭신호 및 상기 전원신호로부터 상기 피드백 신호를 생성하는 신호생성부(信號生成部)와,
상기 입력신호에 대하여 상기 피드백 신호를 가산하는 가산기(加算機)를
구비하는 것을 특징으로 하는 신호변환기.
제1항에 있어서,
상기 신호생성부는,
상기 양자화기에 의하여 생성된 논리값이 0인 경우에, 상기 전원신호로부터 상기 증폭신호를 감산하여 상기 피드백 신호를 생성하고,
상기 양자화기에 의하여 생성된 논리값이 1인 경우에, 상기 전원신호를 β배 한 것으로부터 상기 증폭신호를 감산하여 상기 피드백 신호를 생성하는 것을
특징으로 하는 신호변환기.
제1항에 있어서,
상기 신호생성부는,
상기 양자화기에 의하여 생성된 논리값이 0인 경우에, 상기 증폭신호를 상기 피드백 신호로서 생성하고,
상기 양자화기에 의하여 생성된 논리값이 1인 경우에, 상기 증폭신호 및 상기 전원신호로부터 상기 전원신호를 β배 한 것을 감산하여 상기 피드백 신호를 생성하는 것을
특징으로 하는 신호변환기.
제1항 내지 제3항 중 어느 하나의 항에 있어서,
상기 증폭기의 파라미터(parameter)(β)는, 신호변환기가 출력하는 비트 열의 비트 수(bit 數)(L)에 대하여 2L / (L + 1)이고, 또는/및,
상기 전원이 생성하는 전원신호의 파라미터(s)는, 실현되는 사상(寫像)의 변동(fluctuation)의 허용값(σ_βs)에 대하여 σ_β,s(L + 1) / 2인 것을
특징으로 하는 신호변환기.
제1항 내지 제3항 중 어느 하나의 항에 기재된 신호변환기에 있어서의 파라미터를 결정하는 파라미터 결정장치(parameter 決定裝置)로서,
상기 신호변환기가 출력하는 비트 열의 비트 수(L) 및 상기 신호변환기에 의하여 실현되는 사상의 변동의 허용값(σ_βs)을 기억하는 설정값 기억수단(設定値記憶手段)과,
상기 신호변환기에 있어서의 증폭기의 파라미터(β) 및 상기 신호변환기에 있어서의 전원이 생성하는 전원신호의 파라미터(s)를 각각 β = 2L / (L + 1) 및 s = σ_β,s(L + 1) / 2에 의하여 결정하고, 이 s가 s ≤ 1인 경우에는 β = 2 - 1/σ_β,s 및 s = 1로 수정하는 파라미터 결정수단(parameter 決定手段)을
구비하는 것을 특징으로 하는 파라미터 결정장치.
제1항 내지 제3항 중 어느 하나의 항에 기재된 신호변환기에 있어서의 파라미터를 결정하는 파라미터 결정장치에 있어서의 파라미터 결정방법으로서,
상기 파라미터 결정장치는, 상기 신호변환기가 출력하는 비트 열의 비트 수(L)를 기억하는 설정값 기억수단을 구비하고,
상기 파라미터 결정장치가 구비하는 파라미터 결정수단이, 상기 신호변환기에 있어서의 증폭기의 파라미터(β)를 2L / (L + 1)로 결정하는 스텝을 포함하는 것을 특징으로 하는 파라미터 결정방법.
제1항 내지 제3항 중 어느 하나의 항에 기재된 신호변환기에 있어서의 파라미터를 결정하는 파라미터 결정장치에 있어서의 파라미터 결정방법으로서,
상기 파라미터 결정장치는, 상기 신호변환기에 의하여 실현되는 사상의 변동의 허용값(σ_βs) 및 상기 신호변환기가 출력하는 비트 열의 비트 수(L) 또는 상기 신호변환기에 있어서의 상기 증폭기의 파라미터(β)를 기억하는 설정값 기억수단을 구비하고,
상기 파라미터 결정장치가 구비하는 파라미터 결정수단이, 상기 신호변환기에 있어서의 전원이 생성하는 전원신호의 파라미터(s)를 σ_β,s(L + 1) / 2 또는 σ_β,s / (2 - β)로 결정하는 스텝을 포함하는 것을 특징으로 하는 파라미터 결정방법.
컴퓨터에 제6항 또는 제7항에 기재된 파라미터 결정방법을 실행시키기 위한 프로그램(program).
제8항에 기재된 프로그램을 기록한 컴퓨터가 읽어낼 수 있는 기록매체(記錄媒體).