CN102013893B - 具有串行化量化器输出的delta-sigma模数转换器(adc) - Google Patents
具有串行化量化器输出的delta-sigma模数转换器(adc) Download PDFInfo
- Publication number
- CN102013893B CN102013893B CN201010273659.6A CN201010273659A CN102013893B CN 102013893 B CN102013893 B CN 102013893B CN 201010273659 A CN201010273659 A CN 201010273659A CN 102013893 B CN102013893 B CN 102013893B
- Authority
- CN
- China
- Prior art keywords
- bit stream
- code
- serial bit
- quantizer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/472—Shared, i.e. using a single converter for multiple channels
- H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种具有串行化量化器输出端的delta-sigma(Δ-∑)模数转换器(analog-to-digital？converter，ADC)，其数据率高于delta-sigma调制器的量化率、但小于由某乘积确定的位速率，该乘积即为表示对反馈数模转换器(DAC)的输入所需的位数与量化率的乘积。通过根据附加信息的数值在冗余代码之中作选择，可在串行位流中编码附加信息。串行位流可编码在连续量化器输出样本之间的差分，且附加信息可包括量化器输出的绝对值、同步信息、以及/或用于区分对应于多个ADC输入通道的数据的成帧信息。
Description
技术领域
本发明主要涉及模数转换器，尤其涉及一种具有串行化量化器输出的模数转换器。
背景技术
Delta-sigma模数转换器(analog-to-digitalconverter，ADC)普遍应用于消费类和工业设备中。Delta-sigmaADC可对量化噪音提供真正线性的响应和控制。Delta-sigma转换器结构相对简单，且可精细控制量化噪音，由此人们非常期望使用delta-sigma转换器。基于delta-sigma调制器的模数转换器包括用于接收输入信号的环路滤波器、以及将环路滤波器的输出转换为数字表示的量化器。将来自量化器输出端的反馈施加在反馈调制器拓扑的环路滤波器上、或与前馈调制器拓扑中的环路滤波器的输出求和，以形成一闭环，该闭环可使量化器输出的时均值精确表示调制器输入信号的数值。作为对由量化器向环路滤波器施加的反馈信号的响应，环路滤波器对量化器输出端处的量化噪音进行整形。由量化器提供的反馈一般是由粗反馈数模转换器(DAC)产生的，该粗反馈DAC可接收量化器的数字输出、以及产生模拟值输送给环路滤波器或输出加法器。
Delta-sigmaADC的输出通常是抽取滤波器的输出，且其速率大体上低于量化器的量化率。通常以并行或串行的形式提供输出抽取样本。不过，如果量化器的输出具有多于二个的级别，一般以并行的形式向作为量化器输出端的抽取滤波器提供输入。由于典型的量化器可具有例如十七个级别，因此将要求使用典型的串行接口以五倍于量化率的串行位流传输量化器的输出。在一些应用中，例如在诸如变压器耦合或光隔离电路的隔离电路中，期望使用串行接口耦合量化器的输出端，以通过单一通道从量化器的输出端向串行接口传输数据。然而，在量化器的级别数量大于二的ADC中所要求的更高数据率伴随更高的功率要求、更高的组件带宽要求、以及由于要求更高的位速率而具有的更高的电磁干扰(electromagneticinterference，EMI)产生级别。
因此，期望提供一种无需高串行数据率即可具有串行化量化器输出的deltasigmaADC。
发明内容
可通过一种模数转换器电路及其操作方法实现上述使deltasigmaADC具有串行化量化器输出的目的。
模数转换器包括向量化器输入端提供输出的环路滤波器。量化器的输出端提供delta-sigma调制器的输出，且该输出通过数模转换器被转换，以向环路滤波器提供反馈信号。量化器的输出端与串行化量化器输出的串行数据电路耦合，以在一定数据率下产生串行位流，该数据率高于量化率、但低于量化率与表示数模转换器的输入所需位数的乘积。
可在串行位流内的冗余代码选择中对附加信息编码，且可将量化器的输出编码为差分，从而最少只需两位即可表示量化器的输出，同时提供两个冗余代码，这两个冗余代码可用于编码其他信息，例如同步信息、成帧信息(尤其在多个ADC通道中)、以及ADC输出的绝对值。
在一特殊实施例中，可向数字积分器提供量化器的输出。如果数字积分器的输出端向环路滤波器提供反馈信号，差分电路将产生当前值与上一值之间的差分，该差分电路可包括用于将反馈与由环路滤波器提供的多个前馈信号组合的加法电路。在串行位流中编码差分电路的输出，且随后在冗余代码的选择中以较低的速率编码数字积分器的输出，以在用于接收串行位流的串行接口的远程端提供ADC的绝对输出值。
通过下文中对本发明优选实施例所作的更具体的说明，使本发明的前述和其它目的、特征和优点显而易见，如附图所示。
附图说明
图1是本发明一实施例所述的delta-sigmaADC的方块图。
图2是本发明另一实施例所述的delta-sigmaADC的方块图。
图3是本发明一实施例所述的一种可用于图2所示ADC中的delta-sigma调制器的方块图。
图4是显示图1和图2中所示ADC转换器内波形的时间图。
具体实施方式
本发明涉及一种delta-sigma模数转换器(ADC)方法和一种具有串行化量化器输出端的装置。串行输出可通过变压器、光学耦合器或电容耦合机制实现成本低且结构简单的隔离。本发明所述ADC的串行数据输出的位速率高于量化率，但低于由表示量化器输出与量化率的乘积所需的位数确定的速率。换言之，ADC输出的位速率与量化率的比值大于1，但小于表示量化器输出所需的位数。通过对多个冗余代码作选择、且这些冗余代码用于一或多个可被delta(差分)编码的量化器输出值，可在位流中编码诸如样本同步和多个通道数据的旋转式样同步的附加信息。如果量化器输出被delta编码，则所述附加信息可包括量化器输出的绝对值，从而可由该绝对值以及在接口远程侧接收到的后续变化确定启动值，且可对任何由于遗漏或误传输而导致的错误进行纠错。
图1显示本发明一实施例所述的delta-sigma模数转换器(ADC)电路8。该电路包括由加法器11、对加法器11的输出进行噪音整形的环路滤波器12、将环路滤波器12的输出转换为数值的量化器13、以及向加法器11提供反馈信号的数模转换器(DAC)15形成的delta-sigma调制器10。量化器13的输出的时间平均值表示输入信号in的电压值。串行数据电路14将量化器13的输出转换为串行位流serdat，且调制器16可调制由串行数据电路14产生的串行位流serdat，以将其通过变压器T1传输。在所述实施例中，上述电路被包括在第一集成电路IC1内，且该第一集成电路IC1通过变压器T1与第二集成电路IC2耦合。第二集成电路IC2包括串行接收器电路17，该串行接收器电路17用于接收调制串行位流bpskdat、进行检错和同步、以及重现串行位流serdat。第二集成电路IC2还可包括电源和时钟电路19，该时钟电路19可叠加或多路复用携带变压器T1上功率和/或时钟信息的波形。第一集成电路IC1包括整流器电路27；整流器电路27由叠加功率波形获得电源电压VDD，用于操作第一集成电路IC1和时钟提取器电路28；该时钟提取器电路28可产生主时钟mclk，用于操作量化器13、串行数据电路14和调制器16。向数字滤波器18提供串行接收器电路17的输出，数字滤波器18在输出端out处由更大数量的量化器输出值产生ADC样本，该量化器输出值是由串行接收器电路17从串行位流serdat重现的。由串行数据电路14产生的串行位流不仅将量化器13的输出转换为串行位流serdat，而且也将附加信息info编码为串行位流serdat。通过对冗余代码作选择将附加信息info嵌入，其中一例如表1中所示。
| 代码 | 量化器输出 | 信息位 |
| 000 | -3 | -- |
| 001 | -2 | -- |
| 010 | -1 | -- |
| 011 | 0 | 0 |
| 100 | 0 | 1 |
| 101 | +1 | -- |
| 110 | +2 | -- |
| 111 | +3 | -- |
表I
如表I所示，在所述实施例中，量化器13的输出具有七个唯一的数值{-3、-2、-1、0、1、2、3}，但以二进制形式表示量化器13的输出所需的三位能够表示八个数值。所以，可将一对冗余代码指定给一特殊的量化器输出级别，在该例中将这对冗余代码指定给在量化器13的输出端处的数值0。因此，当量化器13的输出是0时，可通过变压器T1传输一位附加信息info。
由于只有当数值为0时才能在多个冗余代码之间作选择以编码额外信息，因而在所述编码方案中只有当量化器13的输出值是0时才能传输附加信息info，所以附加信息info的传输速率取决于量化器13的输出端处的数值模式。不过，该传输速率对于某些类型的信息是足够的，例如无需高传输速率的同步信息和纠错信息。另外，取决于输入信号in的特性以及环路滤波器12的响应，选择指定给冗余代码的量化器输出值可以是比其他数值更频繁出现的数值。例如，在表I所示的实施例中，统计上可由50％以上的样本产生零代码，由此使附加信息info的平均位速率至少为通过变压器T1传输的串行位流的位速率的1/6。
图2显示本发明另一实施例所述的delta-sigmaADC8A。图2中所示的ADC8A与图1中所示的ADC8类似，因此下文将只描述它们之间的差异。使用多路复用器6在多个输入信号之间作选择，以响应由控制电路20提供的选择值sel，该多路复用器6例如可以是用于处理多个输入通道取样的微处理器或状态机。选择值sel可确定全部或部分的附加信息info，且在图1所示的ADC中也可使用多路复用器6和控制电路20；但为说明起见，由串行数据电路14A编码的附加信息info将包括对应于选择值sel的成帧信息、用于指示由串行数据电路14A传输的每个串行值的第一位的位置的同步信息、以及在delta-sigma调制器10A内的限制器21的输出绝对值abs，详见下文说明。
限制器21接收量化器13的输出，并限制由量化器13产生的输出代码的变化，从而使连续量化器值之间的差分只能是增量(+1)、减量(-1)或无变化(0)。由单位延迟器22和减法器23形成的差分电路提供串行位流diff，由该串行位流diff编码量化器输出值之间的差分；且串行数据电路14A以二位串行位流的形式编码减法器23的输出，如下表II中所示。
表II
每当量化器13的输出无变化时，即传输额外位的附加信息，该额外位的附加信息编码选择信号sel的状态、以及限制器21的输出绝对值abs；该选择信号sel的状态是允许恢复模式对准的同步模式，且模式对准在附加信息的编码中可以是固有的。在本应用中使用的绝对值指示限制器21的输出全值，该值可带符号或无符号。
图3显示本发明实施例所述具有拓扑的delta-sigma调制器10B。Delta-sigma调制器10B接收输入in，且提供噪音整形输出abs。在delta-sigma调制器10B中，由对量化器13的输出进行积分的数字积分器40提供输出abs，且量化器13可量化环路滤波器的输出。数字积分器包括存储设备、用于存储数字积分器40的上一输出值的延迟器44、以及将数字积分器40的当前值与所存储的上一值相加的加法器42，由此形成累加器。加法器42的输出abs被串行化为串行位流，且被传输、接收和提供给低通滤波器，如在图1中所示的ADC8中。
为说明数字积分器40的作用，由差分电路区分施加在环路滤波器上的一部分反馈信号。在所述实施例中，差分电路是由微分器39构成的，该微分器39接收DAC36的输入，且输出到向最终积分器级31C提供输入的加法器33C。DAC36接收存储设备44的输出。直接由DAC36提供另一反馈路径，该反馈路径对于转换器从转换器提供相应于信号IN的电压的正确直流和低频输出是必需的。
在图3中，环路滤波器是由一系列模拟积分器级31A-31C构成的，这些模拟积分器级均接收来自上一级的输入信号。输入加法器33A和33C将反馈信号分别与第一和第三积分器级31A和31C的其他输入组合。由加法器33D将积分器31C的输出与由计数电路32A-32D计数的前馈信号组合，计数电路32A-32D分别由输入信号in和积分器级31A-C的输出提供信号。加法器33D的输出端向量化器13提供输入。所得滤波器是具有四条可调前馈路径的第三级滤波器。合路器33A和33C-33D可以是加法放大器，且计数电路32A-D可以是相对于每个积分器31A-31C的输出设定加法放大器增益的电阻器。对于实现开关电容，计数电路32A-32D通常可选是输入电荷转移电容器和相关开关电路。所述delta-sigma调制器及其可选实施例详见2008年9月19日授权给本申请人的美国专利文件7,423,567，且本文中将该文件列为参考文件。在上述所参考的美国专利文件中所述的delta-sigma调制器技术对本发明尤其有用，这是因为其中公开的数量减少的由delta-sigma调制器产生的量化器输出级别可为量化器的输出串行化提供少量所需代码。所致所需代码减少能够指定一或多个冗余代码，以提供本发明技术所述的附加信息编码。
图4显示图2中所示ADC电路8A内信号的时间图。时钟信号elk说明delta-sigma调制器10A的量化(采样)周期；显示由串行数据电路14的输出端提供的串行位流serdat；且使用表I中所示的代码编码减法器23的输出diff，在表I中首先显示最高有效位(mostsignificantbit，MSB)。附加信息info在下文中加有标号“x”，且在未出现附加信息info的间隔期间在对应的波形中显示一条虚线，并在存在有效附加信息info的间隔期间(即当串行位流serdat正在编码“无变化”或0时)被描述为具有二进制数值1或0。信号bpskdat是调制器16的说明性输出，显示双极相移键控调制；但可理解的是，可使用任何适当的调制技术，例如调频(frequencymodulation，FM)或变频调制(modifiedFM，MFM)。通常，通过诸如图1中所示变压器T1之类的变压器传输信号的适当调制技术是那些具有零净余直流值的调制技术，且如果编码可避免在串行位流的长期平均值中出现净余直流值，也可使用本发明所述的delta-sigma调制器中的量化器的未调制串行化输出。
将通常使用在附加信息info的位之间的另一编码级别，以使附加信息的传输同步化。例如，可由一系列相同状态的附加信息info产生标志，例如后跟有0的两个连续的1，即“110”。标志的出现可提供同步信息，且可由标志间的代码提供其他信息，例如量化器输出的绝对值abs和通道成帧信息。例如，如果在附加信息info中产生诸如1100011001100101101100的序列且将其解译为M00M0M0010M0M00，其中M是一标志，且如果将每个标志M间的位数限制为5(或将以零开头的代码数量在连续的“11”具体值之间限制为6)，则可得到18个代码，这些代码例如可编码17个绝对量化器级别以及1个额外代码，用于指示诸如通道编号的其他信息跟随在下一代码中。
表III说明遵循上述编码方案的一编码方案。在代码中包括前导零和尾随“11”，从而使每个代码包括起始位“0”和停止标志“11”。以粗体字显示每个代码的唯一(含数据)部分。在表III中所示的代码是通过在用于量化器输出差分信息的冗余代码之中作选择而被传输的代码，例如表II中的代码“01”和“10”。因此，在表III的第1列中所示的代码不是在串行位流serdat中的位序列，而是指示“0”和“1”的不同冗余代码的具体值。另外，如上所述，形成表III中所示代码的位的传输速率随着在量化器差分信息中的代码具体值变化，由此有可能进行冗余代码的选择。因此，通过表III中所示代码传输的信息的数据率不仅随着代码的长度变化，而且随着由量化器在任何给定时间产生的差分信息的模式变化。然而，由于指定给冗余代码的差分值的统计相似性应在ADC的常规操作条件下相对恒定，可采用表III中所示的代码位的恒定平均位速率。
| 代码 | 数据类型 | 数值 |
| 01001011 | 绝对Q值abs | 0 |
| 0101011 | 绝对Q值abs | 1 |
| 01010011 | 绝对Q值abs | 2 |
| 0001011 | 绝对Q值abs | 3 |
| 00010011 | 绝对Q值abs | 4 |
| 00001011 | 绝对Q值abs | 5 |
| 010011 | 绝对Q值abs | 65 --> |
| 00100011 | 绝对Q值abs | 7 |
| 001011 | 绝对Q值abs | 8 |
| 01000011 | 绝对Q值abs | 9 |
| 010011 | 绝对Q值abs | 10 |
| 0100011 | 绝对Q值abs | 11 |
| 01011 | 绝对Q值abs | 12 |
| 0000011 | 绝对Q值abs | 13 |
| 000011 | 绝对Q值abs | 14 |
| 00011 | 绝对Q值abs | 15 |
| 0011 | 绝对Q值abs | 16 |
| 011 | 通道零sel | -- |
表III
当传输起始位时，由最初的十七个代码编码量化器的绝对值。当接收器接收全代码时，在接收起始位后已被接收的量化器差分的累积值被添加到所接收的绝对量化器偏移值abs上，以确定量化器在接收器处的偏移。在初始绝对量化器偏移值abs之后，在相对于最近接收代码的量化器偏移值abs的计算值与在接收器处的当前绝对偏移值之间的任何差分可指示已在某时出现的传输错误，且可由检测错误的数量产生通道质量指示。在表III中的最后代码即空代码011可使多个通道ADC成帧，且可在下一代码对应于通道0时被发出。在通道零代码之后，通道值从样本到样本循环，该循环不仅发生在数值转换器差分输出diff的顶级编码中，而且通过在冗余差分代码之间作选择发生在绝对量化器偏移值abs的子代码编码中。
已结合优选实施例具体显示和描述了本发明。本领域技术人员可理解的是，无需脱离本发明的精神和范围，即可作出在形式和细节方面的前述和其他变化。
Claims (27)
1.一种模数转换器，包括：
噪音整形滤波器，其输入端用于接收要被转换为数值的模拟信号；
量化器，其输入与所述噪音整形滤波器的输出端耦合，用于在所述量化器的量化率下产生量化输出值，其中所述量化输出值来自一组多于二个的输出值；
数模转换器，其输入用于接收所述量化输出值，其输出与所述噪音整形滤波器的输入耦合，用于提供反馈信号，其中所述噪音整形滤波器、所述量化器和所述数模转换器形成delta-sigma调制器环路；以及
串行数据电路，其输入与所述量化器的输出端耦合，用于产生表示所述量化输出值的串行位流，其中所述串行位流的位速率与所述量化器的所述量化率的比值大于1，但小于表示所述数模转换器的所述输入所需的最少位数。
2.根据权利要求1所述的模数转换器，其中所述串行数据电路产生所述串行位流，以在所述量化器的所述量化率下编码所述量化器的所述输出的连续值之间的差分。
3.根据权利要求1所述的模数转换器，其中所述量化器产生约束输出值，从而使所述串行数据电路编码所述位流，用于表示所述量化输出值，且该量化输出值的一组代码小于在所述串行位流中可得到的代码数量，由此通过在两个或更多个冗余代码之中作选择将附加信息嵌入到所述串行位流中，且这些冗余代码不仅指示相同的下一量化输出值，而且指示所述附加信息的不同数值。
4.根据权利要求3所述的模数转换器，其中所述串行数据电路产生所述串行位流，以在所述量化器的所述量化率下编码所述量化器的所述输出的连续值之间的差分；所述串行位流编码所述附加信息，该附加信息包括在所述串行位流的多个帧上被编码的所述量化器的所述输出的绝对级别的指示。
5.根据权利要求3所述的模数转换器，其中所述串行位流编码所述附加信息，该附加信息包括指示所述量化输出值的帧在所述串行位流内的位置的同步信息。
6.根据权利要求3所述的模数转换器，其中所述串行位流代表循环通道值对应于所述模数转换器的多个输入通道；且所述串行位流还编码所述附加信息，该附加信息包括帧指示，用于指示在所述串行位流中的给定量化输出值是否是所述循环通道值之中特定的一个。
7.根据权利要求3所述的模数转换器，其中所述串行位流编码在所述量化输出值的连续值之间的一组差分，其中该组差分仅包括对应于单一位增量、单一位减量、以及无变化情况的差分；所述串行位流用第一组代码和第二代码来编码，所述第一组代码包括用于所述单一位增量、所述单一位减量、以及无变化情况中每一个的代码；所述第二代码，用于所述单一位增量、单一位减量、或所述无变化情况中的特定的一个，所述第二代码同样被所述第一组代码中特定的一个所表示，且其中，所述串行数据电路以某种模式编码所述附加信息，该模式通过选择性地产生所述第一组代码中的所述特定的一个，或者所述第二代码来形成，当所述量化器的所述输出值等于所述差分组的所述单一位增量、单一位减量、或所述无变化情况中的特定的一个时。
8.根据权利要求1所述的模数转换器，其中所述串行位流是在所述量化器的所述量化率下产生的二位代码，该二位代码表示所述量化器的所述输出的三个数值。
9.根据权利要求1所述的模数转换器，还包括：
变压器，其第一绕组与所述串行数据电路的输出端耦合；以及
解码器电路，其输入端与所述变压器的第二绕组耦合，其中所述解码器电路解码所述串行位流，以获得所述量化输出值。
10.根据权利要求9所述的模数转换器，还包括电源电路，用于接收至少一个用于操作所述模数转换器的电源电压、或用于由所述变压器的所述第一绕组操作所述量化器的时钟信号。
11.根据权利要求2所述的模数转换器，还包括数字积分器，其输入与所述量化器的输出耦合，用于积分所述量化器的所述输出的所述连续值，其中所述反馈信号由数模转换器从所述数字积分器的所述输出产生。
12.根据权利要求11所述的模数转换器，其中所述量化器产生约束输出值，以使所述串行数据电路编码所述差分，且该差分的一组代码的数量小于在所述串行位流中可得到的代码数量；所述串行数据电路通过在两个或更多个冗余代码之中作选择还将所述数字积分器的所述输出的值嵌入到所述串行位流中，且这些冗余代码均表示所述量化器的特殊输出级别。
13.一种模数转换器，包括：
量化器，用于由模拟输入信号产生数字输出；以及
输出编码器，用于由所述量化器的所述数字输出产生所述模数转换器的数据输出；其中所述数据输出表示在所述数字输出方面的变化，该数字输出是在所述数据输出中的一序列代码；所述序列代码在一组代码的范围扩展，该组代码至少包括一个冗余代码，由此由至少两个代码表示所述数字输出的所述变化的一个数值；所述至少两个代码在所述数据输出中的模式表示所述数字输出的绝对级别指示。
14.一种用于接收和解码表示模数转换输出值的串行位流的解码器电路，该解码器电路包括：
接收器，用于接收所述串行位流，其中所述串行位流通过使用冗余代码编码所述模数转换的所述输出值连同附加信息，以表示所述模数转换的至少一个输出级别；以及
解码器，用于解码所述串行位流，以获得所述输出值，其中所述解码器通过检查所述冗余代码的序列检查在所述串行位流内的代码序列错误。
15.根据权利要求14所述的解码器电路，其中所述串行位流编码用于进行所述模数转换的量化器的输出方面的变化；所述附加信息表示所述量化器的所述输出的绝对级别；所述解码器还从所述串行位流获得所述量化器的所述输出的所述绝对级别。
16.根据权利要求14所述的解码器电路，其中所述串行位流表示所述模数转换的过采样值；所述解码器电路还包括抽取滤波器，该抽取滤波器的输入端与所述解码器的输出端耦合，用于由所述过采样值产生输出。
17.一种操作模数转换器的方法，包括：
使用模拟环路滤波器过滤输入和反馈信号；
量化所述过滤的结果，以提供量化输出值；
提供与所述量化的结果成比例的反馈作为所述过滤的输入；以及
将所述量化的结果转换为串行位流；其中所述串行位流的位速率与所述量化的量化率的比值大于1，但小于表示所述反馈的一组可能值所需的最少位数。
18.根据权利要求17所述的方法，其中所述转换产生所述串行位流，用于在所述量化率下编码所述量化的所述结果的连续值之间的差分。
19.根据权利要求17所述的方法，其中所述量化的所述结果被约束，以使所述转换使用一组代码编码所述量化的所述结果，该组代码小于在所述串行位流中可得到的所述代码的数量，由此通过在两个或更多个冗余代码之中作选择将附加信息嵌入到所述串行位流中，且这些冗余代码不仅表示所述量化的相同的下一结果、也表示所述附加信息的不同数值。
20.根据权利要求19所述的方法，其中所述转换产生所述串行位流，用于在所述量化率下编码所述量化的所述结果的连续值之间的差分；所述串行位流编码所述附加信息，该附加信息包括在所述串行位流的多个帧上被编码的所述量化的所述结果的绝对级别的指示。
21.根据权利要求19所述的方法，其中所述转换使用所述附加信息编码所述串行位流，该附加信息包括指示所述量化的所述结果的值的帧在所述串行位流内的位置的同步信息。
22.根据权利要求19所述的方法，其中所述量化是第一量化，且还包括：
第二过滤，过滤第二输入和第二反馈信号；
第二量化，用于量化所述第二过滤的结果，以提供第二量化输出值；
提供与所述第二量化的结果成比例的另一反馈信号，作为所述第二过滤的输入，
以及
其中所述转换还编码所述第二量化的结果作为第二通道值连同所述第一量化的所述结果作为第一通道值；所述转换还编码所述附加信息，该附加信息包括成帧指示，用于指示在所述串行位流中的给定数值是否是所述第一通道值或所述第二通道值之一。
23.根据权利要求19所述的方法，其中所述串行位流编码所述量化的所述结果的连续值之间的一组差分，其中该组差分只包括对应于单一位增量、单一位减量、以及无变化的情况的差分；其中，所述串行数据流用第一组代码和第二代码来编码，所述第一组代码包括代表单一位增量、单一位减量以及无变化的情况中的每一个的代码，所述第二代码，表示所述单一位增量、单一位减量、以及无变化的情形中的特定的一个，所述第二代码同样被所述第一组代码中的特定的一个所表述，且其中所述串行数据电路编码某种模式的所述附加信息，该模式通过选择性产生所属第一组代码中的所属特定的一个或所述第二代码来形成，当所述量化的所述结果等于所述单一位增量、单一位减量、以及无变化的情形中的特定的一个时。
24.根据权利要求17所述的方法，其中所述串行位流是在所述量化器的所述量化率下产生的二位代码，该二位代码表示所述量化的所述结果的三个数值。
25.根据权利要求17所述的方法，还包括：
通过变压器的第一绕组耦合所述串行位流到所述变压器的第二绕组；以及
由所述变压器的所述第二绕组接收的信号解码所述串行位流，获得所述量化输出值。
26.根据权利要求25所述的方法，还包括接收用于向所述模数转换器提供电力的电源电压、或用于由所述变压器的所述第一绕组操作所述模数转换器的时钟信号的至少之一。
27.根据权利要求17所述的方法，还包括使用数字积分器积分所述量化的结果；其中所述提供由所述积分的结果提供所述反馈。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/551,198 | 2009-08-31 | ||
| US12/551,198 US7903010B1 (en) | 2009-08-31 | 2009-08-31 | Delta-sigma analog-to-digital converter (ADC) having a serialized quantizer output |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| CN102013893A CN102013893A (zh) | 2011-04-13 |
| CN102013893B true CN102013893B (zh) | 2016-06-08 |
| CN102013893B9 CN102013893B9 (zh) | 2016-09-28 |
Family
ID=43624042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010273659.6A Active CN102013893B9 (zh) | 2009-08-31 | 2010-08-31 | 具有串行化量化器输出的delta-sigma模数转换器(adc) |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7903010B1 (zh) |
| CN (1) | CN102013893B9 (zh) |
| TW (1) | TWI520503B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2911455B1 (fr) * | 2007-01-16 | 2009-04-17 | St Microelectronics Sa | Procede de traitement d'un signal numerique au sein d'un modulateur delta-sigma numerique, et modulateur delta-sigma correspondant |
| KR20110020815A (ko) * | 2008-08-25 | 2011-03-03 | 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코 | 신호변환기, 파라미터 결정장치, 파라미터 결정방법, 프로그램 및 기록매체 |
| US8836553B2 (en) * | 2012-10-16 | 2014-09-16 | Broadcom Corporation | DSP reciever with high speed low BER ADC |
| US9112522B2 (en) * | 2013-07-02 | 2015-08-18 | Enphase Energy, Inc. | Delta conversion analog to digital converter providing direct and quadrature output |
| US9209842B2 (en) | 2013-09-09 | 2015-12-08 | Texas Instruments Incorporated | Method and circuitry for transmitting data |
| GB2532015B (en) * | 2014-11-04 | 2018-12-26 | Cirrus Logic Int Semiconductor Ltd | Improved analogue-to-digital convertor |
| US9432049B2 (en) * | 2015-01-07 | 2016-08-30 | Asahi Kasei Microdevices Corporation | Incremental delta-sigma A/D modulator and A/D converter |
| US10193565B2 (en) * | 2015-03-03 | 2019-01-29 | Sony Corporation | Compressive encoding apparatus, compressive encoding method, decoding apparatus, decoding method, and program |
| CN105049044B (zh) * | 2015-08-10 | 2018-05-18 | 西安邮电大学 | 射频信号收发机芯片中的模数转换器 |
| US9923572B2 (en) * | 2015-11-18 | 2018-03-20 | Cypress Semiconductor Corporation | Delta modulator receive channel for capacitance measurement circuits |
| US10530372B1 (en) | 2016-03-25 | 2020-01-07 | MY Tech, LLC | Systems and methods for digital synthesis of output signals using resonators |
| US10020818B1 (en) | 2016-03-25 | 2018-07-10 | MY Tech, LLC | Systems and methods for fast delta sigma modulation using parallel path feedback loops |
| US10401409B2 (en) * | 2016-04-22 | 2019-09-03 | Infineon Technologies Austria Ag | Capacitance determination circuit and method for determining a capacitance |
| WO2018085664A1 (en) * | 2016-11-03 | 2018-05-11 | University Of Washington | Recording channels for biopotential signals |
| US10367522B2 (en) | 2016-11-21 | 2019-07-30 | MY Tech, LLC | High efficiency power amplifier architectures for RF applications |
| DE102017113567B3 (de) | 2017-06-20 | 2018-08-30 | Infineon Technologies Ag | Schaltungsanordnung, sensorsystem, verfahren zum generieren einer spannung und verfahren zum betreiben eines sensorsystems |
| US10432214B2 (en) | 2017-12-27 | 2019-10-01 | Mediatek Inc. | Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator |
| DE102018100518A1 (de) * | 2018-01-11 | 2019-07-11 | Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr | Verfahren und Vorrichtung zur Überwachung einer leistungselektronischen Baugruppe |
| US11043959B1 (en) | 2019-12-06 | 2021-06-22 | Cirrus Logic, Inc. | Current digital-to-analog converter with warming of digital-to-analog converter elements |
| JP2022148872A (ja) | 2021-03-24 | 2022-10-06 | 株式会社東芝 | アイソレータ |
| TWI773615B (zh) * | 2021-12-24 | 2022-08-01 | 新唐科技股份有限公司 | 微控制器中的類比數位轉換器電路及其操作方法 |
| US11933919B2 (en) | 2022-02-24 | 2024-03-19 | Mixed-Signal Devices Inc. | Systems and methods for synthesis of modulated RF signals |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4901077A (en) * | 1988-04-18 | 1990-02-13 | Thomson Consumer Electronics, Inc. | Sigma-delta modulator for D-to-A converter |
| CN1784832A (zh) * | 2003-05-08 | 2006-06-07 | 皇家飞利浦电子股份有限公司 | 递归比特流转换器以及递归比特流转换方法 |
| CN101345528A (zh) * | 2008-08-08 | 2009-01-14 | 苏州纳米技术与纳米仿生研究所 | 一种模数转换方法及其调制器 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL174611C (nl) | 1975-06-12 | 1984-07-02 | Philips Nv | Differentieel pulscodemodulatie overdrachtstelsel. |
| DE2941452C2 (de) * | 1979-10-12 | 1982-06-24 | Polygram Gmbh, 2000 Hamburg | Verfahren zur Codierung von Analogsignalen |
| US4882585A (en) * | 1988-03-17 | 1989-11-21 | Beard Terry D | Method and apparatus for high resolution analog-digital-analog transformations |
| US6289308B1 (en) * | 1990-06-01 | 2001-09-11 | U.S. Philips Corporation | Encoded wideband digital transmission signal and record carrier recorded with such a signal |
| US5091945A (en) * | 1989-09-28 | 1992-02-25 | At&T Bell Laboratories | Source dependent channel coding with error protection |
| US5357252A (en) | 1993-03-22 | 1994-10-18 | Motorola, Inc. | Sigma-delta modulator with improved tone rejection and method therefor |
| US5471209A (en) | 1994-03-03 | 1995-11-28 | Echelon Corporation | Sigma-delta converter having a digital logic gate core |
| KR100196518B1 (ko) | 1996-10-25 | 1999-06-15 | 김영환 | 오디오용 델타-시그마 변조기 |
| US5959562A (en) | 1997-09-03 | 1999-09-28 | Analog Devices, Inc. | Sigma-delta modulator and method for operating such modulator |
| US5977899A (en) | 1997-09-25 | 1999-11-02 | Analog Devices, Inc. | Digital-to-analog converter using noise-shaped segmentation |
| US6201835B1 (en) | 1999-03-05 | 2001-03-13 | Burr-Brown Corporation | Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator |
| US6819723B1 (en) | 1999-06-07 | 2004-11-16 | National Science Council Of Republic Of China | Digital FM demodulator with reduced quantization noise |
| DE59908889D1 (de) * | 1999-06-18 | 2004-04-22 | Alcatel Sa | Gemeinsame Quellen- und Kanalcodierung |
| US6608581B1 (en) | 2000-06-20 | 2003-08-19 | Hypres, Inc. | Superconductor modulator with very high sampling rate for analog to digital converters |
| JP2002064383A (ja) | 2000-08-18 | 2002-02-28 | Yamaha Corp | Δς変調器 |
| US6473019B1 (en) | 2001-06-21 | 2002-10-29 | Nokia Corporation | Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator |
| FR2840471A1 (fr) | 2002-05-28 | 2003-12-05 | St Microelectronics Sa | Modulateur sigma-delta numerique-numerique, et synthetiseur de frequence numerique l'incorporant |
| US6670902B1 (en) | 2002-06-04 | 2003-12-30 | Cirrus Logic, Inc. | Delta-sigma modulators with improved noise performance |
| US6956514B1 (en) | 2002-06-04 | 2005-10-18 | Cirrus Logic, Inc. | Delta-sigma modulators with improved noise performance |
| US6744392B2 (en) | 2002-08-02 | 2004-06-01 | Cirrus Logic, Inc. | Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same |
| US6738004B2 (en) | 2002-08-15 | 2004-05-18 | Cirrus Logic, Inc. | Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator |
| JP4118755B2 (ja) | 2003-01-14 | 2008-07-16 | 株式会社日本自動車部品総合研究所 | 回転角センサ及びこの回転角センサを具備した回転角検出装置 |
| US6674381B1 (en) | 2003-02-28 | 2004-01-06 | Texas Instruments Incorporated | Methods and apparatus for tone reduction in sigma delta modulators |
| CN1792038B (zh) | 2003-05-21 | 2010-06-16 | 模拟设备股份有限公司 | ∑-δ调制器和∑-δ调制方法 |
| US7142142B2 (en) | 2004-02-25 | 2006-11-28 | Nelicor Puritan Bennett, Inc. | Multi-bit ADC with sigma-delta modulation |
| US7610046B2 (en) * | 2006-04-06 | 2009-10-27 | Adc Telecommunications, Inc. | System and method for enhancing the performance of wideband digital RF transport systems |
| US7423567B2 (en) | 2006-09-12 | 2008-09-09 | Cirrus Logic, Inc. | Analog-to-digital converter (ADC) having a reduced number of quantizer output levels |
| US7796076B2 (en) * | 2008-02-26 | 2010-09-14 | Cirrus Logic, Inc. | Transformer-isolated analog-to-digital converter (ADC) feedback apparatus and method |
-
2009
- 2009-08-31 US US12/551,198 patent/US7903010B1/en active Active
-
2010
- 2010-08-13 TW TW099127179A patent/TWI520503B/zh active
- 2010-08-31 CN CN201010273659.6A patent/CN102013893B9/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4901077A (en) * | 1988-04-18 | 1990-02-13 | Thomson Consumer Electronics, Inc. | Sigma-delta modulator for D-to-A converter |
| CN1784832A (zh) * | 2003-05-08 | 2006-06-07 | 皇家飞利浦电子股份有限公司 | 递归比特流转换器以及递归比特流转换方法 |
| CN101345528A (zh) * | 2008-08-08 | 2009-01-14 | 苏州纳米技术与纳米仿生研究所 | 一种模数转换方法及其调制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI520503B (zh) | 2016-02-01 |
| CN102013893A (zh) | 2011-04-13 |
| CN102013893B9 (zh) | 2016-09-28 |
| TW201114195A (en) | 2011-04-16 |
| US20110050472A1 (en) | 2011-03-03 |
| US7903010B1 (en) | 2011-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102013893B (zh) | 具有串行化量化器输出的delta-sigma模数转换器(adc) | |
| US10170028B2 (en) | Data transmission system including encoder and a clock recovery system for display device, data transmission method for display device and display device | |
| CN100533985C (zh) | 最小系统开销误差校正的管线式模拟数字转换器及其方法 | |
| CA1232357A (en) | Data compression method and apparatus | |
| EP0116975B1 (en) | Speech-adaptive predictive coding system | |
| US8139653B2 (en) | Multi-channel galvanic isolator utilizing a single transmission channel | |
| JP5016129B2 (ja) | 信号処理方法及び装置、エンコーディング及びデコーディング方法並びにそのための装置 | |
| CN107135004B (zh) | 一种对地震数据流的自适应实时无损压缩方法 | |
| CN101427470A (zh) | 输出循环期间具有多阈值比较的△-∑调制器模拟-数字转换器 | |
| EP2727108B1 (en) | Sample rate scalable lossless audio coding | |
| CN102047336B (zh) | 用于产生或截除或改变包括至少一个报头部分在内的基于帧的比特流格式文件的方法和设备以及相应数据结构 | |
| JP4267084B2 (ja) | 伝送システムの損失のない符号化／復号化 | |
| JP2687842B2 (ja) | 信号変換システムおよびデシメーションフィルタ | |
| US7592931B2 (en) | Method and apparatus for coding information, method and apparatus for decoding coded information, method of fabricating a recording medium, the recording medium and modulated signal | |
| US6031871A (en) | Transmission and reception of a digital information signal | |
| AU2295299A (en) | Arithmetic encoding/decoding of a digital information signal | |
| US20030174786A1 (en) | Method for recovering a digital data content in a communication system and apparatus for performing the same | |
| EP2629438B1 (en) | Transmitter and receiver for pulse density modulated signals and signal processing method | |
| US20200274548A1 (en) | Probability-based synchronization of a serial code stream | |
| JPH08227559A (ja) | ディジタル信号変調装置 | |
| JP2826162B2 (ja) | 信号符号化方式および信号変換装置 | |
| Chakravarthy et al. | A Multidigit Adaptive Delta Modulation (ADM) System | |
| JPS6113719A (ja) | デ−タ伝送方法 | |
| JPH0229254B2 (ja) | Shingodensohoshiki | |
| CN101908892B (zh) | 一种码率为1的游长受限调制编码方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C53 | Correction of patent of invention or patent application | ||
| CI03 | Correction of invention patent |
Correction item: Description Correct: The font format is correct in the form False: The font format is wrong in the table Number: 23 Page: full text Volume: 32 |