CN1784832A - 递归比特流转换器以及递归比特流转换方法 - Google Patents

递归比特流转换器以及递归比特流转换方法 Download PDF

Info

Publication number
CN1784832A
CN1784832A CNA2004800123839A CN200480012383A CN1784832A CN 1784832 A CN1784832 A CN 1784832A CN A2004800123839 A CNA2004800123839 A CN A2004800123839A CN 200480012383 A CN200480012383 A CN 200480012383A CN 1784832 A CN1784832 A CN 1784832A
Authority
CN
China
Prior art keywords
quantizer
bit
word
filtering
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800123839A
Other languages
English (en)
Inventor
恩格尔·罗扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1784832A publication Critical patent/CN1784832A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

用于将多比特数字输入信号转换成单比特数字输出信号的递归比特流转换器(Rebic)包括反馈结构内的数字低通滤波器和多比特量化器装置，以及用于对量化器装置的数字字进行串行化的装置。为了得到非整型Rebic因数，量化器装置包括至少两个量化器，它们顺序操作，以将它们的数字字串行化，作为转换器的输出。

Description

递归比特流转换器以及递归比特流转换方法
本发明涉及用于将多比特数字输入信号转换为单比特数字输出信号的递归比特流转换器，所述转换器包括，在反馈回路内，用于对所述输入信号进行低通滤波并产生数字滤波的字的装置，用于量化所述滤波的字的量化器装置和通过反馈装置将经滤波和量化的字施加到低通滤波装置的装置，而且还包括用于对经滤波和量化的字进行并串转换以产生单比特数字输出信号的所述反馈回路外部的装置。
本发明还涉及用于将多比特数字输入信号转换为单比特数字输出信号的方法，其中低滤波器装置对所述输入信号进行低通滤波而得到数字滤波的字，由量化器装置量化该数字滤波的字，然后将其反馈回低通滤波器装置，所述方法中，经滤波和量化的字被并串转换装置转换成单比特数字输出信号。
在申请人的现有欧洲专利申请01203770.1(PHNL010676)中描述了这样的递归比特流转换器的例子。
递归比特流转换器(Rebic)是将高精度多比特信号转换为1-比特数字信号(比特流)的常规的单比特σ-δ(sigma-delta)调制器的通用数字实现工具。单比特σ-δ调制器的主要目的是在基本上没有降低信噪比的情况下减小比特的数目。而单比特σ-δ调制器包括运行在比特流的时钟速率下的环路滤波器和用于以相同采样速率传送输出信号的单比特量化器，Rebic的特征在于用于传送数字字的量化器，每个量化器都具有被连续串行化以获得单比特输出信号的多个比特。每个这样的字中包含的比特的数目称为Rebic-因数q。Rebic较常规数字单比特σ-δ调制的优点在于：高速电路的减少，更低的功率损耗，比特流内的更少的干扰音和高阶配置中提高的稳定性。所有这些特性都是内部调制回路中信号的多比特性质的结果，与输出信号的1-比特性质无关。更高稳定性的原因是Rebic系统内的量化器具有多级的性质。所以，对于较高的Rebic因数q，Rebic结构尤其有效。Rebic因数越高，也就是量化器中使用的等级越多，系统行为越具线性度，且具有线性系统相应稳定性特点。
但是用Rebic结构代替σ-δ调制器也有损失：随q值增加，信噪比有轻微恶化。因此，在对信噪比有严格要求的应用中，递归比特流转换器最好使用相当小的Rebic因数q。在这种应用中，Rebic因数值受一折衷方案影响：Rebic因数越高，其行为越具线性度，且互调越小，(在音频应用中)干扰音越小。另一方面，Rebic因数越低，转换器的信噪比越好。
但是，因为Rebic因数q是量化器的级数，因此这个因数只能是整数。使用低q因数的Rebic结构的问题是两个连续的Rebic因数值之间的步长会相对变大。因此，本发明的其中一个目的是提供一种具有非整型有效q因数的递归比特流转换器，所以本发明的递归比特流转换器的特征在于，量化器装置包括至少两个不同比特的量化器，其输出字被顺序进行并串转换以产生输出信号，并且与之同步被顺序施加到所述反馈装置。
在这种连接中，必须注意的是表述“顺序”不仅仅指在转换器的输出信号中，其中一个量化器的每个串行字必须直接跟在另一量化器的一个串行字后。它还包括，一个量化器在另一量化器操作前产生多于一个的串行字。它甚至还包括各个量化器以随机顺序运行。
因为本发明的目的是提供具有非整型有效Rebic因数的转换器，如果该转换器的特征在于量化器装置包括两个量化器，并且其中一个量化器的比特数比另一个量化器的比特数大1个单位，那么所需的电路非常简单。更加具体地，本发明的特征在于，递归比特流转换器意图用在产生超级音频CD(SuperAudio CD)信号的编码器中，以及量化器装置包括一个2-比特量化器和一个3-比特量化器，它们交替操作以产生转换器输出信号中的一个串行字。由于该Rebic结构的低干扰音量，所以其有利于应用在超级音频CD的编码器中。但是在这种应用中对信噪比有严格要求，以至于与常规的单比特σ-δ调制相比，只允许有非常小的信噪比损失。发现Rebic因数q＝2可以满足该标准，但是因数q＝3表现出太低的信噪比。由于q＝2和q＝3之间有较大的步长，所以在这之间的因数受到关注。当2-比特量化器和3-比特量化器交替向转换器的输出端传递它们的比特时，可以获得适当的Rebic因数q＝2.5。如果优选更高的信噪比，可以选择有效因数q＝1.5。这样，1-比特量化器和2-比特量化器应该交替操作来提供输出比特。
在第二段中描述的根据本发明的方法的特征在于，量化器装置包括至少两个不同比特的量化器(Q2，Q3)，其输出字由并串转换装置(P2，P3)顺序地进行并串转换以得到输出信号(O)，并且与之同步地被顺序反馈至低通滤波器装置。
根据本发明所述的方法的优点在于，可以获得非整型Rebic因数，从而在线性度和稳定性以及信噪比之间达到最佳平衡。
本发明将参照附图进行描述。
这里表示为：
图1为依据本发明的递归比特流转换器的第一实施例；
图2为解释图1的递归比特流转换器操作的图示；
图3为依据本发明的递归比特流转换器的第二实施例；
图4为解释图3的递归比特流转换器操作的图示。
图1的递归比特流转换器包括一个数字低通滤波器F。该滤波器在输入端子I接收多比特(例如16比特)高精度且采样速率为fs/q的数字信号。该数字低通滤波器与申请人在欧洲专利申请01203770.1(PHNL010676)的图2中描述和揭示的低通滤波器相似，在这里可以结合参考它。低通滤波器F的输出字施加到2-比特量化器(映射器)Q2和3-比特量化器(映射器)Q3。量化器Q2的两个输出比特施加到加法器B0，通过两个乘法器M1和M2施加到加法器B1，以及通过另外两个乘法器M3和M4施加到加法器B2。类似地，量化器Q3的三个输出比特施加到加法器B4，通过三个乘法器M5，M6和M7施加到加法器B4，以及通过另外三个乘法器M8，M9和M10施加到加法器B5。
图1的结构还包括带有三个同时开关的部分Sa、Sb和Sc的开关S。开关部分Sa将加法器B0和B3的输出端交替连接到滤波器F的反馈输入端Ia。开关部分Sb将加法器B1和B4的输出端交替连接到反馈输入端Ib，开关部分Sc将加法器B2和B5的输出端交替连接到滤波器F的反馈输入端Ic。这三个反馈信号分别用参考标号A0j、A1j和A2j表示。
当开关S位于图1所示的位置时，量化器Q3的3-比特输出通过乘法器M5-M10和加法器B3、B4、B5反馈至滤波器F的反馈输入端Ia，Ib和Ic。所述的滤波器F，量化器Q3和三条反馈线路组成Rebic因数q＝3的三阶Rebic转换器，其中只有量化器的输出比特还需要串行化。这在上述专利申请中有过描述，其中反馈信号A0j，A1j和A2j的意义相同。图1中，为了说明方便只选择了三阶Rebic结构。实际上，可以选择更高阶例如7阶来获得具有相应更高信噪比的更好的噪音整形。
当开关S的位置改变时，量化器Q2的2-比特输出通过乘法器M1至M4和加法器B0至B2反馈至滤波器F的三个反馈输入端。所述的滤波器F，量化器Q2和三条反馈线路现在组成q＝2的三阶Rebic。量化器Q2的两个输出比特施加到并串转换器P2，量化器Q3的三个输出比特施加到并串转换器P3。加法器A合并两个并串转换器的输出比特。时钟-频率为fs的时钟脉冲通过开关R施加到两个并串转换器。时钟脉冲fs和开关R、S的脉冲来自与输入信号的采样速率fs/q同步的脉冲发生器(图中未标出)。图2说明了脉冲和信号之间的时间关系。
该图中，顶行2a表示施加到开关R速率为fs的一系列时钟脉冲，第二行2b表示用于使输入信号数字化的速率为fs/q的一系列时钟脉冲。很明显行2a的时钟脉冲的5个周期对应于行2b的时钟脉冲的2个周期，因此q＝2.5。行2c表示量化器Q3产生的3-比特字。产生这些字的速率与滤波器F和输入信号的速率fs/q相同。如下所示，这些输出字中只有一半用于构造输出信号。未使用的量化器Q3的输出字用点线画出。这些字是当Q3的输出与连接至低通滤波器F的反馈线路断开时由Q3产生的。
行2d表示来自量化器Q2的2-比特字，其速率也为fs/q。点线还是代表未使用的字，也就是当量化器Q2的输出与连接至滤波器F的反馈线路断开时，量化器Q2产生的字。Q3的使用的和未使用的输出字储存在3-比特并串转换器P3中。然后使用的字以速率fs计时输出至加法器A。类似地，量化器Q2使用的和未使用的字储存在2-比特并串转换器中，并且只有使用的字以速率fs计时输出至加法器A。
图2的行2f表示控制开关S的开关信号。当该信号为高时，Q3的输出字用于为滤波器F建立反馈，当该信号为低时，Q2的输出字用于此目的。行2g表示控制开关R的信号。当该信号为高时，三个速率为fs的时钟脉冲施加到3-比特并串转换器P3以将其内容移至输出端O。当该信号为低时，2个时钟脉冲施加到2-比特并串转换器P2以将其内容移至输出端。所以，量化器Q2和Q3的使用的输出字被交替串行化并以速率fs施加到转换器的输出端O。行2e表示转换器输出端O处的比特，且指出了这些比特来自哪些字。从该行可以看出，输出端O的比特速率等于fs并且量化器Q3的三个比特和量化器Q2的两个比特交替产生。此外转换器的有效Rebic因数q为2.5。
其他比特量化器可以获得其他非整型Rebic因数。优选地，当所需q-因数在整数n和n+1之间时，使用一个n-比特和一个n+1-比特量化器，因为这样电路最简单。输出序列中的比特不必须交替来自两个量化器。例如，如果需要有效Rebic因数q＝2，一个2-比特量化器的两个串行化输出字跟在一个3比特量化器的一个串行化字的后面。这可以由图1所示的结构实现，而只有用于开关R和S的开关信号需要修改。取代量化器输出字的开关的固定序列，随机序列也可以完成这项工作。
图3的递归比特流转换器有多个部分与图1类似，这些部分的参考标号与图1中相同。在某些情况下，希望输出信号的采样速率等于输入信号的采样速率。所以，与图1的转换器的重要不同之处在于图3的转换器的输入信号的采样速率为fs，也就是图1转换器的输入采样速率的Rebic因数q倍。因此，图3转换器的所有部分必须能够以该更高的采样速率操作。
代替图1的两位置开关Sa、Sb和Sc，图3的转换器有五位置开关Va、Vb和Vc。在位置1，这些开关分别将加法器B0、B1和B2的输出端连接至滤波器F的反馈输入端Ia、Ib和Ic。在位置4，这三个开关将加法器B3、B4和B5的输出端连接至各自的反馈输入端。这些开关的位置2、3和5空闲。
分别由单比特移位寄存器X1和X2以及单比特移位寄存器Y1、Y2和Y3执行量化器Q2和量化器Q3的量化器输出字的并串转换。第二个五位置开关W分别将移位寄存器X1、X2和Y1、Y2、Y3的输出端连接至转换器的输出端O。这两个五位置开关V和W以速率fs同步开关，使其具有一个相移，以至于当开关V在位置1时，开关W在位置4。
图4说明了图3转换器的操作。图4的第一行表示速率为图3的整个转换器操作速率fs的一系列时钟脉冲。行4b的垂直条纹表示量化器Q3的3-比特输出字，行4c的垂直条纹表示量化器Q2的2-比特输出字。它们的点条纹表示没有用于产生输出信号的Q2和Q3的输出字。行4d表示在转换器输出端O处的输出比特。图4还指出输出信号的比特来自行4b和4c显示的哪些字。行4e表示五位置开关V的位置序列。行4f表示五位置开关W的位置序列。
在开关V的位置1，量化器Q2的两个输出比特储存在两个移位寄存器位置X1a和X2a。同时量化器Q3的第三比特从移位寄存器位置Y3b移至位置Y3c，因为开关W在位置4，量化器Q3的第二比特从移位寄存器位置Y2b读出至输出端O。
在开关V的位置2，移位寄存器位置X1a和X2a内的两Q2-比特分别移至位置X1b和X2b。同时，因为开关W在位置5，来自量化器Q3的第三比特从移位寄存器位置Y3c读出至输出端O。
在开关V的位置3(＝开关W的位置1)，来自Q2的第一比特从移位寄存器位置X1b读出至输出端O，来自Q2的第二比特从位置X2b移至X2c。
在开关V的位置4(＝开关W的位置2)，量化器Q3的三个输出比特分别储存在三个移位寄存器位置Y1a，Y2a和Y3a。同时第二个Q2-比特从移位寄存器位置X2c读出至输出端。
最后在开关V的位置5(＝开关W的位置3)，位置Y1a上的第一个Q3-比特被读出至输出端O，第二个和第三个Q3-比特分别从位置Y2a和Y3a移至位置Y2b和Y3b。此后所述循环序列重复。

Claims (4)

1.一种递归比特流转换器，用于将多比特数字输入信号转换成单比特数字输出信号，所述转换器在反馈回路内包括用于对所述输入信号进行低通滤波并产生数字滤波的字的装置(F)、用于对所述滤波的字进行量化的量化器装置以及通过反馈装置(M1-M10，B0-B5)将经所述滤波和量化的字施加到所述低通滤波装置(F)的装置，并且在所述反馈回路之外还包括用于对所述滤波和量化的字进行并串转换以产生单比特数字输出信号的装置，其特征在于，所述量化器装置包括至少两个不同比特的量化器(Q2，Q3)，所述量化器(Q2，Q3)的输出字被顺序地进行并串转换(P2，P3)以产生输出信号(O)，且与之同步地被顺序施加到所述反馈装置。
2.如权利要求1所述的递归比特流转换器，其特征在于，所述量化器装置包括两个量化器(Q2，Q3)，并且，这些量化器中的一个的比特数目比这些量化器中的另一个的比特数目大1个单位。
3.如权利要求2所述的递归比特流转换器，其特征在于，所述转换器被设计用于产生超级音频CD信号的编码器，并且，所述量化器装置(Q2，Q3)包括一个2-比特量化器和一个3-比特量化器，这两个量化器交替操作，以产生所述转换器的输出信号(O)中的一个串行字。
4.一种用于将多比特数字输入信号转换成单比特数字输出信号的方法，其中，低通滤波器装置(F)对所述输入信号进行低通滤波以得到数字滤波的字，该数字滤波的字由量化器装置量化，然后由反馈装置(M1-M10，B0-B5)反馈至所述低通滤波器装置，在所述方法中，并串转换装置进一步将所述滤波和量化的字转换成所述单比特数字输出信号，其特征在于，所述量化器装置包括至少两个不同比特的量化器(Q2，Q3)，所述量化器(Q2，Q3)的输出字被并串转换装置(P2，P3)顺序地进行并串转换以产生输出信号(O)，并且与之同步地被顺序反馈至所述低通滤波器装置。
CNA2004800123839A 2003-05-08 2004-05-05 递归比特流转换器以及递归比特流转换方法 Pending CN1784832A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101267.7 2003-05-08
EP03101267 2003-05-08

Publications (1)

Publication Number Publication Date
CN1784832A true CN1784832A (zh) 2006-06-07

Family

ID=33427188

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800123839A Pending CN1784832A (zh) 2003-05-08 2004-05-05 递归比特流转换器以及递归比特流转换方法

Country Status (6)

Country Link
US (1) US7212136B2 (zh)
EP (1) EP1629603A1 (zh)
JP (1) JP2006525741A (zh)
KR (1) KR20060009317A (zh)
CN (1) CN1784832A (zh)
WO (1) WO2004100383A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013893A (zh) * 2009-08-31 2011-04-13 美国思睿逻辑有限公司 具有串行化量化器输出的delta-sigma模数转换器(adc)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508330B1 (en) * 2007-10-11 2009-03-24 Texas Instruments Incorporated Apparatus and method for improving performance of sigma-delta modulators having non-ideal components
US8400340B2 (en) * 2011-07-18 2013-03-19 Texas Instruments Incorporated Achieving high dynamic range in a sigma delta analog to digital converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546477A (en) * 1993-03-30 1996-08-13 Klics, Inc. Data compression and decompression
WO1994023385A2 (en) * 1993-03-30 1994-10-13 Adrian Stafford Lewis Data compression and decompression
WO2003032496A1 (en) * 2001-10-04 2003-04-17 Koninklijke Philips Electronics N.V. Method and arrangement for sample-rate conversion
JP4214850B2 (ja) * 2002-08-20 2009-01-28 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013893A (zh) * 2009-08-31 2011-04-13 美国思睿逻辑有限公司 具有串行化量化器输出的delta-sigma模数转换器(adc)
CN102013893B (zh) * 2009-08-31 2016-06-08 美国思睿逻辑有限公司 具有串行化量化器输出的delta-sigma模数转换器(adc)
CN102013893B9 (zh) * 2009-08-31 2016-09-28 美国思睿逻辑有限公司 具有串行化量化器输出的delta-sigma模数转换器(adc)

Also Published As

Publication number Publication date
JP2006525741A (ja) 2006-11-09
US7212136B2 (en) 2007-05-01
US20060290540A1 (en) 2006-12-28
EP1629603A1 (en) 2006-03-01
WO2004100383A1 (en) 2004-11-18
KR20060009317A (ko) 2006-01-31

Similar Documents

Publication Publication Date Title
EP0454407B1 (en) Multi-stage sigma-delta analog-to-digital converter
US5353026A (en) Fir filter with quantized coefficients and coefficient quantization method
US4621254A (en) Apparatus and methods for analogue-to-digital conversion
US6930626B2 (en) Computer program product for mismatched shaping of an oversampled converter
US6522277B2 (en) Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
US7457836B2 (en) Bi-quad digital filter configured with a bit binary rate multiplier
CN1917373A (zh) 匹配动态元件的方法和多位数据转换器
US7928886B2 (en) Emulation of analog-to-digital converter characteristics
US20050237233A1 (en) Programmbale loop filter for use with a sigma delta analog-to-digital converter and method of programming the same
US20050270203A1 (en) Nonlinear mapping in digital-to-analog and analog-to-digital converters
CN1518794A (zh) 使用过采样数据的分数分样滤波器
CN1784832A (zh) 递归比特流转换器以及递归比特流转换方法
US6538589B2 (en) Digital ΔΣ modulator and D/A converter using the modulator
US5682160A (en) High-order delta sigma analog-to-digital converter with unit-delay integrators
CN1110901C (zh) 模/数转换装置
US7511647B2 (en) Dynamic element matching method and device
WO2007058809A2 (en) Vector quantizer based on n-dimensional spatial dichotomy
US4792916A (en) Digital signal processing device working with continuous bit streams
CN1235442C (zh) 立体声信号处理用噪声整形器
JP3142747B2 (ja) オーバーサンプリングｄａ変換器
US6788234B2 (en) Method of selecting cells for input code in a digital-to-analog converter
US6160502A (en) Interpolation digital filter for audio CODEC
JP3048007B2 (ja) Ａ／ｄ変換回路
JP2560435B2 (ja) Ａ−ｄ変換器
CN1200512C (zh) 多级调制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication