CN1518794A - 使用过采样数据的分数分样滤波器 - Google Patents
使用过采样数据的分数分样滤波器 Download PDFInfo
- Publication number
- CN1518794A CN1518794A CNA028123867A CN02812386A CN1518794A CN 1518794 A CN1518794 A CN 1518794A CN A028123867 A CNA028123867 A CN A028123867A CN 02812386 A CN02812386 A CN 02812386A CN 1518794 A CN1518794 A CN 1518794A
- Authority
- CN
- China
- Prior art keywords
- sample
- integer
- output
- output sample
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0642—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being arbitrary or irrational
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
提供了一种分样器,它选择地改变整数分样装置的输出采样速率,以使得平均输出采样速率相应于想要的输出采样速率。输出采样速率这样改变,以使得选择地在N个输入样本后,或在N+1个输入样本后提供输出样本,以提供在N与N+1之间的输出-输入采样比值。这个处理过程引入相位抖动,因为采样频率在1/N与1/(N+1)之间改变,但如果过采样速率很高,则N很大,正如许多典型的利用过采样的应用那样,相位抖动的相对幅度是轻微的。分数累加器被使用来控制究竟在N个输入周期后还是在N+1个输入周期后出现输出,并且该分数累加器由输入采样时钟进时时钟同步,从而使实施例的复杂性减至最低。
Description
发明背景
本发明涉及数字信号处理领域,具体地,涉及以非整数的或分数的采样速率比值进行数据的下采样或分样。
采样速率变换器在技术上是常见的。以一个速率进行采样的数据被采样速率变换器变换成以第二速率进行采样的数据。下采样或分样被用来减小采样速率,以及上采样或内插被用来提高采样速率。例如,要使采样速率降低到1/5,可以通过提供相应于每第五个输入样本的输出样本而被实施。要使采样速率提高到5倍,可以通过重复每个输入样本五次而被实施。通常的下采样或上采样技术使用多个输入样本来产生每个输出样本。例如,为了使得噪声和干扰对输出样本的影响最小化或使得下采样器的输出样本的信号噪声比最大化,分样滤波器确定多个输入样本的平均值或加权平均值作为输出样本值。附加的输入样本常常在上采样处理过程中被使用来保留输入样本的信号频谱。内插滤波器根据多个输入样本的内插或曲线拟合提供每个中间的样本的数值。
1996年8月20日授权给Daniel A.Staver和Donald T.McGrath的美国专利5,548,540,“Decimation Filter Having a SelectableDecimation Ratio(具有可选择的分样比的分样滤波器)”,揭示了用于平均多个输入样本来确定每个输出样本的、不同的系数组的选择。假设在输入与输出样本之间的整数比值(n∶1),这样,在每第n个输入样本处产生一个输出样本。
Bruno J.G.Putzeys于1999年4月15日提交的国际专利申请WO99/56427“Sample Rate Converter Using Polynomial Interpolation(使用多项式内插的采样速率变换器)”,揭示了基于每个输出样本相对于输入样本的相位的多项式近似的使用,以确定相应于多个输入样本值的输出样本值。锁相环被使用来提供在输入与输出样本之间的相位差的度量。输入样本速率对输出采样速率的不同的比值通过使用不同组的多项式系数可被包容,并且不限于整数比值。
给定F1的输入频率和想要的F2的输出频率后,比值F1/F2可被表示为或近似为N+P/Q,其中N、P和Q是整数,N是比值的整数部分,以及P/Q是分数部分。通过整数上定标和下定标的分数定标可以这样来实现:首先被上定标Q(Q*F1)的因子、然后下定标N*Q+P的因子,以便提供F2=Q*F1/(N*Q+P)=F1/(N+P/Q)。
通常,过采样被使用来提供高精确的模拟-数字(A/D)变换,使用被称为“Δ-∑”变换的技术。“Δ-∑”变换器以非常高的采样速率对模拟信号进行数字化,然后对样本进行滤波,去除由采样过程和从发射机到接收机的通信信道引入的噪声与干扰,然后把已滤波的数据下采样到想要的采样速率。在传统的“Δ-∑”变换器中,过采样速率Q和下采样速率N*Q+P被选择,以提供想要的输出采样速率。然而,在某些应用中,过采样速率与想要的输出采样速率被独立地规定,以及需要分数下采样速率。例如,直接采样中频信号常常要求采样频率与中频有某种关系。
2000年5月2日授权给Xue-Mei Gong,Tim J.Dupuis,Jinghui Lu,和Korhan Titizer的美国专利6,057,793,“Digital DecimationFilter and Method for Achieving Fract ional Data Rate Reductionwith Minimal Hardware or Software Overhead(用最小硬件或软件附加开销完成分数数据速率减小的数字分样滤波器和方法)”,揭示了整数下采样和整数上采样的组合,以便通过首先下采样该数据、然后上定标该数据来提供过采样数据的分数下采样。然而,这样的多级定标,每级消耗功率,制造昂贵,以及不适合于低功率和/或低成本的消费应用,诸如蜂窝电话和其他便携式设备。
发明概要
本发明的一个目的是提供能进行分数下定标(down-scaling)的分样器。本发明的另一个目的是提供能在单个分样级进行分数下定标的分样器。本发明的再一个目的是通过整数分样处理提供分数下定标。本发明的又一个目的是提供适用于低功率和/或低成本应用的分样器。
这些目的与其他目的可以通过提供一种分样器而实现,该分样器选择地改变输出采样速率,以使得平均输出采样速率对应于想要的输出采样速率。使输出采样速率这样地改变,以便在N个输入样本后或在N+1个输入样本后提供输出样本,从而有选择地在N与N+1之间提供一个输出-输入采样比值。由于采样频率在1/N与1/(N+1)之间改变,这个处理过程引入相位抖动,但如果过采样速率很高的,则N值很大,正如许多典型的利用过采样的应用那样,相位抖动的相对幅度是轻微的。分数累加器被使用来控制究竟在N个输入周期后还是在N+1个输入周期后出现输出,并且该分数累加器由输入采样时钟进行时钟同步,从而使实施例的复杂性减至最低。
附图简述
下面参照附图通过例子更详细地说明本发明,其中:
图1表示包括按照本发明的分数分样器的示例性通信设备。
图2表示按照本发明的示例性分数分样器。
在所有的图上,相同的参考数字表示相同的或相应的特性或功能。
发明详细描述
正如技术上已知的,通信系统通常被设计来以基本上高于发送的数据速率的频率采样接收信号。这个较高的采样速率允许当已调信号从发射机行进到接收机、且存在着噪声和/或干扰影响时,正确地译码所接收的信号。因为较高的采样频率基本上高于发送的数据速率,故采样在想要的带宽内引入较小的量化噪声。因为较高的采样速率提供相应于每个发送的数据样本的多个样本,较高的采样速率易于进行判决和使用相应于最好的信号噪声比的样本,因为沿着接收的模拟波形采样的每个样本并不都具有相同的信号噪声比。通常,具有较高的采样速率的模拟-数字变换器,比起具有相同的变换性能的较低采样速率的模拟-数字变换器,也需要较少的比特。
本发明是以以下的考察为前提:使用高的过采样的模拟-数字变换器的系统对于采样抖动是相对较不敏感的。正如下面讨论的,由本发明的分数分样方法引入的附加采样抖动比起采样相位误差小得多。这个采样相位误差是在实现了最大信号噪声比的码片或符号时间间隔内在实际的采样点与理想采样点之间的采样时间差。因为通信接收机一般不知道理想的采样点是在哪里,故出现采样相位误差。所以,在过采样变换器中,模拟-数字变换器在符号或码片时间间隔内取多个样本,以及具有最高SNR的样本在模拟到数字变换后被使用于进一步的数字处理。
为了完成分数分样,被使用来产生每个输出样本的的特定的分样因子可被有选择地确定,以使得在输出样本流中间的平均分样因子相应于想要的分数分样(即使由于选择不同的整数分样因子从而引入相位抖动)。
为了使得相位抖动的幅度最小化,可以从N的数值到N+1的数值中选择整数分样因子,其中N是想要的输出-输入采样比值的整数部分。给定输入样本速率F1与输出采样速率F2后,比值F1/F2可被表示为或近似为N+P/Q,其中N、P和Q是整数,以及Q>P。为了通过整数分样得到N+P/Q的平均采样比值,在(Q-P)个周期内,用N的分样因子对输入进行分样,而在P个周期内,用N的分样因子对输入进行分样。例如,如果想要74∶7的输入-输出采样比值,则比值表示为10+4/7。在本发明的优选实施例中,在10(N)个输入样本的间隔内产生三(Q-P)个输出样本,以及在11(N+1)的间隔内产生四个输出样本。在间隔10的三个输出样本的每个输出样本处,输出样本将产生得“太早”,因为输出采样速率比起打算的7/74输出采样速率更快(1/10=7/70)。在间隔11的四个输出样本的每个输出样本处,输出样本将产生得“太迟”,因为输出采样速率比起打算的7/74输出采样速率更慢(1/11=7/77)。为了使得由重复的“迟的”或“早的”样本引起的累积的相移最小化,迟的和早的样本尽可能多地交替。
图1表示示例的通信设备100,包括按照本发明的、用于同相和正交路径的分数分样器130。正如本领域技术人员将会看到的,采样速率变换被使用于各种各样的应用,包括通信系统、视频处理系统等等。通信设备100在这里被用作为提供过采样的数据样本的系统的典范,它常常需要分数下采样,以想要的输出速率提供已滤波的数据样本。正如下面进一步讨论的,本发明的分数下采样比起传统的分数下采样器多少引入更多的相位抖动,以及通信设备100也被用作为对于相位抖动相当不敏感的系统的典范。
设备100被配置成包容多个通信标准,由此允许它可被使用于不同的地理区域,取决于在每个区域中可提供的通信方案。设备100包括双频段前端110,它被做成选择地从PCS频段或从蜂窝频段接收通信,以及提供183.6MHz的公共中频(IF)的下变频的模拟信号(这里给出特定的频率作为通用的例子,虽然按照本发明的分样器的原理可应用于任何频率)。下变频到公共的中频在技术上是通用的技术,允许以后的级可以与接收信号的特定的调制频率无关地进行设计,由此提供更好的选择性和动态范围。
来自前端110的中频(IF)模拟信号被提供到正交∑-Δ模拟-数字变换器(ADC)150,它被做成通过正交采样器120以基本上高于所需要的输出采样速率的速率采样模拟信号,以及通过分样器130滤除高采样速率正交输入样本。过采样技术在技术上是通用的。
ADC 150被配置成支持多种通信标准,包括蜂窝CDMA(IS-95 A/B)、蜂窝AMPS、和PCS CDMA(IS-2000 1xRTT)。CDMA采用一种调制方案,其中每个数据单元(字节,符号等等)通过选择的代码键控被调制,以及这个调制以被称为“码片速率”的频率出现。按照上述的IS-95 A/B和IS-2000 1xRTT/1xEV标准,接收的代码键控已调信号要以8倍码片速率被采样,以允许在存在采样相位误差下可靠地译码每个数据单元。在本例中,对于CDMA处理所需要的输出采样速率是9.8304MHz。应当指出,发送信号的码片速率基本上与在特定的接收机100中使用的中间采样速率无关地被规定。
按照本发明,∑-ΔADC 150的分样器130被做成通过选择变化的整数分样因子,产生相应于想要的输出速率的平均输出采样速率而提供分数分样。对于9.8304MHz的示例的CDMA输出采样速率和91.8MHz的给定的中间采样速率,分样因子在9和10之间适当地改变,相应于91.8/9.8304的平均采样比值。应当指出,这个想要的采样速率比值(9.3383789...)可以以各种方式得到,通常可通过把分数部分近似为整数比(P/Q),其中Q确定由近似可提供的分辨率,而得到。例如,如果将Q选择为8,则最接近的分数将是3/8(375)。正如上面讨论的,按照本发明的优选实施例,对于每8(Q)个输出样本,在9(N)个输入样本的每个间隔处将产生5(Q-P)个输出样本,以及在10(N+1)个输入样本的每个间隔处将产生3(P)个输出样本。这种选择采样将产生9.792MHz(91.8MHz/9.375)的平均输出采样速率,这是在想要的输出采样速率的0.004%的范围内。通过增加Q的数值,可以达到更高的精确度。在通信设备100的优选实施例中,Q被选择为2048(211)。对于9.8304MHz的示例性CDMA输出采样速率,使用693的数值作为P,由此提供精确的9.8304MHz(91.8/(9+693/2048))的平均输出采样速率。
蜂窝AMPS信号以40KHz采样速率被提供,它是91.8MHz的过采样速率的整数因子。在这个应用中,所有的样本在2295(N)个输入样本的每个间隔处产生。
如上所述,任何的各种各样技术可被使用来选择地选取提供相应于想要的输出采样速率的平均分样比值的整数分样因子。选择不一定限于N和N+1,而可以是例如N-1,N,N+1,N+2的组合,或任何其他的组合。N和N+1的选择最好是使得在选择不同的分样因子时的相位抖动最小化。也如上所述,N和N+1的间隔优选地被交替,以使得在产生重复的领先的或滞后的输出脉冲时的相位误差的累积最小化。在优选实施例中,通过从领先到滞后(N到N+1)或从滞后到领先(N+1到N)的切换,累积的相位误差处在输入采样时钟的+/-半个周期内,如果不切换,则每当累积的相位误差将超过半个周期。
图2表示按照本发明的示例性分数分样器130,它把相位抖动限制在输入采样时钟205的+/-半个周期。在本例中,寄存器220包含为得到(N+P/Q)采样比值所决定的P的数值。模-Q累加器230累积P的接连的数值,以及每当累积的值超过Q时生成溢出(或进位)信号。如果Q是2的幂函数,则累加器230仅仅是具有log2(Q)的比特宽度的传统的累加器。在Q是2048(211)的例子中,累加器230是传统的11比特累加器,每当相加P的累加结果超过2048时累加器溢出。来自累加器230的溢出信号控制开关240,它选择地提供N或N+1给整数分样器210。整数分样器210是传统的“除以K”分样器,它在每K次出现输入样本时提供输出样本。在本应用中,K选择地是N或N+1。正如在技术上通用的,以及正如在本发明的背景部分讨论的,分样器210优选地包括滤波功能,它根据L个输入样本的加权平均值确定每个输出样本的值,以使得如果仅仅第K个输入样本被用作为相应的输出样本将出现的、噪声和干扰对输出样本的贡献最小化。输入样本速率是频率F1,以及输出采样速率是频率F2=F1/(N+P/Q)。
累加的余数(模Q)作为输入被反馈到累加器230,由此保持计数值的运行累加。这种计数值的累加相应于在输出样本与相应于想要的输出采样速率的理想的输出样本之间的相位差的度量。在每次溢出发生时,计数值被减小(因为P<Q),相应于插入较长间隔(N+1)样本,以补偿由较短间隔(N)样本引起的相移。通过插入较长间隔的样本,每当相位计数值累加到超过Q时,相移误差的幅度被限于输入采样时钟的半个周期内。也就是,如果相位误差扩展到超过在第N个输入样本与第(N+1)个输入样本之间的中点,则在第(N+1)个输入样本处产生输出,由此使得相位误差保持在输入采样时钟的半个周期内。
以上仅仅说明本发明的原理。因此将会看到,本领域技术人员将能够建议各种装置,虽然它们没有在这里明显地描述或显示,但它们可以实施本发明的原理,因此属于以下的权利要求的精神和范围内。
Claims (19)
1.通信设备(100),包括:
前端装置(110),用来提供相应于接收信号的模拟信号,以及
模拟-数字变换器(150),被耦合到前端装置(110),用来提供相应于模拟信号的一系列输出样本,
其中模拟-数字变换器(150)包括:
采样器(120),用来采样模拟信号,以便以输入采样频率提供输入样本,以及
分样器(130),用来分样输入样本,以便以相应于第一频率的分数比的平均输出频率提供输出样本,
以及所述分样器(130)包括:
分样装置(210),周来在出现整数个输入样本后提供所述输出样本中的每个输出样本,以及
控制器(220、230、240),被耦合到分样装置(210),用来改变该整数,以便以平均输出采样频率提供输出样本。
2.权利要求1的通信设备(100),其中
该分数比相应于整数部分N和分数部分P/Q,其中N,P和Q是整数,以及
控制器(220、230、240)还用来使得该整数在N和N+1之间改变,从而使得对于每Q个输出样本的组,在Q-P个输出样本内该整数被控制为N,以及在P个输出样本内该整数被控制为N+1。
3.权利要求2的通信设备(100),其中控制器(220、230、240)还用来改变该整数,以便把与输出样本有关的相位误差保持在输入采样频率的半个周期内。
4.权利要求2的通信设备(100),其中控制器(220、230、240)包括
累加器(230),用来累积相应于整数P的倍数的和值,以及每当和值超过Q时,提供控制信号来选择N+1作为该整数。
5.权利要求1的通信设备(100),其中
采样器(120)是正交采样器,以及
分样器(130)包括第一正交分样器和第二正交分样器。
6.权利要求1的通信设备(100),其中模拟-数字变换器(150)相应于∑-ΔADC。
7.权利要求1的通信设备(100),其中分样器(130)用来根据多个相应的输入样本的值提供每个输出样本的值。
8.模拟-数字变换器(150),包括:
采样器(120),用来采样模拟信号,以便以输入采样频率提供输入样本,以及
分样器(130),用来分样输入样本,以便以相应于第一频率的分数比的平均输出频率提供输出样本,
以及该分样器(130)包括:
分样装置(210),用来在出现整数个输入样本后提供输出样本的每个输出样本,以及
控制器(220、230、240),可耦合到分样装置(210),用来改变该整数,以便以平均输出采样频率提供输出样本。
9.权利要求8的模拟-数字变换器(150),其中
该分数比相应于整数部分N和分数部分P/Q,其中N、P和Q是整数,以及
控制器(220、230、240)还用来使得整数在N和N+1之间改变,这样对于每Q个输出样本的组,在Q-P个输出样本内整数被控制为N,以及在P个输出样本内整数被控制为N+1。
10.权利要求9的模拟-数字变换器(150),其中控制器(220、230、240)还用来改变整数,以便把与输出样本有关的相位误差保持在输入采样频率的半个周期内。
11.权利要求9的模拟-数字变换器(150),其中控制器(220、230、240)包括
累加器(230),用来累积相应于整数P的倍数的和值,以及每当和值超过Q时,提供控制信号来选择N+1作为整数。
12.权利要求8的模拟-数字变换器(150),其中
采样器(120)是正交采样器,以及
分样器(130)包括第一正交分样器和第二正交分样器。
13.权利要求8的模拟-数字变换器(150),其中模拟-数字变换器(150)相应于∑-ΔADC。
14.权利要求8的模拟-数字变换器(150),其中分样器(130)用来根据多个相应的输入样本的值提供每个输出样本的值。
15.权利要求81的模拟-数字变换器(150),其中输入采样频率基本上高于平均输出采样频率。
16.分样器(130)包括:
分样装置(210),用来在出现整数个输入样本后提供输出样本的每个输出样本,以及
控制器(220、230、240),被耦合到分样装置(210),用来改变该整数,以便以平均输出采样频率提供输出样本。
17.权利要求16的分样器(130),其中
该分数比相应于整数部分N和分数部分P/Q,其中N、P和Q是整数,以及
控制器(220、230、240)还用来使得该整数在N和N+1之间改变,从而使得对于每Q个输出样本的组,在Q-P个输出样本内该整数被控制为N,以及在P个输出样本内该整数被控制为N+1。
18.权利要求17的分样器(130),其中控制器(220、230、240)还用来改变该整数,以便把与输出样本有关的相位误差保持在输入采样频率的半个周期内。
19.权利要求17的分样器(130),其中控制器(220、230、240)包括
累加器(230),用来累积相应于整数P的倍数的和值,以及每当和值超过Q时,提供控制信号来选择N+1作为该整数。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/887,454 | 2001-06-22 | ||
US09/887,454 US6433726B1 (en) | 2001-06-22 | 2001-06-22 | Fractional decimation filter using oversampled data |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1518794A true CN1518794A (zh) | 2004-08-04 |
Family
ID=25391167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA028123867A Pending CN1518794A (zh) | 2001-06-22 | 2002-06-18 | 使用过采样数据的分数分样滤波器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6433726B1 (zh) |
EP (1) | EP1405412A1 (zh) |
JP (1) | JP2004521568A (zh) |
KR (1) | KR20030027064A (zh) |
CN (1) | CN1518794A (zh) |
WO (1) | WO2003001669A1 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704348B2 (en) * | 2001-05-18 | 2004-03-09 | Global Locate, Inc. | Method and apparatus for computing signal correlation at multiple resolutions |
US7769076B2 (en) | 2001-05-18 | 2010-08-03 | Broadcom Corporation | Method and apparatus for performing frequency synchronization |
US7995682B2 (en) * | 2001-05-18 | 2011-08-09 | Broadcom Corporation | Method and apparatus for performing signal processing using historical correlation data |
US7190712B2 (en) * | 2001-05-18 | 2007-03-13 | Global Locate, Inc | Method and apparatus for performing signal correlation |
US7567636B2 (en) * | 2001-05-18 | 2009-07-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation using historical correlation data |
US7006556B2 (en) | 2001-05-18 | 2006-02-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation at multiple resolutions to mitigate multipath interference |
US7251301B2 (en) * | 2002-08-14 | 2007-07-31 | Industrial Technology Research Institute | Methods and systems for providing a noise signal |
US7212137B2 (en) * | 2003-10-09 | 2007-05-01 | Cirrus Logic, Inc. | Delta sigma modulator with integral decimation |
US7312729B2 (en) * | 2004-08-17 | 2007-12-25 | Motorola, Inc. | Universal sampling rate converter in electronic devices and methods |
US8130871B2 (en) * | 2006-01-09 | 2012-03-06 | Sigmatel, Inc. | Integrated circuit having radio receiver and methods for use therewith |
US20080186217A1 (en) * | 2007-02-06 | 2008-08-07 | Lei Chen | Low pin count high speed interface for video and audio codec applications |
JP4372184B2 (ja) * | 2007-09-20 | 2009-11-25 | 株式会社東芝 | サンプルレート変換器 |
US8655348B2 (en) * | 2011-02-18 | 2014-02-18 | Pctel, Inc. | System and method for acquiring network data |
KR101764225B1 (ko) * | 2011-12-14 | 2017-08-07 | 한국전자통신연구원 | 디지털 rf 수신기 |
US10119996B2 (en) | 2014-03-25 | 2018-11-06 | Eaton Intelligent Power Limited | Data decimation system and method for facilitating transmission and viewing of waveforms generated by an electrical device |
CN104218919B (zh) * | 2014-09-15 | 2017-05-03 | 中国电子科技集团公司第三十八研究所 | 一种分数倍内插成型滤波器及其实现方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2702902B1 (fr) * | 1993-03-15 | 1995-04-21 | Alcatel Radiotelephone | Récepteur numérique à fréquence intermédiaire et procédé de filtrage en bande de base mis en Óoeuvre dans ce récepteur. |
FI107855B (fi) * | 1993-09-10 | 2001-10-15 | Nokia Mobile Phones Ltd | Vt-signaalin demodulointi sigma-delta-muuntimella |
US5619202A (en) * | 1994-11-22 | 1997-04-08 | Analog Devices, Inc. | Variable sample rate ADC |
US5548540A (en) | 1994-06-24 | 1996-08-20 | General Electric Company | Decimation filter having a selectable decimation ratio |
US5621345A (en) * | 1995-04-07 | 1997-04-15 | Analog Devices, Inc. | In-phase and quadrature sampling circuit |
US5880980A (en) * | 1996-09-30 | 1999-03-09 | Rockwell International Corporation | Distributed decimation sample rate conversion |
DE59712488D1 (de) * | 1997-07-02 | 2005-12-22 | Micronas Semiconductor Holding | Einrichtung zur Reduktion der Datenrate |
CA2229737A1 (en) * | 1998-02-18 | 1999-08-18 | Philsar Electronics Inc. | Analog to digital converter for radio applications |
WO1999056427A2 (en) | 1998-04-27 | 1999-11-04 | Koninklijke Philips Electronics N.V. | Sample rate converter using polynomial interpolation |
US6081216A (en) * | 1998-06-11 | 2000-06-27 | Motorola, Inc. | Low-power decimator for an oversampled analog-to-digital converter and method therefor |
US6057793A (en) | 1998-06-12 | 2000-05-02 | Oak Technology, Inc. | Digital decimation filter and method for achieving fractional data rate reduction with minimal hardware or software overhead |
US6121910A (en) * | 1998-07-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Frequency translating sigma-delta modulator |
-
2001
- 2001-06-22 US US09/887,454 patent/US6433726B1/en not_active Expired - Fee Related
-
2002
- 2002-06-18 JP JP2003507948A patent/JP2004521568A/ja not_active Withdrawn
- 2002-06-18 EP EP02738453A patent/EP1405412A1/en not_active Withdrawn
- 2002-06-18 CN CNA028123867A patent/CN1518794A/zh active Pending
- 2002-06-18 WO PCT/IB2002/002336 patent/WO2003001669A1/en not_active Application Discontinuation
- 2002-06-18 KR KR10-2003-7002531A patent/KR20030027064A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP1405412A1 (en) | 2004-04-07 |
WO2003001669A1 (en) | 2003-01-03 |
US6433726B1 (en) | 2002-08-13 |
KR20030027064A (ko) | 2003-04-03 |
JP2004521568A (ja) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1518794A (zh) | 使用过采样数据的分数分样滤波器 | |
AU722982B2 (en) | Flexible and programmable delta-sigma analog signal converter | |
EP0793876B1 (en) | Variable sample rate adc | |
US5916301A (en) | Sample rate conversion for synchronous variable rate | |
US6035320A (en) | Fir filter architecture | |
US5392044A (en) | Method and apparatus for digitizing a wide frequency bandwidth signal | |
US6215423B1 (en) | Method and system for asynchronous sample rate conversion using a noise-shaped numerically control oscillator | |
JP5078988B2 (ja) | 離散時間ダイレクトサンプリング回路及び受信機 | |
US20080256157A1 (en) | Information Processing Device and Information Processing Method | |
WO1996016482A9 (en) | Variable sample rate adc | |
WO1999050758A1 (en) | Efficient decimation filtering | |
EP0556355B1 (en) | First and second digital rate converter synchronization device and method | |
KR19980087508A (ko) | 고정된 샘플링 속도를 사용한 이산시간 샘플시스템들을 위한 가변속도 다운샘플링 필터 장치 및 그 방법 | |
US6584162B1 (en) | Method and apparatus sample rate conversions in an analog to digital converter | |
WO2007084687A1 (en) | Asynchronous sample rate conversion using a digital simulation of an analog filter | |
JPH11317710A (ja) | 信号発生器 | |
US6154497A (en) | Method and system for analog to digital conversion | |
CN1409850B (zh) | 实现可编程卷积器的方法和装置 | |
JPH07105762B2 (ja) | シグマデルタ変換器のデシメーションフィルタ及び同前を用いるアナログ/ディジタル変換器 | |
CN1192483C (zh) | 用于对信号进行偏差补偿的电路装置和方法 | |
JPH0783317B2 (ja) | シグマ・デルタ変換器のデシメーションフィルタ及び同前を備えるデータ回線終端装置 | |
CN1308802A (zh) | 数字时钟恢复和选择滤波的方法 | |
US7047263B2 (en) | Fast-settling digital filter and method for analog-to-digital converters | |
CN1862960A (zh) | 一种分数倍插值多相滤波器和滤波方法 | |
CN112671418B (zh) | 一种基于带通采样结构解调器的调解方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |