JPH11317710A - 信号発生器 - Google Patents

Abstract

(57)【要約】 【課題】多機能信号発生源を提供する。 【解決手段】本発明の一実施例によれば、リアルタイム
で計算された、デジタル変調された試験信号を発生する
多機能信号発生器が提供される。ＭＵＸ、コーダ、マッ
プ、フィルタ、リサンプラー、および複素変調器を有す
る多機能信号発生器のブロックの各々は、高品質アナロ
グ変調信号と同様、任意の多様なデジタル変調信号発生
するための構成を素早く行うことができるよう、十分に
柔軟な方法で実施される。ブロックの各々は、必要に応
じて異なる試験信号を再構築することができる一方で、
高速の記号速度を得るため、ＡＳＩＣおよびＲＡＭを使
用して実施することができる。多機能信号発生器は、入
力データを受信して試験信号をリアルタイムで変調する
ためのリアルタイム入力を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に信号発生器に関す
るものであり、より厳密には試験信号生成のための柔軟
なアーキテクチャを有する信号発生器に関する。

【０００２】

【従来の技術】デジタル・セルラー電話及びパーソナル
通信サービス（ＰＣＳ）電話を含む無線通信は、急速に
通信産業における重要な分野となりつつある。新たに出
現した無線通信技術は、現在は信号発生器によるしかな
いデジタル変調信号等のような、急速に数を伸ばしてい
る複素信号の、設計、生産環境の両面における推進力と
なっている。特定のデジタル変調方式を選択しなければ
ならない無線システム設計者はいくつもの問題に直面す
る。無線システムは、マルチパス、フェージング及び干
渉により時間と場所で変化する信号強度を、許容できな
ければならない。無線通話器は限定されたバッテリ容量
でどんどん小型化する。同時に利用者はデータ速度や音
質、つながりの良さ、及び通話時間の更なる高性能化を
要求する。従って無線装置の設計、製造及び保全には、
産業標準に準じた周知の信号はもちろん、現実の環境を
厳密にシミュレートするための試験信号を発生する能力
を有する信号発生器のような、適切な試験装置が必要と
される。様々な既存の形式のデジタル変調信号に関する
考察は、“Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏ
ｎ、Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ”（Ｌｅｅ，Ｅｄｗ
ａｒｄ、Ａ．およびＭｅｓｓｅｒｓｃｈｍｉｔｔ，Ｄａ
ｖｉｄ Ｇ．、Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕ
ｂｌｉｓｈｅｒｓ、マサチューセッツ、１９９４）でな
されている。

【０００３】信号発生器は既存、及び新たに作られた変
調形式の両方を扱うために十分に多機能でパワフルでな
ければならない。新たな無線システムの開発に当たって
は、設計者は、信号発生器の動作を確認する受信機が無
い、また、受信機の動作を確認する能力を持つ信号発生
器が無いといった問題にぶつかるかも知れない。多機能
信号発生源は、新しい受信機の性能を、特別なプロトタ
イプを開発することなしに判定する周知の試験信号を提
供することにより、このジレンマを解決する助けとなる
だろう。

【０００４】信号発生器は、無線通信装置の数々の方法
での試験に使用することができる。例えば、理想的信号
とは異なる試験信号を周知の方法で発生させることによ
り、非理想的信号に対する装置の反応を調べる等に便利
である。また更に、無線通信装置は他の通信システム付
近の密集スペクトル環境下で操作しなければならない。
複数の信号発生器を並列に組み合わせ、様々な信号強
度、周波数及び変調形式を有する多数の干渉信号を生成
することにより、制御しながら完全スペクトル環境をシ
ミュレートすることができる。

【０００５】製造環境においては、しばしば、同じ試験
装置を使って様々な変調形式を持つ異なる種類の無線装
置に対応しなければならない。多機能信号発生源は更な
る装置の必要性を抑え、試験装置条件をより簡素化す
る。関数発生器は、代表的にはＤＣ（直流）から約２０
ＭＨｚまでの周波数範囲にわたって振幅、周波数又は位
相変調された試験信号を発生する上でその多機能性が広
く知られている。関数発生器はアナログ装置の試験や伝
統的なアナログ変調形式のシミュレーションに好適であ
り、入力信号を受信し、試験信号を入力信号に呼応した
リアルタイム変調で生成することができるという利点が
ある。しかしながら、より複雑なデジタル変調形式のも
のを生成する関数発生器の能力は、その基本であるアナ
ログアーキテクチャ故に非常に限られている。

【０００６】任意波形発生器（ＡＷＧ）は、より複雑な
試験信号の生成のためにデジタル波形メモリとＤＡ変換
器（ＤＡＣ）を採用した、より最近のものである。適切
なメモリサイズと最高サンプリング速度により、ＡＷＧ
は様々な試験信号のシミュレーションに柔軟に適用でき
る。しかしながら、ＡＷＧは概して実際の情報を通信す
るリアルタイム信号を生成するために必要なデジタル入
力信号を受信する能力を持たない。ＡＷＧにより生成さ
れる試験信号は、デジタル波形メモリに事前計算サンプ
ルとして事前に計算され、記憶されなければならない。
事前計算サンプルは選択されたサンプリング速度で再生
される電圧値に置き換えて記憶されるので、所望の試験
信号を生成するために必要な計算が多大になることもあ
る。

【０００７】ＡＷＧの複素信号生成能力は、デジタル波
形メモリのサイズと最高サンプリング速度がしばしば周
波数内容と波形複雑性との間のトレードオフの必要性を
生じさせるため、更に限られる。デジタル波形メモリ
は、代表的にはデジタル波形メモリの内容を連続的に繰
り返すことによる試験信号生成に利用されるため、デジ
タル波形メモリの最初と最後に記憶された事前計算サン
プル値に不連続性が生じないように気を付ける必要があ
る。この潜在的不連続性が、ＡＷＧの所望の試験信号生
成能力を更に限定してしまう。

【０００８】一般的に知られていることだが、基本的に
は信号処理用途に最適化されたマイクロプロセッサから
成る従来のデジタル信号処理（ＤＳＰ）チップは、正し
くプログラミングされ、好適なＤＡＣや支援ハードウエ
ア装置に結合した場合、試験信号を生成する能力を持
つ。ＤＳＰチップは、そのＤＳＰチップがリアルタイム
に行う信号処理演算によってリアルタイムデジタル変調
信号を生成するために、代表的にはデジタルデータスト
リームの形態をとるリアルタイム入力信号を受信するこ
とができる。デジタル変調信号の個々の出力サンプルを
リアルタイムで演算処理することによって相対的に高い
複雑性を要するため、得られる信号帯域幅がＤＳＰチッ
プと回りを取り巻くハードウエアのスループットにより
限られてしまう。更に、ＤＳＰチップを利用して様々な
デジタル変調形式を扱えるように信号発生器を変更する
のは困難であり、時間もかかる。従って、デジタル変調
信号を含む様々な試験信号をリアルタイム変調で生成す
るための多機能信号発生器が望まれるのである。更に望
まれるのは、異なる試験信号用に容易に設定できる、専
用ハードウエアに集積された回路とメモリのみを使って
その多機能を持つ信号発生器を実現することである。

【０００９】

【発明の目的】本発明の目的は、多機能信号発生源を提
供することである。本発明の別の目的は、異なる種類の
試験信号に即座に適応できる多機能性のあるアーキテク
チャを有する信号発生源を提供することである。本発明
のさらに別の目的は、信号パラメータを設定することに
よって異なる種類の試験信号に適応できる多機能性のあ
るアーキテクチャを有する信号発生源を提供することで
ある。本発明のさらに別の目的は、出力信号をリアルタ
イムで変調するために入力データを受信する、リアルタ
イム入力を有する信号発生源を提供することである。

【００１０】

【発明の概要】本発明によれば、リアルタイムで計算さ
れた複素信号生成用の柔軟な信号発生器が提供される。
データマルチプレクサ（ＭＵＸ）は、伝送されたデータ
シーケンス中の様々なフィールドへの入力データのソー
スを選択する。ＭＵＸと結合したコーダは記号表に従
い、後に個々の記号コードをリアルタイムサンプル、複
素サンプル及びＩ／Ｑ（同相／直角位相）サンプルを含
む信号サンプルのシーケンスに変換するマップ機能へと
供給される記号コードのシーケンスを生成する。ろ波さ
れた信号サンプルを得るために信号サンプルは選択され
た周波数応答を供するフィルタへと供給される。

【００１１】ろ波された信号サンプルは、出力段のアナ
ログ再構築フィルタのカットオフ周波数と整合する、よ
り高いサンプリング速度を得るために信号サンプルを補
間するリサンプラーへと供給される。変調器はリサンプ
ラーの出力を受信し、その周波数を複素局部発振器を使
ってシフトして複素サンプルシーケンスを得る。変調器
からの出力は、複素サンプルシーケンスを低域フィルタ
として使われるアナログ再構築フィルタによりろ波され
るアナログ出力へと変換するＤＡ変換器に供給される。

【００１２】ＭＵＸ、コーダ、マップ、フィルタ、リサ
ンプラー及び変調器を含む信号発生源の個々のブロック
は、高品質なアナログ変調信号もちろん、様々なデジタ
ル変調信号の生成に即座に対応できるよう十分柔軟な構
成となっている。個々のブロックはハードウエアもしく
はソフトウエアにより実現できる。

【００１３】実施例では、それらブロックは高い記号速
度と所望の帯域幅の出力信号を得るために特定用途向け
ＩＣ（ＡＳＩＣ）及びランダムアクセスメモリ（ＲＡ
Ｍ）より実現される。同時に、ブロックは単にＲＡＭの
内容を変えることにより、異なる試験信号に対し必要に
応じて変更することができる。装置条件を簡素化し、回
路基板スペースを節約するために、マイクロプロセッ
サ、すなわちＤＳＰハードウエアは使われていない。

【００１４】本発明の商業用の実施例では、キャリア基
板上に他の多機能信号発生源と一緒に搭載されて物理的
にコンパクトなパッケージに多チャンネル信号発生源を
作る、回路基板モジュールとしての多機能信号発生源が
提供される。個々の多機能信号発生源は、選定された振
幅及び相互の位相関係を持つマルチパス信号をシミュレ
ートする等、更なる多機能性を得るために互いに同期し
合うことができる。本発明による多機能信号発生源は、
ＭＵＸにてリアルタイムデータを受信し、そのリアルタ
イムデータに従って変調された複素信号を生成すること
ができる。

【００１５】ＭＵＸ、コーダ、マップ、フィルタ、リサ
ンプラー及び変調器を含む信号発生源の個々のブロック
は、事前計算されたサンプル値を用意したり、信号パラ
メータを低級言語でプログラミングする必要を生じるこ
と無く、変調形式、サンプリング速度、及び記号ビット
数を含む、従来の信号処理において周知の一組のパラメ
ータに従って制御し得る。その一組のパラメータは、プ
ログラミング環境用の一組のソフトウエア・ライブラリ
機能を利用すると同時に一般に業界で利用されるソフト
ウエア・グラフィカルユーザーインターフェース（ＧＵ
Ｉ）を使ってプログラムすることができる。

【００１６】本発明の特徴の一つは、多機能信号発生源
を提供するところにある。

【００１７】本発明の他の特徴は、異なる種類の試験信
号に即座に適応できる多機能性のあるアーキテクチャを
有する信号発生源を提供するところにある。

【００１８】本発明の更なる特徴は、信号パラメータを
設定することによって異なる種類の試験信号に適応でき
る多機能性のあるアーキテクチャを有する信号発生源を
提供するところにある。

【００１９】本発明の更に他の特徴は、出力信号をリア
ルタイムで変調するために入力データを受信する、リア
ルタイム入力を有する信号発生源を提供するところにあ
る。

【００２０】他の特徴、達成事項、及び利点は、以下の
記述を添付の図と関連させて読むことにより、当業者に
明らかとなるであろう。

【００２１】

【実施例】図１には従来技術による任意波形発生器（Ａ
ＷＧ）１０のブロック図が示されている。累算器１２
は、サンプルクロック１４により決定される速度でアド
レスを増分値１６だけ増分していくことにより、一連の
アドレスを通じて増分するバイナリカウンタとして動作
する。累算器１２からのアドレスは、一組のアドレス線
１８を介して波形メモリ２０に供給される。波形メモリ
２０は複素信号である一組の事前計算されたサンプルを
包含する。事前計算されたサンプルは累算器１２からの
アドレスに従いＤＡＣ２２に供給される。ＤＡＣ２２は
事前計算されたサンプルの値に従い一定のサンプリング
速度で、その後低域フィルタ２４に供給される電圧を発
生する。低域フィルタ２４は、サンプルクロック１４と
整合した周波数特性を有し、これにより、サンプリング
周波数成分が出力信号から除去される。

【００２２】一組の事前計算されたサンプルはＡＷＧ１
０が出力信号生成を開始する前にロードされていなけれ
ばならないため、出力信号はリアルタイム情報を含まな
い。波形メモリ２０の長さが限られているため、信号の
複雑性と帯域幅との間のトレードオフが必要となる。出
力信号は、厳に、事前計算されたサンプル及びサンプル
クロック速度に従って設定されたサンプル値とサンプリ
ング速度により定義される。しかしながら、複素信号は
サンプリング時間と電圧レベルによるよりも、データス
トリームと記号によって、より簡単に定義されるため、
試験信号を得るためには、事前計算されるサンプルの計
算に長い時間がかかってしまう。

【００２３】図２には本発明による多機能信号発生器１
００のブロック図が示されている。複素信号発生器１０
２は、所望の試験信号に相当するデジタル化されたサン
プルのシーケンスである複素出力を発生する。デジタル
化されたサンプルのシーケンスは、交互配置された実数
部出力および虚数部出力から構成することができる。か
わりに複素出力を、交互配置される虚数部出力を有さな
い、すなわちデジタル化サンプルがゼロに設定された虚
数部出力を有する実数部出力として選択することができ
る。

【００２４】リサンプラー１０４は複素信号発生器１０
２からの複素出力を一定の入力サンプリング速度で受信
する。リサンプラー１０４は複素信号を、一般的には所
望の出力信号のサンプリング速度及び信号帯域幅に従っ
て固定される出力サンプリング速度に変換する。入力サ
ンプリング速度と出力サンプリング速度の比は、プログ
ラム可能な浮動小数点パラメータである。実施例では、
出力サンプリング速度は、固定１５メガサンプル／秒
（ＭＳ／ｓ）のサンプリング速度の出力信号と整合させ
るため、１５ＭＳ／ｓに固定されている。入力サンプリ
ング速度は一般的に１５ＭＳ／ｓより小さい。周波数情
報を保持しながら効果的にサンプリング速度を上げたり
下げたりするための再サンプリング技術は、１９９３年
８月１０日にＲｏｎａｌｄ Ｗ． Ｐｏｔｔｅｒに発行
され、ヒューレット・パッカード社に譲渡された米国特
許第５，２３５，５３４号“ＭＥＴＨＯＤ ＡＮＤ Ａ
ＰＰＡＲＡＴＵＳ ＦＯＲ ＩＮＴＥＲＰＯＬＡＴＩＮ
Ｇ ＢＥＴＷＥＥＮ ＤＡＴＡ ＳＡＭＰＬＥＳ”に論
じられている。

【００２５】複素信号発生器１０２は複素信号の変調に
使うことができるデジタルデータを受信するためのリア
ルタイム入力１０６を有している。これにより、デジタ
ルデータからの情報は、多機能信号発生器１００により
リアルタイムで生成される出力信号の変調に利用するこ
とができる。

【００２６】リサンプラー１０４は、必要となればいつ
でも複素信号発生器１０２からの複素出力を要求する。
複素信号発生器１０２もまた、必要となればいつでもリ
アルタイム入力１０６からの入力データを要求する。こ
のようにして、多機能信号発生器１００は、リアルタイ
ム入力１０６に到着する入力データに対する信号タイミ
ング要求を簡単化する“データ引出し（ｄａｔａ ｐｕ
ｌｌ）”フロー制御機構を実現する。

【００２７】バッファ１０８は再サンプリングされた出
力をリサンプラー１０４から受け、交互配置された実数
及び虚数部分を別々の実数部及び虚数部データストリー
ムへと分割する。バッファ１０８は、実施例では、より
高いスループット速度を達成するために別個のＡＳＩＣ
として具現化されている。バッファ１０８により生成さ
れた実数部および虚数部データストリームはその後複素
変調器１１０へと供給される。もし、性能上の事情が複
素変調器１１０が再サンプリングされた出力を直接リサ
ンプラー１０４から受信することを許せば、バッファ１
０８の機能は複素変調器１１０に容易に組み込むことが
できる。バッファ１０８は、実数部出力信号のみが生成
される場合、多機能信号発生器１００から省いてもかま
わず、そうすることにより、多機能性は付随的に損なう
ことになるが部品数は減らすことができる。

【００２８】複素変調器１１０は、Ｉ（実数部）及びＱ
（虚数部）入力において、バッファ１０８からの虚数部
及び実数部データストリームを受信する。ＩおよびＱ入
力は、複素信号を上方変換して再サンプリングされた信
号を所望の搬送周波数で得るため、複素変調器１１０中
に存在する複素局部発振器（図示せず）の出力で乗算さ
れる複素数として扱われる。複素局部発振器に対して０
Ｈｚの搬送周波数を選択することにより上方変換無し
に、再サンプリングされた信号を直接得ても良い。代替
では、複素変調器１１０は周波数変調器として作動させ
ることもでき、Ｉ入力によって決定される大きさとＱ入
力によって決定される周波数偏移とを有する出力信号を
発生することができる。

【００２９】複素変調器１１０は、再サンプルされた信
号を、実数部及び虚数部出力信号へと変換するためにデ
ジタル・アナログコンバータ（ＤＡＣ）１１２、１１４
にそれぞれ供給される実数部サンプル及び虚数部サンプ
ルのストリームとして生成する。低域フィルタ１１６、
１１８は、ＤＡＣ１１２、１１４により供給される実数
部及び虚数部出力信号をろ波し、選ばれた１５ＭＳ／ｓ
のサンプリング速度と整合する周波数ロールオフ特性を
得る。実施例では、低域フィルタ１１６、１１８のそれ
ぞれは、サンプリング処理のアーティファクトであるよ
り高い周波数成分を除去する一方、６．３ＭＨｚまでの
平坦な振幅−周波数応答を供するよう選択された周波数
伝達関数を有する。低域フィルタ１１６、１１８は、所
望の周波数特性を有する実数部及び虚数部出力信号をそ
れぞれ出力信号端子１２０、１２２にて提供する。実数
部出力信号のみが望まれる場合、複素変調器１１０を実
数部サンプルのみを生成するように構成することが簡単
にできる。

【００３０】図３においては、その作用をより詳しく説
明するための、複素信号発生器１０２（図２に示されて
いるもの）のブロック図が示されている。マルチプレク
サ２００は、複素出力を変調するために、種々の入力デ
ータソースに接続されている、リアルタイム入力１０
６、ノイズ入力１３０、データＲＡＭ入力１３２及びレ
ジスタ入力１３４を含む様々な入力の中から選択する。
ノイズ入力１３０は、ランダムデータトラフィックをシ
ミュレートする際に擬似ランダムデータを受信したり、
或いは試験・評価目的で所望の特性を有するノイズを得
たりするために、ランダムデータ発生器に結合させるこ
ともできる。データＲＡＭ入力１３２は、同期化のため
の固定データパターンを設定するため、また、あらかじ
め決められた形式のデータトラフィックをシミュレート
するために、試験・評価目的でアクセス可能の事前に記
憶されたデータシーケンスを包含する基板上のＲＡＭと
接続させることができる。レジスタ入力１３４は、選択
されたフィールド、代表的にはゼロ値データワードを必
要とするフィールドで使われる、少量のデータを提供す
る。

【００３１】殆どのデジタル通信プロトコルは伝送シー
ケンス中にフィールドを定義する。フィールドは、複素
信号を構成する特定の形式の情報用に割り当てられた時
間のブロックである。一つのフィールドは同期化に使わ
れる固定データパターンを含むこともある。他のフィー
ルドには特定の数のトラフィックデータワードを含むこ
とができる。更に他のフィールドは伝送の始まりと終わ
りに固定データパターンを有する保護フィールドでも良
い。例えば、時分割多元接続（ＴＤＭＡ）セルラー電話
システムにおいて、データバースト間のギャップを、ヌ
ル信号出力を発生する特殊なデータワードより構成され
るもう一つのフィールドと見なすことができる。多機能
信号発生器１００は、ＭＵＸ２００、ノイズ入力１３
０、データＲＡＭ入力１３２、レジスタ入力１３４及び
リアルタイム入力１０６の利用を通じて、十分なフィー
ルド生成柔軟性を供する能力を持っているものが望まし
い。フィールドのタイミング及びシーケンスは、ユーザ
ーにより設定されるパラメータもしくはソフトウエア制
御でプログラムされたものに従ってＭＵＸ２００のフィ
ールドカウンタ入力で制御することができる。追加フィ
ールドをサポートするために、必要に応じて更にＭＵＸ
及び入力を追加しても良い。

【００３２】ＭＵＸ２００は、データワードから記号コ
ードを生成するコーダ２０２へデータワードを供給す
る。現在作られる記号コードは、エラーコーディング及
び差分コーディング機能を実現するに好都合な、過去の
記号コードとデータワードに基づいて定義される依存性
を有する場合もある。コーダ２０２により供給される出
力記号コードは入力データコードとは異なるビット数を
有するか、又は複数の記号コードが個々の入力データコ
ードについて生成されても良い。コーダ２０２は、記号
コードをマップ２０４に供給するために、ユーザーによ
り指定され、コーダ２０２中のＲＡＭに保存されたコー
ダ表を使ってプログラムされる。コーダ２０２の作用に
ついては後に詳細を述べる。

【００３３】マップ２０４はコーダ２０２からの記号コ
ードを記号値へとマッピングする手段を提供する。実施
例では、記号値はＤＡＣ１１２、１１４で使える分解能
と整合させるために１６ビットの振幅分解能を有する。
記号コードの記号値へのマッピングはメモリに保存され
たユーザー指定の参照表を参照しながら行える。ユーザ
ー指定の相回転は、一つの記号から次へと指定すること
もできる。マップ２０４により作られた記号値は、その
後フィルタ２０６へと供給される。

【００３４】フィルタ２０６はマップ２０４により供給
された記号値のシーケンスを有限インパルス応答（ＦＩ
Ｒ）フィルタを使ってろ波し、所望の周波数応答を有す
る複素出力を発生する。フィルタ２０６は実数信号、複
素信号又は交互配置のＩ／Ｑ（実数部及び虚数部）信号
を取り扱うことができなければならない。複素信号につ
いては、ＦＩＲフィルタのフィルタ係数は、特定の信号
伝送欠陥をシミュレーションするのに好都合な非対称周
波数応答を作り出せるようにする複素数値であっても良
い。オフセット変調については、実数部（同相“Ｉ”）
及び虚数部（直角位相“Ｑ”）出力で遅延量の違うフィ
ルタを作ることが必要である。フィルタ２０６は記号値
シーケンスのアップサンプリング、即ち、個々の入力サ
ンプルに対する出力サンプルの数を、代表的には「０」
を入力データに挿入することにより増やすことを可能に
する。フィルタ２０６の作用の詳細は後に記す。

【００３５】図４において、コーダ２０２（図３に示さ
れるもの）のより詳細なブロック図を示す。入力データ
レジスタ２１０は、データ出力及びデータ入力を有し、
データ入力はＭＵＸ２００（図３に示されるもの）から
データワードを受信する。入力データレジスタ２１０の
データ出力及びフィードバックレジスタ２１６のフィー
ドバック出力は、データワードを記号コードにアドレス
入力に従ってマッピングするための参照表であるコーダ
データ表２１４を有するランダムアクセスメモリ（ＲＡ
Ｍ）２１２に結合している。ＲＡＭ２１２の記号コード
を含む記号出力は、フィードバックレジスタ２１６の入
力に供給されると同時にマップ２０４にも供給される。

【００３６】入力データレジスタ２１０のデータ出力と
フィードバックレジスタ２１６のフィードバック出力の
組み合わせがＲＡＭ２１２に与えられるＲＡＭアドレス
を形成するため、コーダ２０２に生成された記号コード
は以前に生成された記号コードに依存することもある。
入力データレジスタ２１０のデータ入力にあるデータワ
ードに対してだけではなく過去の記号コードにも対す
る、この現在の記号コードの依存性は、コーダ表２１４
において周知の状態機械概念を使って決定され、様々な
エラーコード体系はもちろん、差分コーディングのよう
な、所望の変調形式を可能にする。

【００３７】ＲＡＭ２１２の出力から選択された数のビ
ットがフィードバックレジスタ２１６へと供給され、Ｒ
ＡＭベースの状態機械を実現する。ＲＡＭアドレスを形
成するために入力データレジスタ２１０から、そしてフ
ィードバックレジスタ２１６から得るアドレスビット数
は、ユーザーにより選択可能である。かわりに、フィー
ドバックレジスタ２１６を使用不能にし、以前の記号コ
ードへの依存性を持たせずに、コーダ２０２が単にデー
タワードを記号コードにマッピングできるようにしても
良い。

【００３８】コーダ機能をコーダ２０２に実現するため
の一般的ＲＡＭベース状態機械は、データワードから記
号への変換において、予期しないレベルの多機能性を作
り出す。国際モールスコードは、本発明によるコーダ２
０２で得られる多機能性のわかりやすい例としてあげら
れる。ドットとダッシュの様々な組み合わせで構成され
る記号の集合、モールスコードは、アルファベット文字
及び数字に対する一組の記号である。この一組の記号
は、コーダデータ表２１４中に作り出される状態の組み
合わせを使って容易に定義することができる。一般のＲ
ＡＭベース状態機械アーキテクチャを使用することによ
り、モールスコードの文字や数字を作るための、専用、
もしくは特殊なハードウエアを用いる必要がなくなる。
かわりに、一組のモールスコード記号を実現するために
必要なコーダデータ表２１４を、ＲＡＭ２１２に記憶さ
れているプログラミング技術および周知の状態機械概念
に従い容易に実行できるユティリティソフトのルーチン
に従って定義することができる。

【００３９】図５では、マップ２０４及び有限インパル
ス応答（ＦＩＲ）フィルタを使って実現されたフィルタ
２０６のより詳細なブロック図が示されている。上記に
説明した通り、マップ２０４は記号コードを記号値に変
換する。記号値は、１６ビットのような高い分解能を持
つことが好ましい。フィルタ２０６では、Ｄ１、Ｄ２、
・・・Ｄ２３とラベル付けされた記号値はＭＵＸ２４０
の第一の入力で受信される。ＭＵＸ２４０の第二の入力
はゼロサンプルを受信する。ｍｏｄ（Ｎ）カウンタ２３
６は、Ｎ個のゼロサンプルをそれぞれの記号値の間に選
択的に挿入してアップサンプルされた記号値を作るため
にＭＵＸ２４０の制御入力に接続される。アップサンプ
リングはサンプリング速度と、その上にフィルタ応答を
指定できる使用可能のナイキスト帯域幅を増し、これに
より、フィルタ２０６の多機能性が増す。

【００４０】マップ２０４とフィルタ２０６の間に置か
れているのは、記号値がフィルタ２０６によりろ波され
る前の任意記号ローテーションに備える、励起関数“ｅ
ｘｐ（ｊｎφ）”を有する入力を持つ複素局部発振器２
３８である。記号値及びゼロサンプルは、レジスタの各
々が、一組の乗算器２４４及び一組の累算器２４６へと
その記憶値を供給するタップを有する、一連のシフトレ
ジスタであるアレイ２４２へと供給される。従って、ア
レイ２４２、一組の乗算器２４４そして一組の累算器２
４６はＦＩＲフィルタ２４８を形成する。

【００４１】ＦＩＲフィルタ２４８は、そのＦＩＲフィ
ルタ２４８の比較的素直な実施法を採用することによる
有益性により、本発明に従い第一の実施例として多機能
信号発生器１００を効果的に実施するために利用でき
る。ＦＩＲフィルタ２４８は、所望の周波数特性を持つ
複素信号を提供するために周知の技術に従い簡単にプロ
グラムすることができる。

【００４２】図６は、マップとフィルタの機能を組み合
わせたフィルタ２０６の第二の実施例のブロック図であ
る。第二の実施例によるフィルタ２０６は、マッピング
とろ波機能とを実施し、最初に記号コードを記号値に変
換することなく複素出力を記号コードの関数として発生
する。従ってマップ２０４は第二の実施例に従い、図３
のブロック図では省略されている。図５に示される第一
の実施例とは対照的に、第二の実施例は柔軟性とスルー
プットを改善できるような方法で実施されている。

【００４３】第二の実施例によるフィルタ２０６は、ゼ
ロ入力サンプルをアレイ３０２に配さないため、第一の
実施例と比べ、行わなければならない演算の量が劇的に
減っている。フィルタ２０６は、第一の実施例において
使われたような高分解能記号値ではなく、むしろ分解能
が低い傾向に在る記号コードをアレイ３００に記憶す
る。記号コードはクラスタとしてグループ化されて、パ
ック化されたアレイ記号コードを形成する。

【００４４】乗算オペレーションは実行時に行われるの
ではなく、全ての可能な記号の、個々のタップとの積の
表として事前に計算され、その積の表は、ＲＡＭ２１２
の中のタップ積表３０８に保存される。実行時、その結
果は積表３０８から、タップ番号と記号コードを使って
記号コードの積を探索することによりリコールすること
が出来、結果のアドレスを形成する。例えば、４
（２²）の可能な記号を有する３２（２⁵）のタップフィ
ルタでは、全ての必要な乗算器出力を記憶、検索するた
めに要するＲＡＭ２１２中のＲＡＭアドレス１７の長さ
は、７（５＋２）ビットに過ぎない。

【００４５】代表的なＲＡＭはそのＲＡＭアドレススペ
ース中により大きなアドレスビットを有するため、同時
に１つ以上のタップ積を探索することが可能である。ア
レイ３０２は、各々２ビットの幅を有する記号コード
（Ｄ１〜Ｄ２３）を格納している。近接する５個のアレ
イ３０２のエレメントがクラスタとしてグループ化され
ている。記号コード（Ｄ１〜Ｄ５）により形成される１
０ビットのアドレスは、パック化されたアレイ記号コー
ドとしてＭＵＸ３０４の第一の入力に提供されるクラス
タを形成する。その他のクラスタは、ＭＵＸ３０４の制
御入力に従って後に選択されるＭＵＸ３０４の他の入力
に送られる。このように、結果はＲＡＭ２１２中に記憶
された積表３０８から１０ビットアドレスを使ってリコ
ールすることができる。

【００４６】完成した複素出力を発生するためにはその
他のクラスタの結果もまた、第一のクラスタの結果に加
算されなければならないため、ＲＡＭ２１２の出力は、
ＲＡＭアドレス１７に従ってリコールされる際にＲＡＭ
２１２の出力を累算器３１２に現在記憶されている値へ
加算する、加算ノード３１０へと供給される。累算器３
１２中の値は、ＲＡＭ２１２からのそれぞれのクラスタ
に対する結果により増加して行く。

【００４７】リコール処理や様々なクラスタ結果の加算
を実行するために、様々なカウンタが使われる。ｍｏｄ
（Ｃ）カウンタ３１４は、クラスタの総数に達するまで
クラスタ毎に一回増分する。ｍｏｄ（Ｃ）カウンタ３１
４の出力は、次にその出力でアドレスを形成するクラス
タを選択するＭＵＸ３０４の制御入力に接続している。
ｍｏｄ（Ｃ）カウンタ３１４の出力はまた、タップクラ
スタインデックスとしてＲＡＭ２１２に送られるアドレ
スの一部をも形成する。一旦クラスタカウンタが最高ク
ラスタ数“ｃ”まで一巡、即ち、全てのクラスタの結果
が累算器３１２に加算され終わると、累算器３１２の結
果が完成されたフィルタ出力として記録され、その後累
算器３１２はクリアされ、そしてｍｏｄ（Ｉ）カウンタ
３１６が増分する。ｍｏｄ（Ｉ）カウンタ３１６は、累
算器３１２中の値がＩ値かＱ値かを示す１ビットの値を
有する。

【００４８】Ｉ値及びＱ値の両方が、複素数値を形成す
るための完成されたフィルタ出力として記録されると、
ｍｏｄ（Ｉ）カウンタ３１６は一巡し、ｍｏｄ（Ｎ）カ
ウンタ３１８が増分し、もう一方に０値が挿入されたこ
とを示す。しかし、アレイ３０２に物理的に０値が挿入
されるわけではない。というより、所望の数、Ｎ個の０
値のそれぞれに対し、１個の出力フィルタ値があたかも
０値がアレイ３０２に挿入されたかのように算出される
のだが、これは計算的により効率的な方法で行われる。
アップサンプリング処理になるようにＮ個の０値に従っ
て所望の数の計算が行われた後、新たな記号値がアレイ
３０２のクロック入力に供給され、この処理を再度開始
するために新たな記号コードがアレイ３０２にシフトさ
れる。局部発振器（ＬＯ）位相カウンタとして作動する
ｍｏｄ（Ｐ）カウンタ３２０もまた、増分する。

【００４９】ｍｏｄ（Ｉ）カウンタ３１６及びｍｏｄ
（Ｎ）カウンタ３１８の出力に、ＲＡＭアドレス１７と
してＲＡＭ２１２に供給されるアドレスの一部を構成さ
せることができる。同様に、ｍｏｄ（Ｐ）カウンタ３２
０の出力もＲＡＭ２１２にアドレスの一部として供給
し、アレイ３０２に記憶される完成された一組の記号コ
ードに複素局部発振器の効果を含ませることができる。
複素局部発振器の効果は、最新の記号の全ての可能なロ
ーテーションを含ませるようにアドレススペースを拡張
することにより、タップ積表３０８に含ませることが可
能である。

【００５０】図７において、ＲＡＭ２１２の入力に形成
されたＲＡＭアドレス１７の詳細図が示されている。図
示の通り、ＲＡＭアドレス１７は１０ビットのパック化
されたアレイ記号コード、５ビットのクラスタタップイ
ンデックス、１ビットのＩ／Ｑ、３ビットの遅延、及び
３ビットの位相を含んでいる。ＲＡＭ２１２の最高アド
レススペース幅は、ｍｏｄ（Ｉ）カウンタ３１６、ｍｏ
ｄ（Ｎ）カウンタ３１８及びｍｏｄ（Ｐ）カウンタ３２
０の出力を、ＲＡＭアドレス１７に実際に利用する場
合、実用上の上限に制限されてしまうこともある。そこ
でどの出力にＲＡＭアドレス１７を構成させるかの選択
は、タップ積表３０８を作る時に行わなければならず、
また、それは特定のニーズやアプリケーションに依存す
る。

【００５１】図８においては、本発明の実施例による、
多機能信号発生器１００のハードウエアのブロック図が
示されている。フィールドプログラマブルゲートアレイ
（ＦＰＧＡ）３５０は、リアルタイム入力１０６（図２
に示されるもの）を受信する特定用途向け集積回路（Ａ
ＳＩＣ）である。ＲＡＭ２１２は個別集積回路として、
あるいは他の集積回路の一部として実現できる。ＦＰＧ
Ａ３５０はＲＡＭ２１２に接続し、ＭＵＸ２００、コー
ダ２０２及びフィルタ２０６（図６に示されるもの）を
含む複素信号発生器１０２全体が完成する。ＲＡＭ２１
２はコーダ表２１４及びデータＲＡＭ１３２と同様、タ
ップ積表３０８も有している。リサンプラ１０４は個別
ＡＳＩＣとして実現されている。これもまたＡＳＩＣで
あるＦＰＧＡ３５２はバッファ１０８（図２に示される
もの）を実現する。複素変調器１１０、ＤＡＣ１１２、
１１４及び低域フィルタ１１６、１１８は個別部品を用
いて構築することが可能である。

【００５２】多機能信号発生器１００のハードウエアの
実現に専用マイクロプロセッサの必要は無く、また、簡
単にプログラムを書き換えたりＲＡＭ２１２の内容を変
更するだけで適合させることが可能であるため、多機能
信号発生器１００は比較的小さな回路基板もしくはモジ
ュール上に、低コストで、そして単純な製造工程により
実現できる。それぞれに多機能信号発生器１００を有す
る複数のモジュールは、様々な信号源間の同期化を要す
るマルチパスシミュレーションを含む複素スぺクトルシ
ミュレーションを生成するために容易に連結することが
可能である。

【００５３】図９において、本発明による多機能信号発
生器１００をプログラムするためのユーザーインターフ
ェース画面４００が示されている。ユーザーインターフ
ェース画面４００は、ＰＣやワークステーション上でデ
ータを入力したり表示したりするための当業者に周知の
様々なグラフィカルユーザーインターフェース技術を利
用して高度なソフトウエアに作ることができる。多機能
信号発生器１００は高い順応性を有し、従来の正弦波や
方形波を含む関数発生器信号と同様、デジタル変調信号
を含む広い範囲の複素信号を発生する能力を有する。多
機能信号発生器１００は、周知の技術により、代表的に
はＰＣやワークステーションへのインターフェースを持
ち、選択されたパラメータに従ったコンピュータ制御を
可能にしている。

【００５４】多機能信号発生器１００のプログラミング
は、ユーザーによる論理的、直観的な信号パラメータ制
御を可能にする、一組のユーザーインターフェース画面
を有したメニュー階層を利用して行うのが望ましい。図
示の通り、ユーザーインターフェース画面４００はフィ
ルタ２０６のパラメータを書き込むことができるように
メニュー階層から選ばれたものである。種々のパラメー
タはプルダウンメニューを使って数字で、或いは多くの
周知のデータ入力技術の内のいずれかにより入力するこ
とができる。パラメータ間における様々な依存性は、プ
ログラミングを簡単にするためにユーザーインターフェ
ース中で扱うことが可能である。ユーザーによるプログ
ラミングが不要な自動試験システム中の多機能信号発生
器１００のパラメータにアクセスする場合、かわりに一
組のソフトウエアライブラリ機能を設けても良い。

【００５５】多機能信号発生器１００のアーキテクチャ
を利用すれば、周波数変調（ＦＭ）、振幅変調（Ａ
Ｍ）、直交振幅変調（ＱＡＭ）、位相変調（ＰＭ）及び
位相振幅変調（ＰＡＭ）の組み合わせを要する幅広い種
類の複素信号を発生することが可能である。マップ２０
４及びフィルタ２０６には、コーダ２０２により作られ
た記号コードが直接的に記号値を表わすものとして取り
扱われるようにバイパスが設けられても良い。このよう
にすれば、多機能信号発生器１００を、出力サンプルが
直接データコードと共に送られる従来型の任意波形発生
器として使用することも可能である。

【００５６】本発明による上記の実施例の詳細には、よ
り広い側面における本発明の真意から逸脱することな
く、多くの変更が可能であることは当業者にとって明ら
かなことである。例えば、最低部品数及び容易な適合性
といった長所を損なうことなく、様々な種類の特定用途
向け集積回路（ＡＳＩＣ）で、ＦＰＧＡ３５０、３５２
を容易に代替することができる。ＲＡＭ及び特定用途向
け機能の更なる高集積化はデバイス能力が許容すれば簡
単に実現できる。直角位相（Ｑ）入力チャンネルが不要
な場合、柔軟なアーキテクチャの有益性を残したまま、
関連したＤＡＣ及びフィルタも容易に除去することがで
きる。

【００５７】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００５８】[実施態様１]フィールドカウンタ入力およ
び複数の入力を有するマルチプレクサ（２００）であっ
て、前記入力の１つは入力データを受信するためのリア
ルタイム入力（１０６）に結合され、前記マルチプレク
サは、データワードを生成するために前記フィールドカ
ウンタ入力に従って前記複数の入力中から選択する、マ
ルチプレクサと、前記マルチプレクサに結合されて前記
データワードを受信し、前記データワードに従って記号
コードを生成するコーダ（２０２）と、前記コーダから
前記記号コードを受信するよう結合され、前記記号コー
ドに従って記号値を生成するマップ（２０４）と、前記
マップに結合されて前記記号値を受信し、前記記号値を
ろ波して所望の周波数応答を有する複素出力を生成する
フィルタ（２０６）と、を備えて成る複素信号発生器
（１０２）。

【００５９】[実施態様２]前記複素出力は前記入力デー
タに従って、リアルタイムで変調されることを特徴とす
る実施態様１に記載の複素信号発生器（１０２）。

【００６０】[実施態様３]前記複数の入力のうちの一つ
はノイズ入力（１３０）に結合されて擬似ランダムデー
タを受信し、前記複数の入力のうちの他の一つはデータ
ＲＡＭ入力（１３２）に結合されて以前に記憶されたデ
ータシーケンスを受信することを特徴とする実施態様１
に記載の複素信号発生器。

【００６１】[実施態様４]前記コーダ（２０２）が、前
記データワードを受信するよう結合されたデータ入力
と、データ出力とを有する入力データレジスタ（２１
０）と、アドレス入力と記号出力とを有するＲＡＭ（２
１２）であって、記号コードを前記記号出力において生
成するために前記アドレス入力によりアドレスされるコ
ーダ表を含み、前記アドレス入力は前記データ出力に結
合されているＲＡＭと、フィードバック入力とフィード
バック出力を有し、前記フィードバック入力は前記記号
出力に結合され、前記フィードバック出力は前記アドレ
ス入力に結合されて前記コーダ表に従って前記記号コー
ドの前記データワード及び過去の記号コードに対する依
存性を有せしめるフィードバックデータレジスタ（２１
６）と、を備えて成ることを特徴とする実施態様１に記
載の複素信号発生器（１０２）。

【００６２】[実施態様５]前記フィルタ（２０６）が、
第１及び第２の入力と、制御入力及びＭＵＸ出力を有
し、前記第１の入力は記号値を受信するよう結合され、
前記第２の入力はゼロサンプルを受信するよう結合され
たＭＵＸ（２４０）と、前記制御入力に結合され、選択
的にＮ個の前記ゼロサンプルを前記記号値の間に挿入し
てアップサンプルされた前記記号値を生成するｍｏｄ
（Ｎ）カウンタ（２３６）と、前記アップサンプルされ
た記号値を受信するよう結合され、前記アップサンプル
された記号値をろ波して所望の周波特性を有する前記複
素出力を生成するＦＩＲフィルタ（２４８）と、を備え
て成ることを特徴とする、実施態様１に記載の複素信号
発生器（１０２）。

【００６３】[実施態様６]前記フィルタ（２０６）が、
前記記号コードを記憶するためのアレイ（３０２）であ
って、前記記号コードは一組のクラスタとしてグループ
化され、前記クラスタの組の各々はパック化されたアレ
イ記号コードを形成しているアレイと、前記アレイに結
合され、前記クラスタの各々を制御入力に従って受信
し、ＭＵＸ出力において前記パック化されたアレイ記号
コードを供給するＭＵＸ（３０４）と、前記ＭＵＸ出力
と前記制御入力とに結合され、前記ＭＵＸによる各クラ
スタの選択のため逐次提供するｍｏｄ（Ｃ）カウンタ
（３１４）と、アドレス入力とＲＡＭ出力とを有し、前
記アドレス入力は前記ＭＵＸ出力に結合されたＲＡＭ
（２１２）であって、タップ積表を含み、前記タップ積
表は記号コードの積を含み、前記記号コードの積は前記
ＲＡＭ出力において前記パック化されたアレイ記号コー
ドに従って提供されることを特徴とするＲＡＭと、前記
ＲＡＭ出力に結合され、前記記号コードの積を前記クラ
スタにわたって加算して前記複素出力を形成する累算器
（３１２）と、を備えて成ることを特徴とする、実施態
様１に記載の複素信号発生器（１０２）。

【００６４】[実施態様７]前記複素信号発生器が前記Ｒ
ＡＭ（２１２）及び前記ＲＡＭに結合されたＦＰＧＡ
（３５０）を利用して構築されることを特徴とする実施
態様１に記載の複素信号発生器（１０２）。

【００６５】[実施態様８]前記ＲＡＭ（２１２）が前記
タップ積表を含むことを特徴とする実施態様７に記載の
複素信号発生器（１０２）。

【００６６】[実施態様９]複素出力を発生する複素信号
発生器（１０２）と、前記複素信号発生器に結合され、
前記複素出力を受信し、前記複素出力を出力サンプリン
グ速度で生成するリサンプラ（１０４）と、前記リサン
プラからの前記複素出力を受信して、実数部サンプルと
虚数部サンプルとを生成する複素変調器（１１０）と、
前記複素変調器に結合されて前記実数部サンプルと虚数
部サンプルとをそれぞれ受信し、実数部及び虚数部出力
信号を前記出力サンプリング速度で生成する第１及び第
２のＤＡコンバータ（１１２、１１４）と、前記第１及
び第２のＤＡコンパータに結合され、前記実数部及び虚
数部出力信号をろ波する第１及び第２の低域通過フィル
タ（１１６、１１８）と、備えて成る、多機能信号発生
器（１００）。

【００６７】[実施態様１０]前記複素信号発生器が、入
力データを受信するためのリアルタイム入力（１０６）
を有し、前記複素信号発生器は前記複素信号を前記入力
データに従ってリアルタイムで変調することを特徴とす
る、実施態様９に記載の多機能信号発生器（１００）。

【００６８】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、多機能信号発生源を提供することができる。
また、異なる種類の試験信号に即座に適応できる多機能
性のあるアーキテクチャを有する信号発生源を提供する
ことができる。さらに、信号パラメータを設定すること
によって異なる種類の試験信号に適応できる多機能性の
あるアーキテクチャを有する信号発生源を提供すること
ができる。また、さらに、出力信号をリアルタイムで変
調するために入力データを受信する、リアルタイム入力
を有する信号発生源を提供することができる。

【図面の簡単な説明】

【図１】従来技術による任意波形発生器のブロック図で
ある。

【図２】本発明による多機能信号発生器のブロック図で
ある。

【図３】図２の多機能信号発生器の一部を形成する複素
信号発生器のブロック図である。

【図４】図３の複素信号発生器の一部を形成するコーダ
のブロック図である。

【図５】図３の複素信号発生器の一部を形成する、第１
の実施例におけるマップ及びフィルタのブロック図であ
る。

【図６】図３の複素信号発生器の一部を形成する、第２
の実施例におけるマップ及びフィルタのブロック図であ
る。

【図７】図６に示されるＲＡＭアドレスのより詳細を示
す図である。

【図８】図６による、第２の実施例のマップ及びフィル
タを利用した多機能信号発生器のハードウエアのブロッ
ク図である。

【図９】本発明による多機能信号発生器のプログラミン
グのためのユーザーインターフェース画面の一例を示す
図である。

【符号の説明】

１０２：複素信号発生器 １０４：リサンプラー １０６：リアルタイム入力 １０８：バッファ １１０：複素変調器 １１２、１１４：ＤＡＣ １１６、 １１８：低域通過フィルタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・エイチ・ギルフォード アメリカ合衆国ワシントン州 スタンウッ ド 40ス・アベニュー ノース・ウエスト 19227

Claims (1)

【特許請求の範囲】
1. 【請求項１】フィールドカウンタ入力および複数の入力
   を有するマルチプレクサであって、前記入力の１つは入
   力データを受信するためのリアルタイム入力に結合さ
   れ、前記マルチプレクサは、データワードを生成するた
   めに前記フィールドカウンタ入力に従って前記複数の入
   力中から選択する、マルチプレクサと、 前記マルチプレクサに結合されて前記データワードを受
   信し、前記データワードに従って記号コードを生成する
   コーダと、 前記コーダから前記記号コードを受信するよう結合さ
   れ、前記記号コードに従って記号値を生成するマップ
   と、前記マップに結合されて前記記号値を受信し、前記
   記号値をろ波して所望の周波数応答を有する複素出力を
   生成するフィルタと、を備えて成る複素信号発生器。