CN1308802A - 数字时钟恢复和选择滤波的方法 - Google Patents
数字时钟恢复和选择滤波的方法 Download PDFInfo
- Publication number
- CN1308802A CN1308802A CN99808207A CN99808207A CN1308802A CN 1308802 A CN1308802 A CN 1308802A CN 99808207 A CN99808207 A CN 99808207A CN 99808207 A CN99808207 A CN 99808207A CN 1308802 A CN1308802 A CN 1308802A
- Authority
- CN
- China
- Prior art keywords
- coefficient
- filter
- accumulator
- output valve
- arithmetical unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cigarettes, Filters, And Manufacturing Of Filters (AREA)
Abstract
根据本发明,a)为一个已提供的取样频率fa预先确定或计算具有一个特征频率fc的选择滤波器的一个原型的系数h1(n)。b)在这些点tk=Δt+k*d,其中k=0,1,…,从系数h1(n)中计算具有特征频率fc2的一个选择滤波器的系数h2(t),其中d=(fc2*fa)/f(cz*fa1),这是通过在这些点tk插补时间连续的脉冲响应h(t)的值实现的。c)选择滤波器在fa1的情况下以新的系数h2(t)工作。
Description
本发明涉及一个数字时钟恢复和选择滤波的方法,该滤波具有一个相位检测器、一个环路滤波器和一个数字振荡器。
接收数字数据的系统一般情况下需要一个恢复在信号中隐含的数据时钟信号的设备。为此,原则上存在二个端,1.时钟调节环路包含这样的电路,其提供模/数转换器(ADC)的取样时钟,(例如VCXO)。2.ADC的时钟信号同数据时钟异步。一个完整的数字调节电路通过插补法在一个时钟间隔内从ADC的原始数值中计算出取样值,这同步于数字时钟。已知这样的电路,其在基带内解决这些任务。大多数的应用在ADC之前或之后具有滤波器,这些滤波器选择应当处理的信号,也就是说抑制相邻信号或者此外抑制干扰信号。在一般情况下对于固定的带宽或者数据传输率这些滤波器是最佳的,比如表面波滤波器。关于相位线性,大部分对滤波器提出较高的要求,以便不使数据信号的脉冲波形失真。
关于在数字调制解调器中通过插补法的一个全数字的时钟恢复的基本理论已经公开于Floyd M.Gardener的文章“在数字调制解调器部分I中的插补:基础”。该文章发表于杂志IEEE关于通信的学报,1993年3月,第三期,41卷。
在现有技术中一个另外的解决开端在于,在ADC之前使用具有可控带宽的模拟滤波器。可是这个滤波器是昂贵的,并且特别是在CMOS工艺中难于集成在一个电路上。模拟滤波器原则上具有相位失真,必须通过附加电路降低该相位失真。此外ADC的取样频率必须匹配于信号带宽。一个另外的开端在于,在时钟恢复之前预先规定一个多级数字选择滤波器,并且通过插补法重新实施取样频率的细调准。在这个滤波器的每级之后把取样速率降低一个固定的因数。这个开端有这样的缺点,对于小带宽来说需要非常多的滤波级,并且滤波器因此非常昂贵。此外,固定级导致,不是所有的干扰成分都可以抑制,一般在接下来的插补法中导致耗费增加。
因此本发明的任务是,给出一个以较低费用实现的、用于数字时钟恢复和选择滤波的方法。
根据本发明通过具有权利要求1的特征的方法解决这个任务。
从属权利要求给出本发明的有益实施形式。
本发明在开始时应用了根据本发明者的“非递推的数字滤波器和计算该滤波器系数的方法”的发明的一个滤波器,并且结合一个已知的时钟恢复电路的变体,该电路具有一个插补滤波器。对此,为了附加实现一个对于数据信号的插补所必需的可变延迟,该延迟一般必须小于ADC时钟信号的周期,扩展了这个开端,从一个原型滤波器的系数中推导出滤波器系数。此外利用这个事实,滤波器带宽始终同数据传输率成比例,也就是说带宽和滤波器的抽选因数彼此以一个固定的比例关系存在。由此定量得出,对于滤波器的原始数值的计算来说提供使用的时间越多,数据传输率或者滤波器的带宽越小。另一方面,在较小带宽的情况下可是也需要更多的系数用于计算原始数值。定量意味着,不依赖于数据传输率或者滤波器带宽在算术运算时每秒始终需要相同的数目。一个适当的电路在下面说明。对于这种情况,该电路的工作时钟高于在滤波器输入端上的取样时钟,同样介绍一个费用优化的变体。
下面描述的电路解决二个任务:
1.为了抑制相邻的信号,必须实现具有一个同数据传输率成比例的带宽的低通滤波器。
2.必须通过插补法产生一个同数据传输率相位同步的输出信号,因为输入信号的取样时钟不同步于数据时钟(无载运行的振荡器)。
为了解决这二个任务,通常使用一个调节回路,其包括一个相位检测器、环路滤波器和一个数字振荡器(DTO)。振荡器作为溢出累加器实现。只要从输入信号的取样值中插补一个取样值,该取样值供给相位检测器和后面的电路,则出现溢出。这些插补值的一部分处在起振状态中-正如所希望的-在数据脉冲的中间。插补的信号通常具有一个取样频率,该频率相当于双倍的数据传输率(或者在二维数据传输的情况下,比如QPSK或QAM的符号速率)。由于二个时钟信号是异步的,必须插补的信号的取样时刻一般情况下处在输入信号的取样时刻之间。因此在溢出之后从DTO的状态中推导出一个信号,该信号在输入信号的最后取样时刻给出所希望的取样时刻的时间上的间隔。输入信号通过插补滤波器时间上必须偏移这个数值。
本发明以此解决这个任务,在从一个原型的系数中插补滤波器系数的情况下,不仅考虑所希望的带宽,而且也考虑所希望的时间上的偏移。因此也表明,该发明解决第一任务。抽选的插补滤波器的带宽必须匹配于数据传输率。为此例如可以使用环路滤波器的输出信号。在起振的状态中该信号同在所希望的插补速率和DTO的中心频率之间的差值成比例。因为预先确定这个中心频率,所以可以形成一个信号,该信号同滤波器的所追求的带宽成准确的比例。在通常情况下环路滤波器具有一个积分部分,其输出信号原则上具有同样的特性,带有这个附加的优点,该信号作为整个滤波器的输出信号主要是很少的噪声。
如果对于抽选的插补滤波器M1的带宽fc1来说需要计算具有速率fa1的原始数值的系数,则在建议的、用于计算滤波器系数的方法中,对于一个带宽fc2和一个输出速率fa2=fa1*fc2/fc1来说只需要M2=M1*fc1/fc2个系数。由此得出,在这二种情况下需要相同的处理速度,因为fa1*M1=fa2*M2。由此得出,不依赖于数据传输率始终以相同的数目在算术单元上实施滤波器计算。
对于在一个取样频率fa情况下的一个带宽fc确定原型的参数。二个特征频率原则上是任意的,可是在个别情况中必须如此小地选择fc,在考虑所选择的用于插补系数的方法情况下考虑各自应用的精度要求。如果抽选的插补滤波器应当具有一个带宽fc2-适合于按照抽选的取样速率fa2,并且在一个取样频率fa1的情况下工作,则得出一个“扩展因数”d=(fc2/fc)*(fa/fa1),也就是说原型的取样频率间隔必须“扩展”因数d。
如果应当以取样频率fa2插补数据信号的取样值,则必须使具有增量ΔI=fa2/fa1的调节环路的DTO运行(由DTO提供ΔI,见上)。对此假设,使具有取样频率fa1的DTO运行,并且在值1的情况下溢出(也就是说DTO的输出值处于0和1之间)。在溢出之后原始数值IO最高可以具有值ΔI。
与该定义有关:
原型的系数处于这个点t=n,其中n=0、1、等等。
由此得出:
所需滤波器的必须插补的系数处于这个点t=Δt+k*d,其中k=0、1等等,其中由一个调节环路确定值Δt。项k*d可以改变为k*ΔI*(fa/fc)*(fc2/fa2)=k*ΔI*r,其中r是一个恒定因子(在设计原型时确定fa/fc,并且fa2/fc2取决于问题是一个恒量)。由此同样得出t=Δt+k*d=(I0+k*ΔI)*r,其中I0+k*ΔI-不考虑噪声项-在起振状态中表示DTO的输出值。因此特别适用Δt=I0*r,也就是说溢出之后的DTO的输出值,在该值与恒量r相乘之后,作为用于插补滤波器系数的起始值使用。
下面根据在附图中描述的实施例详细阐述本发明。图示:
图1具有抽选的插补滤波器的载频恢复的一个原理电路图;
图2图1的数字振荡器的详细说明;
图3用于不仅计算滤波器系数而且也计算滤波器输出值的一个组合单元;
图4图3的一个算术单元的详细说明;
图5图4的一个MAC单元的详细说明;
图6对于这种情况的一个修改的算术单元,即至少提供输入信号的每时钟N个工作时钟使用。
图1指出了具有抽选的插补滤波器的载频恢复的一个原理电路图。描述了调节环路用于时钟恢复,该调节环路包括一个系数与滤波其计算单元10、一个相位检测器12、一个环路滤波器14和一个数字振荡器16。对此输入信号被供给系数与滤波器计算单元10,其从这些输入信号中计算输出信号。输出信号不但被供给输出端,而且也被供给相位检测器12,其再与环路滤波器14连接。环路滤波器14的输出被供给数字振荡器16。数字振荡器16输出信号“DTO输出”、“溢出指示”和“增量”用于控制系数与滤波器计算单元10。
图2指出了数字振荡器16(DTO)的详细说明。
DTO16核心包括一个具有溢出的累加器(Akkumulator)20(“绕回”,锯齿波形的输出信号)。这个累加器20由增量供给,通过环路滤波器14的输出信号于一个值Inkr0相加形成该增量。该值Inkr0对此确定DTO16的所谓中心频率。该DTO增量被进一步传送到系数计算单元10。(在这里也可以输出该值Inkr0+环路滤波器的输出信号的积分部分)。此外在每个累加器溢出的情况下通过累加器20的溢出指示22启动滤波器输出值的一个新的计算。
此外,DTO16包含一个求和单元24,在该单元中环路滤波器14的输出和值Inkr0相加。在加法器24的输出端上可以推断出值“增量”,该值相当于环路滤波器14的输出与值Inkr0的当前和。在DTO输出端26上提供累加器20的内容使用。
图3详细指出了系数与滤波器计算单元10,其用于计算滤波器输出值。
输入信号馈给多个并行工作的算术单元30。这些单元30中的每一个计算滤波器的一个将来输出值。通过原型滤波器的系数的数目确定所需单元30的数目N(N≥1/r*(原型滤波器的系数的数目)并且N是整数)。如果对一个DTO溢出信令化,则在这个时刻已经结束滤波器计算的这个算术单元30的输出值经过一个选择开关32复制在结果存储器34中。接着这个算术单元30被初始化。控制单元36核心具有一个“模计数器”,其周期性地寻址算术单元30。这个计数器随着每个DTO溢出增加。
系数与滤波器计算单元10的结构如下:输入信号被供给所有N个算术单元30。同样DTO16的输出值26和其增量信号被供给所有这些单元。附加预先规定一个具有“模计数器”的控制单元,其具有N个输出端,其中每一个有选择地与算术单元中的一个连接。在这个控制单元36中的计数器随着DTO16的溢出继续计数。同时在每个溢出的情况下为结果存储器输出指令“存入”。
图4详细指出了算术单元30。
算术单元30包含一个MAC单元40,其在图5中详细说明。以输入信号供给这个MAC单元40,并且从中提供一个输出信号给选择开关32。此外这个算术单元30具有一个带有定标器的累加器,该累加器暂存并定标DTO16的值增量和DTO16的输出值26。这些值然后被供给一个系数计算单元44,其为MAC单元40提供系数。为了这个目的系数计算单元44与一个系数存储器46连接,从中分别可以读出原型滤波器的相应系数值。
MAC单元40的结构在图5中详细说明。该MAC单元40包含一个乘法器52,输入信号和系数计算单元44的相应系数被供给该乘法器。乘法器的输出值存储在累加器50中。因此累加器50永久提供输出信号使用,该输出信号当然被供给选择开关32。通过控制单元30的选择/初始化指令复位累加器50。
算术单元30起如下作用:
如果由控制单元36选择算术单元30,则,1.复位MAC单元40的累加器50,2.以DTO16的目前的输出值26(溢出后的值)加载在系数计算单元44之前的累加器42,3.存储DTO16的目前增量值。在初始化之后,在输入信号的每个取样时钟期间累加这个增量。
在每个输入时钟期间以值“r”定标累加器42的输出值。结果定义这个情况,借助于该情况从原型滤波器的系数中必须插补一个系数(插补方法原则上是任意的)。计算的系数与当前的滤波器输入值相乘,并且接着累加。
图6指出了本发明的一个修改的实施形式,如果输入信号的每时钟提供使用至少N个工作时钟,则当然可以使用这个实施形式。在这种情况下不需要N个算术单元,而是一个唯一的乘法器152以及一个唯一的用于计算滤波器系数的单元144(包括ROM16和定标器)足够。
图6指出了一个修改的系数与滤波器计算单元10,其同样象以前在图2至5中说明的系数与滤波器计算单元10一样可以在图1的相应位置上使用。在这里输入信号仅仅被供给一个唯一的乘法器152,可是从哪里有选择地分配给N个累加器150,并且由这些累加器重新供给结果存储器134。结果存储器134当然始终含有输出信号。在这里也预先规定一个控制单元136,其与DTO16的溢出指示连接,并且包含一个“模计数器”用于控制N个存器150。在这里由系数计算单元144控制乘法器152,另一方面该系数计算单元从ROM存储器146中读出原型系数的值。附加预先规定N个累加器142,其存储用于DTO16的增量的N个不同的值和DTO16的输出值26。这些累加器也有选择地从控制单元136中获得其存入指令。
由N个累加器中的一个周期性地控制单元。N个累加器在乘法器的后面可以组合为一个电路,其包含一个加法器和N个存储单元。
Claims (11)
1.数字时钟恢复和选择滤波的方法,该滤波具有一个相位检测器、一个环路滤波器和一个数字振荡器,其特征在于如下方法步骤:
a)为一个已提供的取样频率fa预先确定或计算具有一个特征频率fc的选择滤波器的一个原型的系数h1(n)。
b)在这些点tk=Δt+k*d,其中k=0,1,…,从系数h1(n)中计算具有特征频率fc2的一个选择滤波器的系数h2(t),其中d=(fc2*fa)/(fcz*fa1),这是通过在这些点tk插补时间连续的脉冲响应h(t)的值实现的。
c)选择滤波器在fa1的情况下以新的系数h2(t)工作。
2.按照权利要求1的方法,其特征在于,为了计算Δt+k*d而考虑数字振荡器的输出值I0+k*ΔI。
3.按照权利要求1的方法,其特征在于,对于插补新系数h2(t)的起始值Δt,使用了在溢出之后与恒量r=(fa*fc2)/(fc*fa2)相乘的数字振荡器的输出值I0。
4.按照权利要求1至3之一的方法,其特征在于,一个溢出的累加器作为数字振荡器使用。
5.按照权利要求4的方法,其特征在于,由一个增量供给累加器,通过环路滤波器(14)的输出信号与一个值Inkr0相加形成该增量,该值确定数字振荡器的中心频率。
6.按照权利要求1至5之一的方法,其特征在于,一个输入信号被供给多个并行工作的算术单元,由这些算术单元计算滤波器的每一个将来的输出值,对此在数字振荡器溢出的情况下输出值选出在这个时刻已经结束计算的这个算术单元。
7.按照权利要求6的方法,其特征在于,根据选择滤波器的原型的系数的数目K按照如下条件:
N≥(K·fc·fa2)/(fa·fc2),并且N是整数
确定并行工作的算术单元的数目N。
8.按照权利要求6或7的方法,其特征在于,借助于一个模N计数器实现算术单元的选择,该计数器周期性地寻址算术单元,并且随着数字振荡器的每个溢出增加。
9.按照权利要求8的方法,其特征在于,每个算术单元包含一个累加器,如果寻址算术单元,算术单元在溢出后加载数字振荡器的输出值并且存储数字振荡器的目前增量值,则累加器被复位,对此在输入信号的每个取样时钟期间该增量累加,在每个输入时钟期间以值r=(fa·fc2)/(fc·fa2)定标累加器的输出值。
10.按照权利要求9的方法,其特征在于,累加器的定标输出值定义这个位置,在该位置上必须从原型的系数中为选择滤波器插补一个新的系数。
11.按照权利要求1至5之一的方法,其特征在于,仅仅预先规定一个系数计算单元(144),其时间顺序地计算系数,对此然后在一个乘法器(152)中时间顺序地计算滤波器输出值,并分配给N个累加器(150),各自的输入值(增量和DTO(16)的输出值)有选择地存放在N个另外的累加器(142)中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19829290.2 | 1998-06-30 | ||
DE19829290A DE19829290A1 (de) | 1998-06-30 | 1998-06-30 | Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1308802A true CN1308802A (zh) | 2001-08-15 |
Family
ID=7872573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99808207A Pending CN1308802A (zh) | 1998-06-30 | 1999-06-28 | 数字时钟恢复和选择滤波的方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6438567B2 (zh) |
EP (1) | EP1092269B1 (zh) |
JP (1) | JP2002520897A (zh) |
KR (1) | KR20010053321A (zh) |
CN (1) | CN1308802A (zh) |
AT (1) | ATE324720T1 (zh) |
DE (2) | DE19829290A1 (zh) |
WO (1) | WO2000002315A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1330152C (zh) * | 2003-08-01 | 2007-08-01 | 华为技术有限公司 | 对时分复接业务进行时钟恢复的装置及其方法 |
CN100416693C (zh) * | 2004-11-29 | 2008-09-03 | 威盛电子股份有限公司 | 具有相位选定电路的时钟数据回复电路 |
CN106918735A (zh) * | 2017-03-28 | 2017-07-04 | 辽宁大学 | 一种电流测量数据处理方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6650688B1 (en) * | 1999-12-20 | 2003-11-18 | Intel Corporation | Chip rate selectable square root raised cosine filter for mobile telecommunications |
KR100708092B1 (ko) * | 2000-06-15 | 2007-04-16 | 삼성전자주식회사 | 가변 샘플링 레이트를 이용한 녹음 및/또는 재생 장치 및그 방법 |
DE10042930B4 (de) * | 2000-08-31 | 2005-07-14 | Infineon Technologies Ag | Digitales Filter |
US6920191B2 (en) * | 2001-02-02 | 2005-07-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Estimation and compensation of the pulse-shape response in wireless terminals |
KR100421001B1 (ko) * | 2001-02-20 | 2004-03-03 | 삼성전자주식회사 | 샘플링 레이트 변환 장치 및 방법 |
US7209528B2 (en) * | 2001-06-01 | 2007-04-24 | National Semiconductor, Inc. | Over-sampling A/D converter with adjacent channel power detection |
US7047263B2 (en) * | 2001-08-14 | 2006-05-16 | Texas Instruments Incorporated | Fast-settling digital filter and method for analog-to-digital converters |
US6944640B2 (en) * | 2001-12-28 | 2005-09-13 | Intel Corporation | Progressive two-dimensional (2D) pyramid filter |
JP6075192B2 (ja) * | 2013-04-30 | 2017-02-08 | 富士通株式会社 | 電子回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786778A (en) * | 1995-10-05 | 1998-07-28 | Analog Devices, Inc. | Variable sample-rate DAC/ADC/converter system |
US6014682A (en) * | 1997-05-30 | 2000-01-11 | International Business Machines Corporation | Methods and apparatus for variable-rate down-sampling filters for discrete-time sampled systems using a fixed sampling rate |
US6009446A (en) * | 1998-02-04 | 1999-12-28 | Lsi Logic Corporation | Method and apparatus for digital filtration of signals |
-
1998
- 1998-06-30 DE DE19829290A patent/DE19829290A1/de not_active Withdrawn
-
1999
- 1999-06-28 KR KR1020007015052A patent/KR20010053321A/ko not_active Application Discontinuation
- 1999-06-28 EP EP99939960A patent/EP1092269B1/de not_active Expired - Lifetime
- 1999-06-28 WO PCT/DE1999/001877 patent/WO2000002315A2/de active IP Right Grant
- 1999-06-28 JP JP2000558608A patent/JP2002520897A/ja not_active Withdrawn
- 1999-06-28 CN CN99808207A patent/CN1308802A/zh active Pending
- 1999-06-28 DE DE59913367T patent/DE59913367D1/de not_active Expired - Lifetime
- 1999-06-28 AT AT99939960T patent/ATE324720T1/de not_active IP Right Cessation
-
2001
- 2001-01-02 US US09/752,922 patent/US6438567B2/en not_active Ceased
-
2002
- 2002-12-17 US US10/322,081 patent/USRE39283E1/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1330152C (zh) * | 2003-08-01 | 2007-08-01 | 华为技术有限公司 | 对时分复接业务进行时钟恢复的装置及其方法 |
CN100416693C (zh) * | 2004-11-29 | 2008-09-03 | 威盛电子股份有限公司 | 具有相位选定电路的时钟数据回复电路 |
CN106918735A (zh) * | 2017-03-28 | 2017-07-04 | 辽宁大学 | 一种电流测量数据处理方法 |
CN106918735B (zh) * | 2017-03-28 | 2019-07-02 | 辽宁大学 | 一种电流测量数据处理方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2000002315A3 (de) | 2000-02-24 |
EP1092269A2 (de) | 2001-04-18 |
DE19829290A1 (de) | 2000-01-05 |
JP2002520897A (ja) | 2002-07-09 |
US20010021939A1 (en) | 2001-09-13 |
WO2000002315A2 (de) | 2000-01-13 |
USRE39283E1 (en) | 2006-09-12 |
EP1092269B1 (de) | 2006-04-26 |
US6438567B2 (en) | 2002-08-20 |
DE59913367D1 (de) | 2006-06-01 |
KR20010053321A (ko) | 2001-06-25 |
ATE324720T1 (de) | 2006-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0881764B1 (en) | Digital filter | |
CA1193014A (en) | Direct digital to digital sampling rate conversion method and apparatus | |
KR930001296B1 (ko) | 보간용 시간이산 필터장치 | |
US4584659A (en) | Decimation filter arrangement | |
US5696708A (en) | Digital filter with decimated frequency response | |
US5497152A (en) | Digital-to-digital conversion using non-uniform sample rates | |
US5489903A (en) | Digital to analog conversion using non-uniform sample rates | |
CN1308802A (zh) | 数字时钟恢复和选择滤波的方法 | |
US5621404A (en) | Digital-to-digital sample rate converter | |
JP2986745B2 (ja) | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 | |
US5892468A (en) | Digital-to-digital conversion using nonuniform sample rates | |
US5331583A (en) | Running-average/decimation filter for an oversampling A/D converter | |
US20070192392A1 (en) | Decimation filter | |
JPH08265383A (ja) | 単一の補間調整フィルタを有するマルチレート受信装置およびその方法 | |
CN1150507A (zh) | 过量采样高阶调制器 | |
EP3273598B1 (en) | Asynchronous sample rate converter | |
AU745088B2 (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
EP0450817B1 (en) | Digital phase detector arrangements | |
JP2001513295A (ja) | サンプルレートコンバータ | |
EP0719477A1 (en) | Analog to digital conversion using nonuniform sample rates | |
US5506798A (en) | Digital filter and oversampling analog to digital converter employing the same | |
JPH07105762B2 (ja) | シグマデルタ変換器のデシメーションフィルタ及び同前を用いるアナログ/ディジタル変換器 | |
US6611568B2 (en) | Variable rate modulator | |
CN113141181B (zh) | 时钟数据恢复电路的数字控制电路及时钟数据恢复电路 | |
US6009446A (en) | Method and apparatus for digital filtration of signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |