JP2001513295A - サンプルレートコンバータ - Google Patents

サンプルレートコンバータ

Info

Publication number
JP2001513295A
JP2001513295A JP53763698A JP53763698A JP2001513295A JP 2001513295 A JP2001513295 A JP 2001513295A JP 53763698 A JP53763698 A JP 53763698A JP 53763698 A JP53763698 A JP 53763698A JP 2001513295 A JP2001513295 A JP 2001513295A
Authority
JP
Japan
Prior art keywords
sample
input
output
accumulator
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP53763698A
Other languages
English (en)
Other versions
JP2001513295A5 (ja
JP4376973B2 (ja
Inventor
ホルムクビスト,ペーター,ボ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of JP2001513295A publication Critical patent/JP2001513295A/ja
Publication of JP2001513295A5 publication Critical patent/JP2001513295A5/ja
Application granted granted Critical
Publication of JP4376973B2 publication Critical patent/JP4376973B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0621Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

(57)【要約】 1つのサンプルレートにおける複数の入力サンプル(X)を含む入力データストリームを、もう1つのサンプルレートにおける複数の出力サンプル(Y)を含む出力データストリームに変換するサンプルレートコンバータ(200)が説明される。このコンバータは、入力サンプルと出力サンプルの間のタイミング関係を追跡するための整数アキュムレータ(220)を利用する補間のアプローチを用いる。アキュムレータの値に基づいて、この方法は、現在の出力サンプルを計算するために、正しい入力サンプルが使用されているかどうかを決定する。もしそうならば、入力サンプルとアキュムレータ値の関数として、出力サンプルが計算される。このコンバータは対話のアプローチに基づくテーブルの堅牢さを供給し、事前にテーブルを計算して記憶する必要がなく、含まれる計算を簡単化し、数次の丸め誤差に影響されにくい。

Description

【発明の詳細な説明】 サンプルレートコンバータ 発明の分野 この発明はデジタル信号のフィールドサンプルレート変換に関する。より詳し くは、この発明は、入力サンプルと出力サンプルのタイミング関係を計算するた めに整数アキュムレータを用いるサンプルレート変換方法に関する。 発明の背景 多くの電子的アプリケーションにおいて、信号はディジタル的に表現され処理 される。ディジタル語、すなわちサンプルは、規則的な時間間隔で、データの値 を表現する。この規則的な間隔は、しばしばサンプルレートと呼ばれ、サンプル 間隔期間の逆数を表すキロヘルツ(kHz)で典型的に表現される。 データの利用可能なサンプルレートが、希望するサンプルレートと相違すると きの、種々な状況がある。サンプルデータの特性と、利用可能データと希望デー タの相違の大きさに応じて、あるアンプルレートから他のサンプルレートへ、信 号の意味を故意に変更せずに変換するために、いくつかの方法を使用できる。 サンプルレート削減の第1の一般的な技法は、デシメーションと呼ばれる。そ れは、利用可能なサンプルレートが、希望のサンプルレートの整数倍であるとき の選択法である。デシメータが、整数dにより入力サンプルを削減して、出力サ ンプルレートを生成する。入力信号に高周波成分が含まれていれば、ローパスフ ィルタで最初にこれを除去して、エイリアシング効果を防止しなければならない 。このレート削減は、d番目の出力サンプル毎に、d−1の入力を廃棄するだけ で遂行される。 デシメーションの主な欠点は、レート削減が整数に限られることである。その 上、アンチエイリアシングフィルタが必要なときは、これが非常に計算集中的な ものになるかも知れない。 サンプルレート変換の第2の一般的な方法は、補間として知られている。補間 は、整数倍によりサンプルレートを増大するために、しばしば使用される方法で ある。サンプルレートをIまで増大するために、基本補間器が、ゼロの値を有す るI−1のサンプルを、全ての入力サンプルの間に挿入する。この結果のサンプ ルは、それから、より高いレートにおいて、アンチエイリアシングローパスフィ ルタを通じて、フィルタされる。 補間法は、デシメーションと同じ基本的な欠点のいくつかを有する。レート増 大は整数に限定され、また、補間に必要なローパスフィルタリングは高価である 。 補間とデシメーションは、それ自体では、整数のサンプルレートでの変更がで きるだけである。多くの場合、これが必要なフレキシビリティを与えない。恐ら くはいくつかの段階で補間とデシメーションを組み合わせることにより、サンプ ルレート変換を微調整することが可能になる。例えば、入力サンプルレートが1 94.4kHzで、希望のサンプルレートが153.6kHzであれば、整数因 数による相違ではない。その代わりに、比率64/81により、希望のレートを 利用可能なレートに関係付けることができる。希望のサンプルレートを達成する ために、最初にデータを64の因数で補間して、それから81の因数でデシメー トする。しかしながら、大きな補間とデシメーションの因数は、必要なローパス フィルタに非常に厳しい制約を課す。フィルタの要件を小さくするために、補間 とデシメーションを、いくつかの段階で遂行する。すなわち、8で補間し、続い て9でデシメーション、続いて8で補間、続いて9でデシメーションすると、合 計で64/81変換になる。補間とデシメーションの組み合わせを使用すれば、 整数に限定されない一層広い範囲のレート変換が可能になる。しかしながら、そ うしたアプローチの大きな欠点は、フィルタリングのコストである。 入力レートと出力レートが近接しているときに有用なもう一つの技法は、線形 補間として知られている。この方法は1次線形補間のアプローチを用いて、2つ の入力サンプルおよび入力サンプルと出力サンプルの時間的相対位置の関数とし ての各出力サンプルを推定する。図1を参照すると、m番目の出力は次式により 計算される。 これらの式において、Xnはn番目の入力サンプルであり、ymはm番目の出 力サンプル、Txは入力サンプル期間、Tyは出力サンプル期間である。Txを入 力サンプル期間とすると、n番目の入力サンプルの時間は、txn=n*Tx(ある。 同様にm番目の出力サンプルの時間は、tym=m*Tyである。出力サンプル番 1次補間法の1つの欠点は、ある出力サンプルの計算に使用するためにどの特 定入力サンプルを使用すべきかを知らせるのが難しいことである。TxとTyは 整数であることが稀であり、丸め誤差が間違ったサンプルを選択する原因になり 得る。mとnが大きくなると非常に大きくなる2つの数の引き算を含むkの計算 もまた、数の正確さの限界による誤差の影響を受けやすくなる。 これらの欠点は、kの値を有するテーブルを使用することにより、緩和できる 。入力レートが194.4kHzで出力レートが153.6kHzの例により続 けると、サンプルの時間上の相対位置は、81個の入力サンプルに渡って反復す る。こうして、テーブルの中のkの値を事前に計算して記憶できる。テーブルを 使用することにより、事前に計算された値を記憶するための費用によって、全て のサンプルについてkを計算する必要をなくすことができる。事前に計算された テーブルを使用するこどの欠点は、テーブルの値を事前に計算して記憶しなけれ ばならず、これが追加のハードウェア資源を必要とすることである。同一のコン バータを、種々の入力サンプルレートと出力サンプルレートの組み合わせで使用 するときに、このことは特に問題になる。 発明の要約 この発明は、先行技術の欠点のいくつかを克服するサンプルレート変換の方法 と装置である。この発明の方法は、テーブルの事前の計算と記憶を必要とせずに 、テーブルに基づくアプローチの堅牢性を提供する補間法である。この方法はま た、包含する計算を単純化し、また丸め誤差への感度を低くする。この方法は整 数アキュムレータを使用して、他のサンプルレートでの複数の入力サンプルを含 む入力データに基づく1つのサンプルデータでの複数の出力データを含む1つの 出力データストリームを生成する。一層詳しくは、この方法は整数アキュムレー タを使用して、入力サンプルと出力サンプルの間のタイミング関係を追跡する。 アキュムレータの値に基づいて、この方法は、現在の出力サンプルを計算するた めに 正しい入力サンプルが使用されているかどうかを判定する。もしそうならば、入 力サンプルとアキュムレータ値の関数として、出力サンプルが計算される。アキ ュムレータ値を維持するために単純な整数演算を使用することにより、さもなけ れば必要とされる、非テーブルに基づくアプローチの柔軟性とコンパクトさを維 持しながら正しい入力が使用されていることの確認のための、不必要な大量の計 算を、この発明は避けることができる。 この発明の装置は、入力サンプルレジスタ、整数アキュムレータ、好ましくは ビットシフトレジスタを含み、これら全ては、この発明のサンプルレート変換方 法を実行するように構成される。 図面の簡単な説明 図1は、線形補間を描写する図面である。 図2は、この発明のサンプルレート変換法の論理的フローチャートである。 図3は、入力サンプル(...xn-3,xn-2,xn-1,xn,xn+1,...)と出力サンプル(...ym-2 ,ym-1,ym,ym+1,...)の間のタイミング関係を描写する図面である。 図4は、AがBよりも小さいことが知られているときに適用できる単純化され たサンプルレート変換法の論理的フローチャートである。 図5は、AがBよりも大きいことが知られているときに適用できる単純化され たサンプルレート変換法の論理的フローチャートである。 図6は、サンプルレートコンバータのための装置の好ましい実施例のブロック 図である。 図7は、図4の方法を使用する図6の装置のためのコントローラの好ましい実 施例の論理的フローチャートである。 発明の詳細な説明 好ましい実施例を描写する図面を参照しながら、以下にこの発明を一層詳細に 説明する。しかしながら、この発明は多くの異なった実施例を採用することがで きるものであり、本書に説明される実施例にこの発明を限定することを意図しな い。 この発明の方法は補間の変形であり、入力サンプルと出力サンプルの時間的位 置関係の計算を容易にするために整数アキュムレータ220を使用するものであ る。線形補間のために、この方法は2つの正の整数の定数AおよびBを使用して 、2つの入力サンプルと1つの出力サンプルのタイミング関係を計算する。入力 信号のサンプル期間がTxであって出力信号のサンプル期間がTyであれば、その ときはAとBが下記の方程式を満足するように、AとBが選択される。 AとBの実際の値またはサイズは、望ましい正確さのレベルとその他の考慮点 により異なる。実際、入力サンプル期間Txは、A個のステップに量子化される 。これらのステップを小さく保つ(Aを大きく保つ)ことにより、付加される量 子化雑音を小さく保つことができる。しかしながら、Aを表現するために多数の ビットを使用することは、ハードウェア資源を浪費するかもしれない。例えば、 入力信号を194.4kHzのサンプルレートで利用でき、希望する出力レート が153.6kHzであるとすると、 こうして、入力サンプル期間を64個のステップ(A=64)へ量子化したり、 または64の倍数のステップにしても、AとBが整数でありながらこの固有の比 4率を維持できる。こうして、Bが1296であれば、Aは1024であり得る 。しかしながら、Aが64の場合は、この値を表現するのに6ビットだけで済む (26=64)が、Aが1024の場合は10ビットが必要である(210=10 24)。いずれの場合も、1つの付加ビットが必要でありえることに注意された い。 1組の入力サンプルと所与の出力サンプルについて、時間的相対関係を追跡す る変数「acc」の値を反復的に計算するために、AおよびBの値が使用される 。単純な項において、accは2つの関数の働きをする。第1に、カレントの出 力サンプルを計算するために入力サンプルの正しいペアが使用されているかどう かを決定するために、accが使用される。第2に、出力サンプル値が正しく推 定されるように、入力サンプルペアの各メンバへ適当な重みを割り当てるために 、accが使用される。これらの機能をaccがどのように遂行するかの詳細は 、以下の説明により明らかになるであろう。 図2は、この発明の論理的なフローチャートである。処理の開始において、整 数アキュムレータ220がゼロにセットされ、変数mと変数nもゼロにセットさ れる(ボックス10)。変数mはカレント出力サンプルのシーケンス番号を表現 する整数カウンタである。変数nはカレント入力サンプルのシーケンス番号を表 現する整数カウンタである。下記の説明から明らかになるが、フローチャート内 のmとnの唯一の目的は、入力サンプルと出力サンプルがどのように関連するか を明らかにするこどにより、読者がアルゴリズムを理解するのに役立つことであ る。この発明を実行するのに、mもnも、記憶や計算する必要がない。 アキュムレータ220は、変数「acc」を表現する整数値を含んでいる。主 要処理ループは、アキュムレータ220内の整数値にAを加えることにより開始 する(ボックス20参照)。それからaccがゼロよりも小さいかどうかをチェ ックする(ボックス30)。もしそうならば、nを1つだけ増して(ボックス4 0)、次の入力サンプルを選択することにより、カレントの入力サンプルの役割 を仮定して、それはボックス20へ帰る。accがゼロよりも小さくなければ、 出力サンプルを計算する(ボックス50)。単純な項において、ボックス30の acc値チェックは、計算される特定の出力サンプル値が、現在のサンプル期間 、すなわち2つの現在選択されている入力値(nとn+1)の間、またはちょう ど入力サンプルXn+1にあるかどうかの決定を表現する。 この発明のために、現在の入力サンプル期間は、現在の入力サンプルから次に 続く入力サンプルまでの期間と定義される。こうして、もし入力サンプルレート が1Hzであり、現在の入力サンプルが(数列0,1,2,3,4,...nの )4番目であれば、現在の入力サンプル期間は4秒から5秒までである。 出力サンプルの計算(ボックス50)は、下記の式により逐行される。 この式は修正された線形補間式である。この式において、xnは出力サンプルの 前に起きる最後の入力サンプルであり、xn+1は出力サンプルの後の最初の入力 サンプルの値である。入力サンプルの上に直接に出力サンプルがあたる場合は、 accが整数ゼロに等しく、式は短くまとめられて、ym=(A*xn+1/A=xn+1になる 。こうして、入力サンプルに正しく対応する値xn+1が出力サンプル(ym)のた めに使用される。しかしながら、直接オーバーラップの一番最初の 場合の特例として、最初の入力サンプル(xo)と最初の出力サンプル(yo)に おいて、accはAに等しく、従ってこの式はこの場合短くまとめられて、 yo=(A*xo)/A=xoになる。 出力サンプルが計算された(ボックス50)後で、accの値がB(ボックス 60)でデクリメントされる。ボックス70で、accのこの新しい値がチェッ クされて、それがゼロよりも大きいかまたは等しいかがチェックされる。もシそ うならば、mを1つだけインクリメントして、処理がボックス50へ戻る。もし そうでないならば、そのときはmとnを1つインクリメントする(ボックス90 )。簡単な項では、ボックス70のacc値チェックは、次の出力サンプルが入 力サンプルの同一ペア内に起こるかどうかの決定を表現する。 主処理ループ(ボックス20―ボックス100)を通じて、サンプルがなくな るまで(ボックス100)処理が継続され、なくなった時点で停止する(ボック ス110)。この仕方で期間Txの入力サンプルレートが期間Tyの出力サンプル レートに変換される。 作動中のこの方法の一例として、図3を参照されたい。入力サンプルレートが 出力サンプルレートよりも速いと仮定すると、AがBよりも小さいことを意味す る。議論の便宜のために、入力サンプルレート1.4kHzと出力サンプルレー ト1.0kHzに対応して、Aが10でBが14であると仮定する。更に、この 変換処理はこの発明により進行中であり、今やサンプルxn-3とサンプルym-2を 処理中であると仮定する。この時点で、ボックス20に入り、accは−4に等 しい。ボックス20で、accが今や6(−4+10)になるように、accを ぁでインクリメントする。6は0よりも大きいので(ボックス30)、xn-3と xn-2に基づいて、出力サンプルym-2が計算される。さて、accが−8(+6 −14)に等しくなるように、14までデクリメントされる(ボックス60)。 accはゼロよりも大きくないので、主処理ループが再開する。主処理ループの この第2パスの間に、xn-3とxn-2を使用してym-1の値が計算されて、acc が−12(−8+10−14)になるように調節される。主処理ループの第3パ スにおいて、accが−2(−12+10)になるように、Aによりインクリメ ントされる。今や、accが0よりも小さく、現在の入力サン プル(この時点でxn-1)が除去されるので、次の入力サンプルxnが現在の入力 サンプルの位置を取り、accは8(−2+10)へ増加される。それからxn とxn+1を使用して出力サンプルymが計算される。主処理ループの第3パスの結 末(ボックス100)において、accは−6(8−14)に等しい。図3に示 すように、出力サンプルymを計算するのに、入力サンプルxn-1とxnでなく入 力サンプルxnとxn+1がym使用される理由は、ymがxnとxn+1の間にあるため である。 この説明から理解できるように、変数accは、入力サンプルと出力サンプル の間のタイミング関係をダイナミックに追跡するために使用される。BよりもA が小さいこの例において、ボックス30においてaccがゼロよりも小さいとき 、この入力サンプルは、「特別な」1つまたはそれ以上の位置を進められる。他 の状況において、AよりもBが小さいときは、ボックス70において、accが ゼロに等しいかまたはより大きいとき、同一の入力サンプルペアを使用して、2 つまたはそれ以上の出力サンプルを計算し得る。こうして、正しい入力サンプル ペアを使用して各所与の出力サンプルを計算されていることを検査する処理によ って、変数accが使用されることが理解できる。 もし定数Aが定数Bよりも大きい、またはその反対であることが知られていれ ば、図2のアルゴリズムを少し簡単にできる。図4は、AがBよりも小さいこと が知られているときのための簡単化されたフローチャートを示し、同一の参照番 号を使用している。図5は、AがBより大きいことが知られているときのための 簡単化された論理的なフローチャートである。図4と図5のフローチャートは、 AとBの間の関係が知られているときは、比較とループバックのステップを省略 でき、これにより処理を単純化できることを示す。 上記の処理のために、出力サンプル(ym)は定数Aによる除算を必要とする 。除算をハードウェアにインプリメンテーションするのはやや高価であるので、 代わりに1/Aを予め計算しておいて、乗算を使用することができる。より好ま しくは、代わりに、容易に割り算できる値をAのために選択しても良い。例えば 、Aが2の累乗であれば、簡単なバイナリビットシフトとして除算をインプリメ ントできる。 例示の目的のために、入力サンプルが194.4kHzで利用でき、希望する サンプルレートが153.6kHzであるとする。これは下記を意味する。 こうして、Aは64に等しくなり得るし、Bは81に等しくなり得る。そうなら ば、それから入力サンプル期間Txを64ステップに分割できる。例えばAを1 536に増加し、これに応じてBを1944に増加すれば、より大きな正確さが 得られる。しかしながら、好ましくはAを1024(210)のような2の累乗に して、従ってBを1296のようにする。Aが1024であれば、除算は、10 回のバイナリ右ジフトとしてインプリメントできる。 上記の議論は線形補間のアプローチの利用を仮定している。しかしながら、こ の発明の方法は、2次または3次またはこの分野で知られた他の方法のような、 他の線形補間アプローチをも利用できる。これら他の線形補間アプローチのいく つかは、所与の出力サンプルを計算するために、2つよりも多い入力サンプルを 使用する必要がある。2つの入力サンプルだけが必要ならば、そのときは1つの 整数アキュムレータ220を使用するだけでよい。2つよりも多い入力サンプル が必要ならば、複数の整数アキュムレータ220を使用して、入力サンプルと出 力サンプルの間の種々のタイミング関係を追跡できる。代わりに、1つのアキュ ムレータを使用しで、必要な全ての入力サンプルと計算すべき出力サンプルの間 の関係を追跡することができる。これは、1つの入力サンプルへのタイミング関 係が知られれば、他の入力サンプルへのタイミング関係は、Aの更に遠くへの整 数インクリメントであるだけだからである。もし(線形補間以外の)異なった補 間アプローチを使用すれば、各所与の出力サンプルを計算するために、異なった 公式も使用されるであろうことは明らかである。しかしながら、出力サンプル値 はそれでも、少なくとも複数の入力サンプルと1つまたはそれ以上のアキュムレ ータ値の関数であろう。 サンプルレートコンバータ200の可能なハードウェアインプリメンテーショ ンのブロック図を、図6に示す。このサンプルレートコンバータ200は、コン トローラ210、整数アキュムレータ220、マルチプレクサ230、加算器2 40、同250、減算器260、乗算器270、同280、入力サンプルレジス タ290、ビットシフタ300を含む。コントローラ210は、コンバータ20 0の全般的な機能を制御する。アキュムレータ220は、整数演算を使用して、 入力サンプルと出力サンプルの時間的位置関係を追跡する。マルチプレクサ23 0は、AとBの値について、ソース180、同190に接続されている。入力サ ンプルはレジスタ290へ逐次的に供給される。ビットシフタ300は、適当な ビットシフトを遂行して、Aによる除算を反映し、また各出力サンプルについて 出力サンプル値を出力する。 二者択一的に、コントローラ210の諸機能は、図6に示すように単一のデバ イス内に集めるよりも、むしろコンバータ200の中で分散させることができる 。また、加算器240、同250、減算器260、乗算器270、同280、入 力サンプルレジスタ290のようなコンバータ200の2つ以上の構成部品もま た、集積論理演算装置に結合できるが、これは一層高価になり得る。 図7は、図4に記述された方法のために、図6のコントローラ210の好まし いオペレーションの単純化されたフローチャートを示す。初期化すると、コント ローラ210はアキュムレータ220にクリアするように命令し、また入力サン プルレジスタ2900に第1入力サンプルをロードするように命令する(ボック ス310)。この動作が図4のボックス10に対応することに注意されたい。そ れからコントローラは、次の入力サンプルが利用可能であることを検査する(ボ ックス320)。もしそうでなければ、コントローラ210は次の入力サンプル が利用可能でなるまでループする。もしそうならば、そのときはコントローラ2 10はマルチプレクサ230に、Aをロードするように命令し、またアキュムレ ータ220にAによりインクリメントさせる(ボックス330)。この動作が図 4のボックス20に対応することに注意されたい。それからコントローラ210 はアキュムレータ220(ボックス340)の信号ビットをチェックする(ボッ クス340)。この動作が図4のボックス30に対応することに注意されたい。 符号ビットが肯定でなければ、コントローラ210は、出力サンプル(ym)を 計算させ、マルチプレクサに‐Bへスイッチさせ、アキュムレータ220に、既 存のアキュムレータ値に‐Bを加算させる(ボックス350)。これらの動作は 、図4のボックス50、同60、同90に対応する。ボックス350の後か、ま た はもしボックス340の符号ビットが否定であれば、コントローラ210は入力 サンプルレジスタ290に、次の入力サンプルをロードさせる(ボックス360 )。 図6のコンバータ200は、Aが2の累乗であるときの上記の線形補間ランプ ルレート変換の簡単なハードウェアインプリメンテーションである。コンバータ 200は、x1,x2,...xnの入力サンプルストリームのサンプルレートを 、整数演算を使用しで、異なった出力サンプルレートを有するy1,y2,... ymの出力ストリームへ変換することができる。AとBをプログラム可能な定数 にすることにより、同一のサンプルレートコンバータ200を、いくつかの異な った入力対出力比率で動作するように、プログラムできる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,GM,KE,LS,M W,SD,SZ,UG,ZW),EA(AM,AZ,BY ,KG,KZ,MD,RU,TJ,TM),AL,AM ,AT,AU,AZ,BA,BB,BG,BR,BY, CA,CH,CN,CU,CZ,DE,DK,EE,E S,FI,GB,GE,HU,IL,IS,JP,KE ,KG,KP,KR,KZ,LC,LK,LR,LS, LT,LU,LV,MD,MG,MK,MN,MW,M X,NO,NZ,PL,PT,RO,RU,SD,SE ,SG,SI,SK,TJ,TM,TR,TT,UA, UG,UZ,VN

Claims (1)

  1. 【特許請求の範囲】 1. 第1のサンプルレートにおける入力データストリームを、第2のサンプ ルレートにおける出力データストリームに変換するサンプルレート変換方法であ って、 a) 第1サンプルレートにおける複数の入力サンプルを含む入力データスト リームを受信するステップと、 b) 前記入力サンプルの補間により、第2サンプルレートにおける複数の出 力サンプルを含む出力データストリームを生成するステップと、 を含んでなり、前記生成するステップは、 i) 前記入力データストリーム内に1つまたはそれ以上の入力サンプルを選 択するステップと、 ii) 選択された入力サンプルと生成されるべき出力サンプルの間のタイミ ング関係を示す少なくとも1つのアキュムレータ合計を維持するステップであっ て、アキュムレータのこの値は常に整数である、前記ステップと、 iii) 各出力サンプルについて、前記アキュムレータ合計の関数として、 前記出力サンプルを計算するステップと、 を含む、前記サンプルレート変換方法。 2. 前記計算するステップの以前に生成されるべき出力サンプルに対して、 現在選択される入力サンプルが正しいタイミング関係を有するかどうかを判定す るために、前記アキュムレータ合計を既知の基準値と比較するステップをさらに 含む請求項1記載の方法。 3. 各アキュムレータサンプル合計が前記入力データストリーム内の1つの 異なった入力サンプルと生成されるべき出力サンプルとの間のタイミング関係を 示すような複数のアキュムレータ合計を維持するステップを更に含んでなり、前 記各アキュムレータの値が常に整数である、請求項1記載の方法。 4. 前記計算が、前記現在選択される入力サンプルの更なる関数である、請 求項1記載の方法。 5. 前記既知の基準値がゼロである、請求項2記載の方法。 6. 第1のサンプルレートにおける入力データストリームを、第2のサンプ ルレートにおける出力データストリームに変換するサンプルレート変換方法であ って、 a) 第1サンプルレートにおける複数の入力サンプルを含む入力データスト リームを受信するステップと、 b) 前記入力サンプルの線形補間により、第2サンプルレートにおける複数 の出力サンプルを含む出力データストリームを生成するステップと、 を含んでなり、前記生成するステップは、 i) 前記入力データストリーム内の現在の入力サンプルと生成されるべき出 力サンプルの間のタイミング関係を示す少なくとも1つのアキュムレータ合計を 維持するステップであって、アキュムレータのこの値は常に整数である、前記ス テップと、 ii) 各出力サンプルについて、前記アキュムレータ合計の関数として、前 記出力サンプルを計算するステップと、 を含む、前記サンプルレート変換方法。 7. 前記計算するステップ以前の現在の入力サンプル期間内に、生成される べき前記出力サンプルが入るかどうかを決定するために、前記アキュムレータ合 計を既知の基準値と比較するステップを更に含んでなる請求項6記載の方法。 8. 前記計算は、前記現在の入力サンプルと前記次の入力サンプルの更なる 関数である、請求項6記載の方法。 9. 請求項8の方法であって、更に、 a) 整数値AおよびBを、比率A/BがTx/Tyに等しく、Txが入力サン プル期間であり、Tyが出力サンプル期間であるように設立するステップと、 b) m番目の出力サンプル値Ymを、式 により計算するステップであって、ここでLは前記アキュムレータの現在の値で あり、Xnは現在の入力サンプルの値であり、Xn+1はXnの後に続く入力サンプ ルの値である、前記ステップを含んでなる前記方法。 10. 1つの出力サンプル値を計算した後に、前記アキュムレータをBによ りデクリメントするステップを更に含んでなる請求項9記載の方法。 11. 1つの出力サンプル値を計算する以前に、前記アキュムレータをAに よりデクリメントするステップを更に含んでなる請求項9記載の方法。 12. Aが2の累乗である、請求項9記載の方法。 13. 前記既知の基準値がゼロである、請求項7記載の方法。 14. 第1のサンプルレートにおける入力データストリームを、第2のサン プルレートにおける出力データストリームに変換するサンプルレート変換方法で あって、 a) 第1サンプルレートにおける複数の入力サンプルを含む入力データスト リームを受信するステップと、 b) 前記入力サンプルの線形補間により、第2サンプルレートにおける複数 の出力サンプルを含む出力データストリームを生成するステップと、 を含んでなり、前記生成するステップは、 i) 整数値AおよびBを、比率A/BがTx/Tyに等しく、Txが入力サン プル期間であり、Tyが出力サンプル期間であるように設立するステップと、 ii) 前記入力データストリーム内の現在の入力サンプルと生成されるべき 出力サンプルの間のタイミング関係を示す1つのアキュムレータ合計を維持する ステップであって、アキュムレータのこの値は常に整数である、前記ステップと 、 iii) 生成すべき各出力サンプルが現在の入力期間内に入るかどうかを決 定するために、各出力サンプルについて、アキュムレータ合計を既知の基準値と 比較するステップであって、もしそうならば前記出力サンプルをアキュムレータ 合計の関数として計算して、また次式に従って次の入力サンプルを計算し、 ここでYmがm番目の出力サンプルであり、Lが前記アキュムレータの現在の値 であり、Xnが現在の入力サンプルの値であり、Xn+1はXnの後に続く入力サン プルの値である、前記ステップと、 iv) 最初にLをゼロにセットして、それから最初の出力サンプルを計算す る以前に、AによりLをインクリメントし、各出力サンプル値を計算した後に、 BによりLをデクリメントするステップと、 を含む前記サンプルレート変換方法。 15. Aが2の累乗である、請求項14記載の方法。 16. 前記既知の基準値がゼロである、請求項14記載の方法。 17. 最初のサンプルレートで複数の入力サンプルを含む入力データストリ ームを、第2のサンプルレートで複数の出力サンプルレートを含む出力データス トリームに変換するサンプルレート変換装置であって、 a) 入力サンプルレジスタと、 b) 整数演算を使用して入力サンプルと出力サンプルの間のタイミング関係 を計算する少なくとも1つの整数アキュムレータと、 を含んでなり、前記出力サンプルの各々の値は、前記アキュムレータ合計と複 数の前記入力サンプルの関数である、前記サンプルレート変換装置。 18. 請求項17記載の装置であって、前記計算は下記の式により、 ここで、Ymは前記m番目の出力サンプルの値であり、Lは前記アキュムレータ の現在の値であり、Xnは現在の入力サンプルの値であり、Xn+1はXnの後に続 く値であり、Aは整数値であって、Aと整数値Bが、Tx対TyのA対Bの比率を 有し、Txが入力サンプル期間であり、Tyが出力サンプル期間である、前記装置 。 19. 前記計算の除算部のために、ビットシフタを更に含んでなる請求項1 7記載の装置。
JP53763698A 1997-02-26 1998-01-16 サンプルレートコンバータ Expired - Lifetime JP4376973B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/806,853 1997-02-26
US08/806,853 US5818888A (en) 1997-02-26 1997-02-26 Sample rate converter
PCT/US1998/000832 WO1998038766A1 (en) 1997-02-26 1998-01-16 Sample rate converter

Publications (3)

Publication Number Publication Date
JP2001513295A true JP2001513295A (ja) 2001-08-28
JP2001513295A5 JP2001513295A5 (ja) 2005-09-08
JP4376973B2 JP4376973B2 (ja) 2009-12-02

Family

ID=25194979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53763698A Expired - Lifetime JP4376973B2 (ja) 1997-02-26 1998-01-16 サンプルレートコンバータ

Country Status (12)

Country Link
US (1) US5818888A (ja)
EP (1) EP0963633B1 (ja)
JP (1) JP4376973B2 (ja)
KR (1) KR100386549B1 (ja)
CN (1) CN1126320C (ja)
AU (1) AU732601B2 (ja)
BR (1) BR9807771B1 (ja)
EE (1) EE9900368A (ja)
ES (1) ES2264193T3 (ja)
HK (1) HK1026989A1 (ja)
MY (1) MY123934A (ja)
WO (1) WO1998038766A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6092126A (en) * 1997-11-13 2000-07-18 Creative Technology, Ltd. Asynchronous sample rate tracker with multiple tracking modes
WO2000019718A1 (fr) * 1998-09-28 2000-04-06 Matsushita Electric Industrial Co., Ltd. Procede de traitement de donnees, processeur de donnees et support d'enregistrement de programmes
FR2792800B1 (fr) 1999-04-23 2001-05-25 Sagem Procede pour relier deux reseaux de transmission de donnees numeriques a rythmes differents, dispositif d'adaptation de debit pour la mise en oeuvre du procede et combine et base telephonique comportant le dispositif
US7280878B1 (en) 1999-10-27 2007-10-09 Creative Technology Ltd Sample rate converter having distributed filtering
US6865241B1 (en) 1999-12-15 2005-03-08 Lexmark International, Inc. Method and apparatus for sampling digital data at a virtually constant rate, and transferring that data into a non-constant sampling rate device
US6362755B1 (en) 2000-04-18 2002-03-26 Sigmatel, Inc. Method and apparatus for sample rate conversion and applicants thereof
US6590510B2 (en) 2000-06-16 2003-07-08 Lionel Jacques Woog Sample rate converter
US6584162B1 (en) * 2000-07-31 2003-06-24 Sigmatel, Inc. Method and apparatus sample rate conversions in an analog to digital converter
US6512468B1 (en) 2001-08-03 2003-01-28 Agere Systems Inc. System and method for increasing sample rate converter filter coefficient derivation speed
FR2858891B1 (fr) * 2003-08-11 2005-10-28 St Microelectronics Sa Convertisseur de taux d'echantillonnage a augmentation ou diminution du taux d'echantilonnage
EP1526478A3 (en) * 2003-10-22 2006-04-26 Sony Corporation Data processing apparatus, data processing method, program and recording medium for interpolating data
US7456762B1 (en) * 2007-03-21 2008-11-25 Altera Corporation Scaling of sampling position in sample rate converter
CN101764611B (zh) * 2008-12-26 2013-03-27 展讯通信(上海)有限公司 一种采样率转换方法和装置
CN102420611B (zh) * 2011-01-24 2014-09-17 展讯通信(上海)有限公司 一种数字信号的采样率转换方法及装置
JP5845934B2 (ja) * 2012-01-30 2016-01-20 株式会社Jvcケンウッド 非同期サンプリング周波数変換装置、変換方法、及び、プログラム
CN103487651A (zh) * 2013-09-24 2014-01-01 国家电网公司 一种基于fpga+dsp的apf控制器的采样数据处理方法
CN104159177A (zh) * 2014-07-16 2014-11-19 浙江航天长峰科技发展有限公司 一种基于屏幕录制的音频录制系统及方法
CN106972840B (zh) * 2017-02-28 2020-05-05 深圳市鼎阳科技股份有限公司 一种采样率转换方法与装置
CN108844622B (zh) * 2018-07-11 2019-08-06 中国科学院地质与地球物理研究所 一种多采样率振动数据记录方法及装置
CN110212889B (zh) * 2019-05-29 2020-11-13 北京机电工程研究所 一种数字信号采样装置及方法
US20230422062A1 (en) * 2022-06-28 2023-12-28 Viavi Solutions Inc. Variable arbitrary resampler method for base station test system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
US4313173A (en) * 1980-06-10 1982-01-26 Bell Telephone Laboratories, Incorporated Linear interpolator
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
US4692931A (en) * 1984-10-31 1987-09-08 Nec Corporation Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable
JP3041564B2 (ja) * 1993-01-07 2000-05-15 日本プレシジョン・サーキッツ株式会社 サンプリングレートコンバータ
GB2267192B (en) * 1992-05-21 1995-09-27 Sony Broadcast & Communication Sampling frequency conversion
US5513209A (en) * 1993-02-26 1996-04-30 Holm; Gunnar Resampling synchronizer of digitally sampled signals
DE4326427A1 (de) * 1993-08-06 1995-02-09 Thomson Brandt Gmbh Digitaler Abtastratenumsetzer
US5497152A (en) * 1993-09-13 1996-03-05 Analog Devices, Inc. Digital-to-digital conversion using non-uniform sample rates
JPH07235861A (ja) * 1993-12-08 1995-09-05 Nokia Mobile Phones Ltd 加重平均を使用したサンプリング周波数変換方法
US5617088A (en) * 1994-01-26 1997-04-01 Sony Corporation Sampling frequency converting device and memory address control device
US5512895A (en) * 1994-04-25 1996-04-30 Teradyne, Inc. Sample rate converter
DE69428987T2 (de) * 1994-07-25 2002-04-04 Matsushita Electric Industrial Co., Ltd. Digital/Digital-Abtastratenumsetzer
CA2160045C (en) * 1994-10-13 1999-04-27 Thad J. Genrich Parallel cascaded integrator-comb filter
US5610942A (en) * 1995-03-07 1997-03-11 Chen; Keping Digital signal transcoder and method of transcoding a digital signal
US5606319A (en) * 1995-08-07 1997-02-25 Motorola, Inc. Method and apparatus for interpolation and noise shaping in a signal converter
US5731769A (en) * 1995-12-04 1998-03-24 Motorola, Inc. Multi-rate digital filter apparatus and method for sigma-delta conversion processes

Also Published As

Publication number Publication date
WO1998038766A1 (en) 1998-09-03
CN1249093A (zh) 2000-03-29
KR100386549B1 (ko) 2003-06-02
HK1026989A1 (en) 2000-12-29
US5818888A (en) 1998-10-06
BR9807771A (pt) 2000-02-22
EP0963633A1 (en) 1999-12-15
EP0963633A4 (en) 2000-10-04
CN1126320C (zh) 2003-10-29
ES2264193T3 (es) 2006-12-16
EP0963633B1 (en) 2006-07-05
KR20000075568A (ko) 2000-12-15
JP4376973B2 (ja) 2009-12-02
BR9807771B1 (pt) 2010-05-18
AU732601B2 (en) 2001-04-26
AU6027498A (en) 1998-09-18
MY123934A (en) 2006-06-30
EE9900368A (et) 2000-04-17

Similar Documents

Publication Publication Date Title
JP2001513295A (ja) サンプルレートコンバータ
US5471411A (en) Interpolation filter with reduced set of filter coefficients
US5457456A (en) Data converter with programmable decimation or interpolation factor
EP0151829B1 (en) Interpolating filter arrangement with irrational ratio between the input and the output sampling frequencies
US7262716B2 (en) Asynchronous sample rate converter and method
US5513209A (en) Resampling synchronizer of digitally sampled signals
EP0099600B1 (en) Decimation filter arrangement
US6061410A (en) Frequency ratio estimation arrangement and method thereof
US7515072B2 (en) Method and apparatus for converting PCM to PWM
US6005901A (en) Arrangement for asynchronous decimation using a frequency ratio estimator and method thereof
JP2986745B2 (ja) 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法
JP3089104B2 (ja) 移動平均フィルタ、及びこれを用いたa/d変換器
EP0865158A2 (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
JPH07112144B2 (ja) デジタル・フィルタ
JP2002506603A (ja) 多項式補間を用いたサンプルレート変換器
US6411238B1 (en) Digital to analog converter with step voltage generator for smoothing analog output
JPH05206957A (ja) シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ/ディジタル変換器
US6486813B1 (en) Oversampling circuit digital/analog converter
JP4276258B2 (ja) 速度とフレキシビリティを最大にするためにハードウエアとソフトウエアを用いてサンプルレートコンバータを実装するシステム及び方法
JP3172046B2 (ja) サンプリングレートコンバータ
JP3258938B2 (ja) デシメーションフィルタ
JP2004129072A (ja) サンプリング周波数変換装置およびサンプリング周波数変換方法
JPH11122079A (ja) 標本化周波数変換装置
JPH0650808B2 (ja) Fm検波器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090317

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090525

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20090707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term