JP2986745B2 - 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 - Google Patents
複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法Info
- Publication number
- JP2986745B2 JP2986745B2 JP8279720A JP27972096A JP2986745B2 JP 2986745 B2 JP2986745 B2 JP 2986745B2 JP 8279720 A JP8279720 A JP 8279720A JP 27972096 A JP27972096 A JP 27972096A JP 2986745 B2 JP2986745 B2 JP 2986745B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- phase
- timing error
- filters
- group delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0264—Filter sets with mutual related characteristics
- H03H17/0273—Polyphase filters
- H03H17/0275—Polyphase filters comprising non-recursive filters
Description
【０００１】
【発明の属する技術分野】本発明は複合位相濾波器とこ
れを用いたタイミング誤差補償装置及びその方法に係
り、特にサンプリングされたデータに対してサンプリン
グ周期より短い周期に対する位相誤差、タイミング誤差
及び群遅延特性を補う複合位相濾波器とこれを用いたタ
イミング誤差補償装置及びその方法に関する。
れを用いたタイミング誤差補償装置及びその方法に係
り、特にサンプリングされたデータに対してサンプリン
グ周期より短い周期に対する位相誤差、タイミング誤差
及び群遅延特性を補う複合位相濾波器とこれを用いたタ
イミング誤差補償装置及びその方法に関する。
【０００２】
【従来の技術】記録媒体の急速な記録密度の増加は相対
的により早い処理速度を求めるようになり、既存のアナ
ログ信号処理方法から脱皮しディジタル信号処理方法を
用いるようになった。記録系または送信側では画像及び
音声信号をサンプリング周波数にてサンプリングしディ
ジタル信号に変換した後、この変換されたディジタル信
号を符号化して伝送したり記録媒体に蓄える。
的により早い処理速度を求めるようになり、既存のアナ
ログ信号処理方法から脱皮しディジタル信号処理方法を
用いるようになった。記録系または送信側では画像及び
音声信号をサンプリング周波数にてサンプリングしディ
ジタル信号に変換した後、この変換されたディジタル信
号を符号化して伝送したり記録媒体に蓄える。
【０００３】再生系または受信側では記録媒体またはチ
ャンネルを通して伝送された信号をディジタル信号処理
して元の信号に再生する。この際、伝送された信号をデ
ィジタル信号処理する時に発生するサンプリング位相誤
差、タイミング誤差などを補うために色々な方法が提示
されている。提示された方法のうち一例として、ディジ
タルＰＬＬ（フェーズ ロックドループ）回路を用いる
場合、高い動作周波数とフィードバックループを有する
ので高精度を要するディジタルＰＬＬ回路を実際に具現
することは難しい。
ャンネルを通して伝送された信号をディジタル信号処理
して元の信号に再生する。この際、伝送された信号をデ
ィジタル信号処理する時に発生するサンプリング位相誤
差、タイミング誤差などを補うために色々な方法が提示
されている。提示された方法のうち一例として、ディジ
タルＰＬＬ（フェーズ ロックドループ）回路を用いる
場合、高い動作周波数とフィードバックループを有する
ので高精度を要するディジタルＰＬＬ回路を実際に具現
することは難しい。
【０００４】一方、ディジタル信号の処理時、サンプリ
ング周期を有する群遅延回路はＤフリップフロップのよ
うな遅延素子を用いて構成することができる。ところ
が、群遅延がサンプリング周期以下を有する回路は濾波
器を用いて初めて使用可能になる。群遅延がサンプリン
グ周期以下を有する回路として一番よく知られた回路と
しては９０°の移相特性を有するヒルベルト濾波器が挙
げられる。サンプリング周期を正規化した時、ヒルベル
ト濾波器はサンプリング周期の１／２に当たる群遅延特
性を有する。濾波器の群遅延というのは、濾波器を通過
した信号がどのぐらい遅延して出力されるかを示す特性
であって、濾波器の位相特性を微分した値となる。ここ
で、現在の入力信号で位相誤差が発生するとその信号自
体が基準時間より遅延又は先立つ特性を有するので、位
相誤差は群遅延誤差と同じ概念であると言える。但し、
いかなる値（位相または時間）を媒介変数として用いた
かということに差がある。
ング周期を有する群遅延回路はＤフリップフロップのよ
うな遅延素子を用いて構成することができる。ところ
が、群遅延がサンプリング周期以下を有する回路は濾波
器を用いて初めて使用可能になる。群遅延がサンプリン
グ周期以下を有する回路として一番よく知られた回路と
しては９０°の移相特性を有するヒルベルト濾波器が挙
げられる。サンプリング周期を正規化した時、ヒルベル
ト濾波器はサンプリング周期の１／２に当たる群遅延特
性を有する。濾波器の群遅延というのは、濾波器を通過
した信号がどのぐらい遅延して出力されるかを示す特性
であって、濾波器の位相特性を微分した値となる。ここ
で、現在の入力信号で位相誤差が発生するとその信号自
体が基準時間より遅延又は先立つ特性を有するので、位
相誤差は群遅延誤差と同じ概念であると言える。但し、
いかなる値（位相または時間）を媒介変数として用いた
かということに差がある。
【０００５】一般に、ディジタル濾波器においてサンプ
リング周期より小さい所定の小数点以下の群遅延に対し
ては、周波数及び位相特性に応じて逆フーリエ変換を用
い補償濾波器を設計して位相誤差を補った。ところが、
このような方法は時間により群遅延特性が変動するシス
テムには適用できないという問題点があった。
リング周期より小さい所定の小数点以下の群遅延に対し
ては、周波数及び位相特性に応じて逆フーリエ変換を用
い補償濾波器を設計して位相誤差を補った。ところが、
このような方法は時間により群遅延特性が変動するシス
テムには適用できないという問題点があった。
【０００６】
【発明が解決しようとする課題】本発明はディジタル信
号処理時に発生するサンプリング周期より短い時間に応
じて変動する、即ち、時変遅延特性を補う複合位相濾波
器を提供することにその目的がある。本発明の他の目的
は相異なる群遅延特性を有する複数の低域通過ＦＩＲ
（Finite Impulse Response)濾波器よりなる複合位相濾
波器を提供することである。
号処理時に発生するサンプリング周期より短い時間に応
じて変動する、即ち、時変遅延特性を補う複合位相濾波
器を提供することにその目的がある。本発明の他の目的
は相異なる群遅延特性を有する複数の低域通過ＦＩＲ
（Finite Impulse Response)濾波器よりなる複合位相濾
波器を提供することである。
【０００７】本発明の更に他の目的は相異なる群遅延特
性を有し、カイザーウインドー方法を用いた複数のＦＩ
Ｒ低域通過濾波器よりなる複合位相濾波器を提供するこ
とである。本発明の更に他の目的は簡単な構成を有する
複合位相濾波器を用いてディジタル信号処理時に発生す
るサンプリング周期より短いタイミング誤差及び位相誤
差を補うタイミング誤差補償装置を提供することであ
る。
性を有し、カイザーウインドー方法を用いた複数のＦＩ
Ｒ低域通過濾波器よりなる複合位相濾波器を提供するこ
とである。本発明の更に他の目的は簡単な構成を有する
複合位相濾波器を用いてディジタル信号処理時に発生す
るサンプリング周期より短いタイミング誤差及び位相誤
差を補うタイミング誤差補償装置を提供することであ
る。
【０００８】本発明の更に他の目的はディジタル信号処
理時に発生するサンプリング周期より短いタイミング誤
差及び位相誤差を補うタイミング誤差補償方法を提供す
ることである。
理時に発生するサンプリング周期より短いタイミング誤
差及び位相誤差を補うタイミング誤差補償方法を提供す
ることである。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明の複合位相濾波器はサンプリング周波数をＦ
ｓとし、ｎは正数である時、Ｆｓ／２ｎの通過帯域を有
する母体濾波器のインパルス応答を求め、前記求められ
たインパルス応答を２＊π／ｎずつの位相差を有する複
数のクロックにて再サンプリングして求めたインパルス
応答をそれぞれ有し、互いに相異なる群遅延特性を持っ
た複数の要素濾波器から構成される濾波器集合よりなる
ことを特徴とする。
に、本発明の複合位相濾波器はサンプリング周波数をＦ
ｓとし、ｎは正数である時、Ｆｓ／２ｎの通過帯域を有
する母体濾波器のインパルス応答を求め、前記求められ
たインパルス応答を２＊π／ｎずつの位相差を有する複
数のクロックにて再サンプリングして求めたインパルス
応答をそれぞれ有し、互いに相異なる群遅延特性を持っ
た複数の要素濾波器から構成される濾波器集合よりなる
ことを特徴とする。
【００１０】且つ、本発明によるタイミング誤差補償装
置は入力信号のタイミング誤差を補う装置において、入
力信号のタイミング誤差を検出する位相検出手段と、入
力信号を遅延し直列に連結された複数の遅延器と、濾波
器集合の各要素濾波器別に濾波器係数が蓄えられてお
り、前記検出された位相誤差及びタイミング誤差に対応
する群遅延を補う濾波器の係数を出力するメモリと、前
記メモリから読出された濾波器の係数と、現在入力デー
タと前記遅延器の出力をそれぞれ乗算する複数の乗算器
と、前記複数の乗算器の出力を加算する加算回路とによ
り一定な増分を有しながら相異なる群遅延特性を有する
濾波器集合を構成し、前記検出された位相誤差及びタイ
ミング誤差に対応する群遅延を補うために選択された前
記濾波器集合のうち一つの要素濾波器により入力信号を
濾波する複合位相濾波器を含むことを特徴とする。
置は入力信号のタイミング誤差を補う装置において、入
力信号のタイミング誤差を検出する位相検出手段と、入
力信号を遅延し直列に連結された複数の遅延器と、濾波
器集合の各要素濾波器別に濾波器係数が蓄えられてお
り、前記検出された位相誤差及びタイミング誤差に対応
する群遅延を補う濾波器の係数を出力するメモリと、前
記メモリから読出された濾波器の係数と、現在入力デー
タと前記遅延器の出力をそれぞれ乗算する複数の乗算器
と、前記複数の乗算器の出力を加算する加算回路とによ
り一定な増分を有しながら相異なる群遅延特性を有する
濾波器集合を構成し、前記検出された位相誤差及びタイ
ミング誤差に対応する群遅延を補うために選択された前
記濾波器集合のうち一つの要素濾波器により入力信号を
濾波する複合位相濾波器を含むことを特徴とする。
【００１１】且つ、本発明によるタイミング誤差補償方
法は入力信号のタイミング誤差を補う方法において、
（ａ）符号が相反される隣接した二つのサンプルデータ
の絶対値を用いて入力信号の位相誤差及びタイミング誤
差を検出する段階と、（ｂ）サンプリング周波数をＦｓ
とし、ｎは正数である時、Ｆｓ／２ｎの通過帯域を有す
る母体濾波器のインパルス応答特性を求める段階と、
（ｃ）前記求められたインパルス応答特性を２＊π／ｎ
ずつの位相差を有する複数のクロックにて再サンプリン
グする段階と、（ｄ）前記再サンプリングして求められ
る各インパルス応答を各要素濾波器の伝達特性にして相
異なる群遅延特性を有する一連の濾波器集合を生成する
段階と、（ｅ）前記（ａ）段階で検出された位相誤差及
びタイミング誤差に対応した群遅延を補うために前記
（ｄ）段階で生成された濾波器集合のうち一つの濾波器
を選択する段階と、（ｆ）前記入力信号を前記（ｅ）段
階で選択された濾波器により濾波する段階とを含むこと
を特徴とする。
法は入力信号のタイミング誤差を補う方法において、
（ａ）符号が相反される隣接した二つのサンプルデータ
の絶対値を用いて入力信号の位相誤差及びタイミング誤
差を検出する段階と、（ｂ）サンプリング周波数をＦｓ
とし、ｎは正数である時、Ｆｓ／２ｎの通過帯域を有す
る母体濾波器のインパルス応答特性を求める段階と、
（ｃ）前記求められたインパルス応答特性を２＊π／ｎ
ずつの位相差を有する複数のクロックにて再サンプリン
グする段階と、（ｄ）前記再サンプリングして求められ
る各インパルス応答を各要素濾波器の伝達特性にして相
異なる群遅延特性を有する一連の濾波器集合を生成する
段階と、（ｅ）前記（ａ）段階で検出された位相誤差及
びタイミング誤差に対応した群遅延を補うために前記
（ｄ）段階で生成された濾波器集合のうち一つの濾波器
を選択する段階と、（ｆ）前記入力信号を前記（ｅ）段
階で選択された濾波器により濾波する段階とを含むこと
を特徴とする。
【００１２】
【発明の実施の形態】以下、本発明の実施例を添付した
図面に基づき詳細に説明する。まず、本発明の理解を助
けるために本発明で提案している複合位相濾波器の定義
と概念を説明することにする。本発明の複合位相濾波器
は一つの母体濾波器の伝達函数から分離された濾波器の
集合であり、分離された各濾波器（以下、要素濾波器と
いう）は相異なる群遅延特性を有しながら、この群遅延
は一定な増分を有する。
図面に基づき詳細に説明する。まず、本発明の理解を助
けるために本発明で提案している複合位相濾波器の定義
と概念を説明することにする。本発明の複合位相濾波器
は一つの母体濾波器の伝達函数から分離された濾波器の
集合であり、分離された各濾波器（以下、要素濾波器と
いう）は相異なる群遅延特性を有しながら、この群遅延
は一定な増分を有する。
【００１３】即ち、この複合位相濾波器を構成している
複数の各要素濾波器は補間理論に基づき設計し、所定の
低域通過帯域で各要素濾波器は同一な振幅特性と相異な
る値の群遅延を有しながら与えられた範囲内で線形性を
保つ。即ち、複合位相濾波器は相異なる群遅延特性と同
一な振幅特性を有する線形濾波器との集合と言える。こ
こで、母体濾波器とはＬ＊ｎタップを有し遮断周波数が
１／ｎであるＦＩＲ低域通過濾波器であり、この母体濾
波器の伝達函数の周波数特性は図１に示された通りであ
る。
複数の各要素濾波器は補間理論に基づき設計し、所定の
低域通過帯域で各要素濾波器は同一な振幅特性と相異な
る値の群遅延を有しながら与えられた範囲内で線形性を
保つ。即ち、複合位相濾波器は相異なる群遅延特性と同
一な振幅特性を有する線形濾波器との集合と言える。こ
こで、母体濾波器とはＬ＊ｎタップを有し遮断周波数が
１／ｎであるＦＩＲ低域通過濾波器であり、この母体濾
波器の伝達函数の周波数特性は図１に示された通りであ
る。
【００１４】図１に示された周波数特性を有する母体濾
波器のインパルス応答特性は図２に示された通りであ
る。図２に示された母体濾波器のインパルス応答特性を
２π／ｎの位相を有するクロックにて１／ｎにデシメー
ト(decimate)すると、...,−ｎ番目，０番目（中央タッ
プ），ｎ番目，２ｎ番目,...のサンプルデータを有する
第１濾波器と、...,−ｎ＋１番目，一番目，ｎ＋１番
目，２ｎ＋１番目,...のサンプルデータを有する第２濾
波器ないし...,−１番目，ｎ−１番目，２ｎ−１番
目,...のサンプルデータを有する第ｎ濾波器よりなるｎ
個の要素濾波器を構成することができる。
波器のインパルス応答特性は図２に示された通りであ
る。図２に示された母体濾波器のインパルス応答特性を
２π／ｎの位相を有するクロックにて１／ｎにデシメー
ト(decimate)すると、...,−ｎ番目，０番目（中央タッ
プ），ｎ番目，２ｎ番目,...のサンプルデータを有する
第１濾波器と、...,−ｎ＋１番目，一番目，ｎ＋１番
目，２ｎ＋１番目,...のサンプルデータを有する第２濾
波器ないし...,−１番目，ｎ−１番目，２ｎ−１番
目,...のサンプルデータを有する第ｎ濾波器よりなるｎ
個の要素濾波器を構成することができる。
【００１５】従って、１／ｎの遮断周波数を有する低域
通過濾波器のインパルス応答を１／ｎにデシメートしデ
シメーションクロックの位相を２π／ｎずつ増加させな
がらｎ番のデシメーションを行うと、デシメートされた
各要素濾波器の周波数特性は図３に示されたように全帯
域通過濾波器の特性を有する。この際、デシメートされ
たｎ個の要素濾波器の各インパルス応答は要素濾波器の
係数として見なされ、この際、デシメーションクロック
の位相は群遅延特性に比例する関係を有する。
通過濾波器のインパルス応答を１／ｎにデシメートしデ
シメーションクロックの位相を２π／ｎずつ増加させな
がらｎ番のデシメーションを行うと、デシメートされた
各要素濾波器の周波数特性は図３に示されたように全帯
域通過濾波器の特性を有する。この際、デシメートされ
たｎ個の要素濾波器の各インパルス応答は要素濾波器の
係数として見なされ、この際、デシメーションクロック
の位相は群遅延特性に比例する関係を有する。
【００１６】図４は本発明による複合位相濾波器の概念
図である。図４によると、複合位相濾波器１は相異なる
群遅延特性を有するｎ個の濾波器（１．１−１．ｎ）よ
り構成される。位相検出部２は入力に対し位相を検出し
て検出された位相に対応するｎ個の濾波器（１．１−
１．ｎ）のうち一つの濾波器を選択する。選択された濾
波器により入力を濾波すると位相の補償された出力が出
力される。
図である。図４によると、複合位相濾波器１は相異なる
群遅延特性を有するｎ個の濾波器（１．１−１．ｎ）よ
り構成される。位相検出部２は入力に対し位相を検出し
て検出された位相に対応するｎ個の濾波器（１．１−
１．ｎ）のうち一つの濾波器を選択する。選択された濾
波器により入力を濾波すると位相の補償された出力が出
力される。
【００１７】この際、複合位相濾波器１の群遅延、即ち
第１濾波器から第ｎ濾波器（１．１−１．ｎ）までの濾
波器集合の群遅延をＧn とした時、次の式（１）のよう
に表し得る。
第１濾波器から第ｎ濾波器（１．１−１．ｎ）までの濾
波器集合の群遅延をＧn とした時、次の式（１）のよう
に表し得る。
【００１８】
【数１】
【００１９】ここで、ｍは正数であり、Ｌは濾波器集合
のタップ数であり、ＴS はサンプリング周期である。
（Ｌ−１）／２は濾波器集合自体の遅延を表わす。前記
（１）式から複合位相濾波器１の容易な設計のために次
のように仮定する。 １）入力信号は一時的なタイミング誤差がＰＬＬ（図示
せず）を通して補正されたと仮定する。
のタップ数であり、ＴS はサンプリング周期である。
（Ｌ−１）／２は濾波器集合自体の遅延を表わす。前記
（１）式から複合位相濾波器１の容易な設計のために次
のように仮定する。 １）入力信号は一時的なタイミング誤差がＰＬＬ（図示
せず）を通して補正されたと仮定する。
【００２０】２）与えられた位相誤差の最大値が±１８
０°を越えないと仮定する。 ３）ｍは十分に大きい正数と設定し、ｍ＝ｎであると仮
定する。 ４）入力信号は十分に高いサンプリング周波数にてサン
プリングされていると仮定する。 従って、前述した仮定を充足させる第１濾波器１．１と
第ｎ濾波器１−１．ｎとの群遅延の差は１サンプリング
周期となり、各隣接した濾波器間の群遅延の差はＴS ／
ｎとなる。
０°を越えないと仮定する。 ３）ｍは十分に大きい正数と設定し、ｍ＝ｎであると仮
定する。 ４）入力信号は十分に高いサンプリング周波数にてサン
プリングされていると仮定する。 従って、前述した仮定を充足させる第１濾波器１．１と
第ｎ濾波器１−１．ｎとの群遅延の差は１サンプリング
周期となり、各隣接した濾波器間の群遅延の差はＴS ／
ｎとなる。
【００２１】このような第１濾波器ないし第ｎ濾波器
（１．１−１．ｎ）の濾波器集合を設計するために通過
帯域がＦnyquist ／ｎ（＝Ｆｓ／２ｎ）であり、タップ
数がＬ・ｎの低域通過ＦＩＲ濾波器の母体濾波器を設計
する。Ｆｓはサンプリング周波数である。ここで、Ｌ＝
１５，ｎ＝２０の場合、母体濾波器のインパルス応答特
性は図５に示された通りである。図５によると、水平軸
は中央タップを中心にして左，右１５０個の濾波器タッ
プ数を示しており、垂直軸は母体濾波器の係数値を示し
ている。
（１．１−１．ｎ）の濾波器集合を設計するために通過
帯域がＦnyquist ／ｎ（＝Ｆｓ／２ｎ）であり、タップ
数がＬ・ｎの低域通過ＦＩＲ濾波器の母体濾波器を設計
する。Ｆｓはサンプリング周波数である。ここで、Ｌ＝
１５，ｎ＝２０の場合、母体濾波器のインパルス応答特
性は図５に示された通りである。図５によると、水平軸
は中央タップを中心にして左，右１５０個の濾波器タッ
プ数を示しており、垂直軸は母体濾波器の係数値を示し
ている。
【００２２】図６は１／２０の通過帯域を有する母体濾
波器の周波数特性を示している。ナイキスト周波数（サ
ンプリング周波数／２）を１に正規化した時、水平軸は
周波数を示し、垂直軸は振幅を示している。従って、図
５に示されたような母体濾波器のインパルス応答を１／
２０にデシメーションし、デシメーションクロックの位
相を２π／ｎずつ増加させながらデシメーションを行っ
た時、母体濾波器のインパルス応答をＨとすると、
波器の周波数特性を示している。ナイキスト周波数（サ
ンプリング周波数／２）を１に正規化した時、水平軸は
周波数を示し、垂直軸は振幅を示している。従って、図
５に示されたような母体濾波器のインパルス応答を１／
２０にデシメーションし、デシメーションクロックの位
相を２π／ｎずつ増加させながらデシメーションを行っ
た時、母体濾波器のインパルス応答をＨとすると、
【００２３】
【数２】
【００２４】前記式（２）に表現され、デシメーション
されたｍ番目のインパルス応答Ｈｓ m は次の式（３）に
表現され得る。
されたｍ番目のインパルス応答Ｈｓ m は次の式（３）に
表現され得る。
【００２５】
【数３】
【００２６】ここで、Ｌ＜ｍ＜ｎに表現することもでき
る。このようにして母体濾波器をデシメートして、デシ
メートされたインパルス応答を伝達函数とする濾波器集
合の各要素濾波器は通過帯域に対して図３に示されたよ
うに殆どの全帯域通過濾波器の特性を有するが、デシメ
ーションクロックの位相を２π／ｎずつ増加させるの
で、各要素濾波器の群遅延特性は
る。このようにして母体濾波器をデシメートして、デシ
メートされたインパルス応答を伝達函数とする濾波器集
合の各要素濾波器は通過帯域に対して図３に示されたよ
うに殆どの全帯域通過濾波器の特性を有するが、デシメ
ーションクロックの位相を２π／ｎずつ増加させるの
で、各要素濾波器の群遅延特性は
【００２７】
【数４】
【００２８】に表現される。ここで、１＜ｉ＜ｎ：正
数、Ｇi はｉ番目濾波器の群遅延を示し、Ｌは濾波器集
合のタップ数であり、ＴS はサンプリング周期である。
図７は図４に示された濾波器集合（１．１−１．ｎ）の
インパルス応答特性図であって、１／２０の通過帯域を
有する母体濾波器のインパルス応答を１／２０にデシメ
ートした２０個のインパルス応答を示している。図７に
示された水平軸は中央タップを中心にして左右７．５個
ずつ１５（ｎ＊Ｌ／ｎ）個のタップ数を示しており、垂
直軸は濾波器の係数を示している。
数、Ｇi はｉ番目濾波器の群遅延を示し、Ｌは濾波器集
合のタップ数であり、ＴS はサンプリング周期である。
図７は図４に示された濾波器集合（１．１−１．ｎ）の
インパルス応答特性図であって、１／２０の通過帯域を
有する母体濾波器のインパルス応答を１／２０にデシメ
ートした２０個のインパルス応答を示している。図７に
示された水平軸は中央タップを中心にして左右７．５個
ずつ１５（ｎ＊Ｌ／ｎ）個のタップ数を示しており、垂
直軸は濾波器の係数を示している。
【００２９】図８は図４に示された濾波器集合（１．１
−１．ｎ）の周波数特性図である。即ち、図７に示され
た２０個のインパルス応答に対する周波数特性を示して
おり、時間軸で相互対称になる濾波器の場合には同じ特
性を有しているので１０個の特性のみを示している。図
８に示されたように２０個の要素濾波器の帯域通過特性
はほとんど全帯域通過濾波器の特性を有するが根本的な
不連続点の存在により低域通過濾波器特性を有し、相互
同一な振幅特性を有する。水平軸はナイキスト周波数を
１に正規化した時の周波数を示しており、垂直軸は振幅
を示している。
−１．ｎ）の周波数特性図である。即ち、図７に示され
た２０個のインパルス応答に対する周波数特性を示して
おり、時間軸で相互対称になる濾波器の場合には同じ特
性を有しているので１０個の特性のみを示している。図
８に示されたように２０個の要素濾波器の帯域通過特性
はほとんど全帯域通過濾波器の特性を有するが根本的な
不連続点の存在により低域通過濾波器特性を有し、相互
同一な振幅特性を有する。水平軸はナイキスト周波数を
１に正規化した時の周波数を示しており、垂直軸は振幅
を示している。
【００３０】図９は図７に示された２０個のインパルス
応答に対する群遅延特性を示している。濾波器集合のタ
ップ数（Ｌ）は１５なので平均群遅延は７サンプリング
周期となり、デシメーション時の位相差により各濾波器
の群遅延はＴS ／ｎずつの差を有するようになる。ここ
で、線形低域通過対称濾波器の平均群遅延は（タップ数
−１）／２＊サンプリング周期になるので濾波器集合の
平均群遅延は７サンプリング周期となる。
応答に対する群遅延特性を示している。濾波器集合のタ
ップ数（Ｌ）は１５なので平均群遅延は７サンプリング
周期となり、デシメーション時の位相差により各濾波器
の群遅延はＴS ／ｎずつの差を有するようになる。ここ
で、線形低域通過対称濾波器の平均群遅延は（タップ数
−１）／２＊サンプリング周期になるので濾波器集合の
平均群遅延は７サンプリング周期となる。
【００３１】以上のような手順を経て得られたｎ個のイ
ンパルス応答を有する濾波器集合を複合位相濾波器と言
い、その特徴は次の通りである。 （１）ｎ個の要素濾波器より構成された複合位相濾波器
の応答特性は全帯域通過特性を有する。 （２）各濾波器のタップ数は必ず奇数であり、この場合
には正規化周波数ω＝πで不連続性を有するようにな
る。もし、各濾波器のタップ数が偶数の場合、正規化周
波数ω＝０で不連続点を有するようになりデータがＤＣ
成分を有する場合には用いられないので、各濾波器のタ
ップ数は必ず奇数になるべきである。
ンパルス応答を有する濾波器集合を複合位相濾波器と言
い、その特徴は次の通りである。 （１）ｎ個の要素濾波器より構成された複合位相濾波器
の応答特性は全帯域通過特性を有する。 （２）各濾波器のタップ数は必ず奇数であり、この場合
には正規化周波数ω＝πで不連続性を有するようにな
る。もし、各濾波器のタップ数が偶数の場合、正規化周
波数ω＝０で不連続点を有するようになりデータがＤＣ
成分を有する場合には用いられないので、各濾波器のタ
ップ数は必ず奇数になるべきである。
【００３２】（３）各濾波器の群遅延は平坦で、
【００３３】
【数５】
【００３４】ずつ増加する特性を有している。（３）の
特性は群遅延の差が１サンプリング周期を越えない場合
のみに適用されるが、本発明の複合位相濾波器は群遅延
が１サンプリング周期を越える場合にも適用され得る。
即ち、図４に示されたデシメートされた濾波器集合
（１．１−１．ｎ）の前後に遅延素子を追加すると群遅
延を調節することができる。
特性は群遅延の差が１サンプリング周期を越えない場合
のみに適用されるが、本発明の複合位相濾波器は群遅延
が１サンプリング周期を越える場合にも適用され得る。
即ち、図４に示されたデシメートされた濾波器集合
（１．１−１．ｎ）の前後に遅延素子を追加すると群遅
延を調節することができる。
【００３５】一方、前記（１）の特性を有するためには
次のような条件を充足させるように複合位相濾波器を設
計すべきである。 十分な通過帯域を確保すること。 通過帯域ですべての濾波器の振幅変動（リップル）量
が一定な範囲内にあること。
次のような条件を充足させるように複合位相濾波器を設
計すべきである。 十分な通過帯域を確保すること。 通過帯域ですべての濾波器の振幅変動（リップル）量
が一定な範囲内にあること。
【００３６】通過帯域で群遅延の変動量が一定な範囲
内に入るように設計すること。 前記の，，条件を充足させるためにカイザーウイ
ンドー方法を用いてＬ×ｎタップを有し遮断周波数が１
／ｎである母体濾波器を設計することにより複合位相濾
波器を具現することができる。ここで、カイザーウイン
ドー方法を用いて母体濾波器を設計する時、各濾波器の
タップ数の変化による濾波器の特性変化と、ベータの変
化による濾波器の特性は図１０ないし図１２に示されて
いる。
内に入るように設計すること。 前記の，，条件を充足させるためにカイザーウイ
ンドー方法を用いてＬ×ｎタップを有し遮断周波数が１
／ｎである母体濾波器を設計することにより複合位相濾
波器を具現することができる。ここで、カイザーウイン
ドー方法を用いて母体濾波器を設計する時、各濾波器の
タップ数の変化による濾波器の特性変化と、ベータの変
化による濾波器の特性は図１０ないし図１２に示されて
いる。
【００３７】図１０及び図１１はカイザーウインドー方
法を用いて低域通過ＦＩＲ濾波器より構成された母体濾
波器のベータ（β）値を１から１０までに変化させた時
の振幅特性及び位相特性を示している。この際、用いら
れた濾波器のタップ数（Ｌ）は１５であり、ｎは２０で
あり、群遅延の変化量はＴS ／２０に設定されており、
この中で変動量の一番多い一番目の濾波器を示した。こ
こで、ベータ（β）値が小さければ小さいほど図１０に
示されたようにカットオフ特性は良いが、図１１に示さ
れたように変動量が多く、ベータ（β）値が大きければ
大きいほどカットオフ特性（図１０）は悪いが、変動量
が少なくて平坦な位相特性（図１１）を有することが分
かる。前記の特性を充足させるためにはベータ（β）
値が大きければ大きいほど良い。
法を用いて低域通過ＦＩＲ濾波器より構成された母体濾
波器のベータ（β）値を１から１０までに変化させた時
の振幅特性及び位相特性を示している。この際、用いら
れた濾波器のタップ数（Ｌ）は１５であり、ｎは２０で
あり、群遅延の変化量はＴS ／２０に設定されており、
この中で変動量の一番多い一番目の濾波器を示した。こ
こで、ベータ（β）値が小さければ小さいほど図１０に
示されたようにカットオフ特性は良いが、図１１に示さ
れたように変動量が多く、ベータ（β）値が大きければ
大きいほどカットオフ特性（図１０）は悪いが、変動量
が少なくて平坦な位相特性（図１１）を有することが分
かる。前記の特性を充足させるためにはベータ（β）
値が大きければ大きいほど良い。
【００３８】図１２はカイザーウインドー方法を用いて
低域通過ＦＩＲ濾波器により構成された母体濾波器の位
相誤差を１０％以内に制限した場合の群遅延変動量とベ
ータ値との関係を示す図面であり、前述したようにベー
タ値が大きければ大きいほど変動量は小さいのでベータ
は最小６以上になって初めて所望の位相特性を有するこ
とができる。
低域通過ＦＩＲ濾波器により構成された母体濾波器の位
相誤差を１０％以内に制限した場合の群遅延変動量とベ
ータ値との関係を示す図面であり、前述したようにベー
タ値が大きければ大きいほど変動量は小さいのでベータ
は最小６以上になって初めて所望の位相特性を有するこ
とができる。
【００３９】図１３及び図１４はカイザーウインドー方
法を用いて低域通過ＦＩＲ濾波器より構成された濾波器
集合の振幅特性と位相特性を示している。図１５は１０
％の群遅延誤差を起こす帯域と濾波器のタップ数の関係
を示した図面であり、タップ数が大きければ大きいほど
通過帯域も広まる。従って、図１０ないし図１５を通し
て分かるように、線形位相特性を有しベッセル関数に基
づくカイザーウインドー方法により慮波器を設計するこ
とが一番良く、且つベータが６以上の場合に群遅延の平
坦度が向上されるということが分かる。且つ、タップ数
が大きければ大きいほと通過帯域も広まる。
法を用いて低域通過ＦＩＲ濾波器より構成された濾波器
集合の振幅特性と位相特性を示している。図１５は１０
％の群遅延誤差を起こす帯域と濾波器のタップ数の関係
を示した図面であり、タップ数が大きければ大きいほど
通過帯域も広まる。従って、図１０ないし図１５を通し
て分かるように、線形位相特性を有しベッセル関数に基
づくカイザーウインドー方法により慮波器を設計するこ
とが一番良く、且つベータが６以上の場合に群遅延の平
坦度が向上されるということが分かる。且つ、タップ数
が大きければ大きいほと通過帯域も広まる。
【００４０】次いで、本発明による複合位相濾波器とこ
れを用いたタイミング誤差補償装置及びその方法を添付
した図面に基づき望ましい実施例を説明する。図１６は
本発明によるタイミング誤差補償装置の一実施例による
ブロック図である。図１６に示された装置は、入力信号
をディジタル信号に変換するＡ／Ｄ変換部１０と、入力
信号と同期されたクロックを発生してＡ／Ｄ変換部１０
に供給するＰＬＬ２０と、ディジタル信号に変換された
信号の位相を検出する位相検出部３０と、相異なる群遅
延特性を有する濾波器集合より構成され、検出された位
相に対応する群遅延を補う濾波器を選択してディジタル
信号に変換された信号の位相誤差及びタイミング誤差を
補う複合位相濾波器４０より構成される。
れを用いたタイミング誤差補償装置及びその方法を添付
した図面に基づき望ましい実施例を説明する。図１６は
本発明によるタイミング誤差補償装置の一実施例による
ブロック図である。図１６に示された装置は、入力信号
をディジタル信号に変換するＡ／Ｄ変換部１０と、入力
信号と同期されたクロックを発生してＡ／Ｄ変換部１０
に供給するＰＬＬ２０と、ディジタル信号に変換された
信号の位相を検出する位相検出部３０と、相異なる群遅
延特性を有する濾波器集合より構成され、検出された位
相に対応する群遅延を補う濾波器を選択してディジタル
信号に変換された信号の位相誤差及びタイミング誤差を
補う複合位相濾波器４０より構成される。
【００４１】次いで、図１６に示された装置の動作を説
明する。図１６によると、入力信号は例えば、最少ラン
の長さｄ、最大ランの長さｋ、入力データのコードの長
さｍ、伝送データのコードの長さｎに表現されるＲＬＬ
（Run Length Limited）コードに符号化された信号であ
り、この入力信号はチャンネルを通して伝送される間タ
イミング誤差を有してＡ／Ｄ変換部１０に入力される。
明する。図１６によると、入力信号は例えば、最少ラン
の長さｄ、最大ランの長さｋ、入力データのコードの長
さｍ、伝送データのコードの長さｎに表現されるＲＬＬ
（Run Length Limited）コードに符号化された信号であ
り、この入力信号はチャンネルを通して伝送される間タ
イミング誤差を有してＡ／Ｄ変換部１０に入力される。
【００４２】Ａ／Ｄ変換部１０で変換されたディジタル
形態の入力信号はＰＬＬ２０を通して発生されたクロッ
クによりサンプリングされ一次的にタイミング誤差が補
正される。ここで、ＰＬＬ２０は複雑な回路のディジタ
ルＰＬＬより簡単な構成を有するアナログＰＬＬより構
成され得る。このアナログＰＬＬは周知のように、ルー
プ濾波器、位相検出器、電圧発振器よりなっている。
形態の入力信号はＰＬＬ２０を通して発生されたクロッ
クによりサンプリングされ一次的にタイミング誤差が補
正される。ここで、ＰＬＬ２０は複雑な回路のディジタ
ルＰＬＬより簡単な構成を有するアナログＰＬＬより構
成され得る。このアナログＰＬＬは周知のように、ルー
プ濾波器、位相検出器、電圧発振器よりなっている。
【００４３】この際、Ａ／Ｄ変換部１０から供給される
ディジタル形態に変換された入力信号はＰＬＬ２０のル
ープ遅延などによるサンプリング位相誤差及びＰＬＬ２
０の内部に含まれたループ濾波器の時定数及びフィード
バック特性に基づく残留タイミング誤差を有するように
なる。従って、Ａ／Ｄ変換部１０から供給される信号の
タイミング誤差及び位相誤差を位相検出部３０から検出
し、この信号のタイミング誤差及び位相誤差を複合位相
濾波器４０で補正する。位相検出部３０の詳細回路図は
図１７に示された通りである。
ディジタル形態に変換された入力信号はＰＬＬ２０のル
ープ遅延などによるサンプリング位相誤差及びＰＬＬ２
０の内部に含まれたループ濾波器の時定数及びフィード
バック特性に基づく残留タイミング誤差を有するように
なる。従って、Ａ／Ｄ変換部１０から供給される信号の
タイミング誤差及び位相誤差を位相検出部３０から検出
し、この信号のタイミング誤差及び位相誤差を複合位相
濾波器４０で補正する。位相検出部３０の詳細回路図は
図１７に示された通りである。
【００４４】図１７に示された構成による位相検出は、
ゼロクロッシングされる隣接した二つのサンプルが、サ
ンプルの絶対値が同位相である時に同一になることを用
いて行う。即ち、入力信号が位相誤差を有する場合、ゼ
ロクロッシングされる隣接した二つのサンプルは異なる
ようになる。従って、ゼロクロッシング検出器３１は図
１６のＡ／Ｄ変換部１０から出力されるデータで現在サ
ンプルデータが“正”の値を有し、直前のサンプルデー
タが“負”の値を有すると“−１”を出力し、現在サン
プルデータが“負”の値を有し、直前のサンプルデータ
が“正”の値を有すると“１”を出力し、直前のサンプ
ルと現在サンプルデータの値が同一であると“０”を出
力する。
ゼロクロッシングされる隣接した二つのサンプルが、サ
ンプルの絶対値が同位相である時に同一になることを用
いて行う。即ち、入力信号が位相誤差を有する場合、ゼ
ロクロッシングされる隣接した二つのサンプルは異なる
ようになる。従って、ゼロクロッシング検出器３１は図
１６のＡ／Ｄ変換部１０から出力されるデータで現在サ
ンプルデータが“正”の値を有し、直前のサンプルデー
タが“負”の値を有すると“−１”を出力し、現在サン
プルデータが“負”の値を有し、直前のサンプルデータ
が“正”の値を有すると“１”を出力し、直前のサンプ
ルと現在サンプルデータの値が同一であると“０”を出
力する。
【００４５】サンプル遅延器３２ではＡ／Ｄ変換部１０
から出力されるデータを１サンプル遅延する。減算器３
３はＡ／Ｄ変換部１０から出力される現在サンプルデー
タとサンプル遅延器３２から出力される直前のサンプル
データとの差を求める。そして、この差とゼロクロッシ
ング検出器31から検出された結果は乗算器３４で乗算さ
れる。
から出力されるデータを１サンプル遅延する。減算器３
３はＡ／Ｄ変換部１０から出力される現在サンプルデー
タとサンプル遅延器３２から出力される直前のサンプル
データとの差を求める。そして、この差とゼロクロッシ
ング検出器31から検出された結果は乗算器３４で乗算さ
れる。
【００４６】平均値計算器３５では乗算した結果を正数
のサンプル周期に累積し、累積された結果を除算して平
均値を計算する。計算された平均値はこれに対応する群
遅延を補う濾波器を選択する濾波器選択制御信号（ＳＥ
Ｌ）として図１６に示された複合位相濾波器４０に供給
される。図１８は図１６に示された複合位相濾波器４０
の詳細回路図である。図１８に示された複合位相濾波器
は（タップ数（Ｌ）−１）に当たる遅延器（４１．１−
４１．Ｌ−１）と、ｎ個の各濾波器の係数が蓄えられて
いるＬ個のメモリ（４２．１−４２．Ｌ）と、現在サン
プルデータと濾波器選択信号（ＳＥＬ）により第１メモ
リ（４２．１）から読出される濾波器係数と乗算する第
１乗算器（４３．１）と、各遅延器（４１．１−４１．
Ｌ−１）の遅延されたデータと濾波器選択信号（ＳＥ
Ｌ）により第２ないし第Ｌメモリ（４２．２−４２．
Ｌ）から読出される濾波器係数とそれぞれ乗算する第２
ないし第Ｌ乗算器（４３．２−４３．Ｌ）と、第１ない
し第Ｌ乗算器（４３．１−４３．Ｌ）で乗算された結果
を加算する加算回路４４より構成されている。
のサンプル周期に累積し、累積された結果を除算して平
均値を計算する。計算された平均値はこれに対応する群
遅延を補う濾波器を選択する濾波器選択制御信号（ＳＥ
Ｌ）として図１６に示された複合位相濾波器４０に供給
される。図１８は図１６に示された複合位相濾波器４０
の詳細回路図である。図１８に示された複合位相濾波器
は（タップ数（Ｌ）−１）に当たる遅延器（４１．１−
４１．Ｌ−１）と、ｎ個の各濾波器の係数が蓄えられて
いるＬ個のメモリ（４２．１−４２．Ｌ）と、現在サン
プルデータと濾波器選択信号（ＳＥＬ）により第１メモ
リ（４２．１）から読出される濾波器係数と乗算する第
１乗算器（４３．１）と、各遅延器（４１．１−４１．
Ｌ−１）の遅延されたデータと濾波器選択信号（ＳＥ
Ｌ）により第２ないし第Ｌメモリ（４２．２−４２．
Ｌ）から読出される濾波器係数とそれぞれ乗算する第２
ないし第Ｌ乗算器（４３．２−４３．Ｌ）と、第１ない
し第Ｌ乗算器（４３．１−４３．Ｌ）で乗算された結果
を加算する加算回路４４より構成されている。
【００４７】図１８に示された複合位相濾波器の動作を
説明すると、Ｌ個のそれぞれのメモリ（４２．１−４
２．Ｌ）にはｎ個の各濾波器の係数が蓄えられている。
例えば、Ｌ個の各メモリの第１アドレスには第１濾波器
の係数（ｂ0 ，ｂn ，ｂ2n,..,ｂLn）に当たる係数が蓄
えられ、各メモリの第２アドレスには第２濾波器の係数
（ｂ1,ｂn+1,ｂ2n+1,..,ｂ(L-1)n+1）に当たる係数が蓄
えられ、従って、各メモリの第ｎアドレスには第ｎ濾波
器の係数（ｂn-1,ｂ2n-1，ｂ3n-1,..,ｂLn-1）に当たる
係数が蓄えられる。ここで、Ｌ個のメモリ（４２．１−
４２．ｎ）はｎ個の濾波器別にタップ数に対応する係数
の蓄えられた一つのメモリより構成され得る。
説明すると、Ｌ個のそれぞれのメモリ（４２．１−４
２．Ｌ）にはｎ個の各濾波器の係数が蓄えられている。
例えば、Ｌ個の各メモリの第１アドレスには第１濾波器
の係数（ｂ0 ，ｂn ，ｂ2n,..,ｂLn）に当たる係数が蓄
えられ、各メモリの第２アドレスには第２濾波器の係数
（ｂ1,ｂn+1,ｂ2n+1,..,ｂ(L-1)n+1）に当たる係数が蓄
えられ、従って、各メモリの第ｎアドレスには第ｎ濾波
器の係数（ｂn-1,ｂ2n-1，ｂ3n-1,..,ｂLn-1）に当たる
係数が蓄えられる。ここで、Ｌ個のメモリ（４２．１−
４２．ｎ）はｎ個の濾波器別にタップ数に対応する係数
の蓄えられた一つのメモリより構成され得る。
【００４８】図１６の位相検出部３０から検出された位
相誤差に対応する濾波器選択信号（ＳＥＬ）に応じて、
例えば各メモリ（４２．１−４２．Ｌ）に一番目のアド
レスに蓄えられている一番目の濾波器の係数を読出して
各乗算器（４３．１−４３．Ｌ）の第２入力端に供給す
る。各乗算器（４３．１−４３．Ｌ）の第１入力端には
図１６のＡ／Ｄ変換部１０から入力される現在の入力サ
ンプルデータ及び各遅延器（４１．１−４１．Ｌ−１）
の遅延されたデータが供給される。第１乗算器（４３．
１）ではメモリ（４２．１）から読出される濾波器係数
と入力サンプルデータを乗算し、他の乗算器（４３．２
−４３．Ｌ）ではメモリ（４２．２−４２．Ｌ）から読
出される濾波器係数と遅延器（４１．１−４１．Ｌ−
１）の遅延されたデータとをそれぞれ乗算する。
相誤差に対応する濾波器選択信号（ＳＥＬ）に応じて、
例えば各メモリ（４２．１−４２．Ｌ）に一番目のアド
レスに蓄えられている一番目の濾波器の係数を読出して
各乗算器（４３．１−４３．Ｌ）の第２入力端に供給す
る。各乗算器（４３．１−４３．Ｌ）の第１入力端には
図１６のＡ／Ｄ変換部１０から入力される現在の入力サ
ンプルデータ及び各遅延器（４１．１−４１．Ｌ−１）
の遅延されたデータが供給される。第１乗算器（４３．
１）ではメモリ（４２．１）から読出される濾波器係数
と入力サンプルデータを乗算し、他の乗算器（４３．２
−４３．Ｌ）ではメモリ（４２．２−４２．Ｌ）から読
出される濾波器係数と遅延器（４１．１−４１．Ｌ−
１）の遅延されたデータとをそれぞれ乗算する。
【００４９】加算回路４４では乗算器（４３．１−４
３．Ｌ）により乗算された結果を加算して出力する。こ
の加算された出力が位相誤差及びタイミング誤差の補わ
れた信号となる。図１９は本発明の理解を助けるための
サンプリング誤差を有する信号のアイパターン図であ
り、図２０はタイミング誤差を補償した信号のアイパタ
ーン図である。
３．Ｌ）により乗算された結果を加算して出力する。こ
の加算された出力が位相誤差及びタイミング誤差の補わ
れた信号となる。図１９は本発明の理解を助けるための
サンプリング誤差を有する信号のアイパターン図であ
り、図２０はタイミング誤差を補償した信号のアイパタ
ーン図である。
【００５０】（ｄ，ｋ）＝（２，１０）のＲＬＬコード
に対してタイミング誤差成分の周波数が０．００１、タ
イミング誤差の分散σ＝０．５Ｔｓ、単位データシンボ
ルレート当たり１サンプルのシンボルレートサンプリン
グの条件下でシミュレートした結果を示している。
に対してタイミング誤差成分の周波数が０．００１、タ
イミング誤差の分散σ＝０．５Ｔｓ、単位データシンボ
ルレート当たり１サンプルのシンボルレートサンプリン
グの条件下でシミュレートした結果を示している。
【００５１】
【発明の効果】本発明はデータ記録再生装置、データ送
受信装置及びディジタル信号処理装置に広く用いられ得
る。本発明は高いサンプリング周波数と高精度を要する
ディジタルＰＬＬを用いてタイミング誤差及び位相誤差
を補う装置よりも低いサンプリング周波数と簡単な回路
構成にて位相誤差及びタイミング誤差を補うことができ
る。
受信装置及びディジタル信号処理装置に広く用いられ得
る。本発明は高いサンプリング周波数と高精度を要する
ディジタルＰＬＬを用いてタイミング誤差及び位相誤差
を補う装置よりも低いサンプリング周波数と簡単な回路
構成にて位相誤差及びタイミング誤差を補うことができ
る。
【００５２】且つ、本発明は多様な形態の群遅延特性の
補償及びタイミング誤差の補正などに対応することがで
きる。
補償及びタイミング誤差の補正などに対応することがで
きる。
【図１】１／ｎの遮断周波数を有する低域通過濾波器の
周波数特性を示した図である。
周波数特性を示した図である。
【図２】図１に示された低域通過濾波器のインパルス特
性をデシメートして形成される複数の要素濾波器を説明
するための図である。
性をデシメートして形成される複数の要素濾波器を説明
するための図である。
【図３】図２に示された各要素濾波器の周波数特性図で
ある。
ある。
【図４】本発明による複合位相濾波器の概念図である。
【図５】図４に示された濾波器集合の母体濾波器のイン
パルス応答特性図である。
パルス応答特性図である。
【図６】図５に示されたインパルス特性を有する母体濾
波器の周波数特性図である。
波器の周波数特性図である。
【図７】図４に示された濾波器集合のインパルス応答特
性図である。
性図である。
【図８】図４に示された濾波器集合の周波数特性図であ
る。
る。
【図９】図４に示された濾波器集合の群遅延特性図であ
る。
る。
【図１０】カイザーウインドー方法を用い低域通過ＦＩ
Ｒ濾波器より構成された母体濾波器のベータ値の変化に
応じる振幅特性図である。
Ｒ濾波器より構成された母体濾波器のベータ値の変化に
応じる振幅特性図である。
【図１１】カイザーウインドー方法を用い低域通過ＦＩ
Ｒ濾波器より構成された母体濾波器のベータ値の変化に
応じる位相特性図である。
Ｒ濾波器より構成された母体濾波器のベータ値の変化に
応じる位相特性図である。
【図１２】カイザーウインドー方法を用い低域通過ＦＩ
Ｒ濾波器より構成された母体濾波器の群遅延特性の変動
量とベータとの関係を示した図である。
Ｒ濾波器より構成された母体濾波器の群遅延特性の変動
量とベータとの関係を示した図である。
【図１３】カイザーウインドー方法を用い低域通過ＦＩ
Ｒ濾波器より構成された濾波器集合の振幅特性図であ
る。
Ｒ濾波器より構成された濾波器集合の振幅特性図であ
る。
【図１４】カイザーウインドー方法を用い低域通過ＦＩ
Ｒ濾波器より構成された濾波器集合の群遅延特性図であ
る。
Ｒ濾波器より構成された濾波器集合の群遅延特性図であ
る。
【図１５】１０％の群遅延誤差を起こす帯域と濾波器の
タップ数との関係を説明している。
タップ数との関係を説明している。
【図１６】本発明の一実施例によるタイミング誤差補償
装置のブロック図である。
装置のブロック図である。
【図１７】図１６に示された位相検出部の詳細ブロック
図である。
図である。
【図１８】図１６に示された複合位相濾波器の詳細回路
図である。
図である。
【図１９】本発明の理解を助けるためのタイミング誤差
を有する信号のアイパターン図である。
を有する信号のアイパターン図である。
【図２０】本発明の理解を助けるためのタイミング誤差
を補った信号のアイパターン図である。
を補った信号のアイパターン図である。
１ 複合位相濾波器 ２ 位相検出器 １０ Ａ／Ｄ変換器 ２０ ＰＬＬ ３０ 位相検出部 ３１ ゼロクロッシング検出部 ３２ サンプル遅延器 ３５ 平均値計算器 ４０ 複合位相フィルタ ４１．１，４１．２，４１．（Ｌ−１） Ｚ-1 ４２．１ 第１メモリ ４２．２ 第２メモリ ４２．３ 第３メモリ ４２．Ｌ 第ｎメモリ
フロントページの続き (56)参考文献 特開 平２−72711（ＪＰ，Ａ) 特開 平３−124110（ＪＰ，Ａ) 特開 昭57−20012（ＪＰ，Ａ) 特開 平４−72904（ＪＰ，Ａ) 特開 昭62−254590（ＪＰ，Ａ) 特開 昭63−261577（ＪＰ，Ａ) 特開 平６−132780（ＪＰ，Ａ) 特開 昭63−142923（ＪＰ，Ａ) 「ディジタルフィルタの設計」、武部 幹、東海大学出版会、1988年６月15 日、ｐａｇｅ65 (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/00 G11B 20/10 321 H03H 17/06 611
Claims (18)
- 【請求項１】 サンプリング周波数をＦｓとし、ｎは正
数である時、Ｆｓ／２ｎの通過帯域を有する母体濾波器
のインパルス応答を求め、前記求められたインパルス応
答を２＊π／ｎずつの位相差を有する複数のクロックに
て再サンプリングして求めたインパルス応答をそれぞれ
有し、互いに相異なる群遅延特性を持った複数の要素濾
波器から構成される濾波器集合からなることを特徴とす
る複合位相濾波器。 - 【請求項２】 前記複数のクロックの位相は群遅延特性
に比例する関係を有することを特徴とする請求項１に記
載の複合位相濾波器。 - 【請求項３】 前記母体濾波器と濾波器集合の各要素濾
波器は低域通過ＦＩＲ濾波器であることを特徴とする請
求項１に記載の複合位相濾波器。 - 【請求項４】 前記母体濾波器と濾波器集合の各要素濾
波器はカイザーウインドー方法を用いた低域通過ＦＩＲ
濾波器であることを特徴とする請求項１に記載の複合位
相濾波器。 - 【請求項５】 前記母体濾波器と濾波器集合の各要素濾
波器はベータ値が６以上のカイザーウインドー方法を用
いた低域通過ＦＩＲ濾波器であることを特徴とする請求
項４に記載の複合位相濾波器。 - 【請求項６】 前記濾波器集合の各要素濾波器のタップ
数は奇数であることを特徴とする請求項１に記載の複合
位相濾波器。 - 【請求項７】 前記濾波器集合の各要素濾波器の応答特
性は全帯域通過特性を有することを特徴とする請求項１
に記載の複合位相濾波器。 - 【請求項８】 前記濾波器集合の各要素濾波器の群遅延
はＴS ／ｎずつ（ＴS ＝１／ｆS ）増加する特性を有
し、群遅延の差が一サンプリング周期以内であることを
特徴とする請求項１に記載の複合位相濾波器。 - 【請求項９】 前記濾波器集合の前後に遅延素子を具備
して前記濾波器集合の群遅延を少なくとも一サンプリン
グ周期以上に調節することを特徴とする請求項１に記載
の複合位相濾波器。 - 【請求項１０】 前記母体濾波器のインパルス応答の数
は各要素濾波器の応答の数Ｌと正数ｎを乗算した値であ
ることを特徴とする請求項８に記載の複合位相濾波器。 - 【請求項１１】 入力信号の位相誤差及びタイミング誤
差を補償する装置において、 入力信号の位相誤差及びタイミング誤差を検出する位相
検出手段と、入力信号を遅延し直列に連結された複数の遅延器と、濾
波器集合の各要素濾波器別に濾波器係数が蓄えられてお
り、前記検出された位相誤差及びタイミング誤差に対応
する群遅延を補う濾波器の係数を出力するメモリと、前
記メモリから読出された濾波器の係数と、現在入力デー
タと前記遅延器の出力をそれぞれ乗算する複数の乗算器
と、前記複数の乗算器の出力を加算する加算回路とによ
り 一定な増分を有しながら相異なる群遅延特性を有する
濾波器集合を構成し、前記検出された位相誤差及びタイ
ミング誤差に対応する群遅延を補うために選択された前
記濾波器集合のうち一つの要素濾波器により入力信号を
濾波する複合位相濾波器を含むことを特徴とするタイミ
ング誤差補償装置。 - 【請求項１２】 前記メモリは濾波器タップ数に対応す
る複数のメモリより構成され、前記複数のメモリには正
数ｎ個の濾波器の濾波器タップ数にあたる係数が蓄えら
れることを特徴とする請求項１１に記載のタイミング誤
差補償装置。 - 【請求項１３】 入力信号に同期されるサンプリング周
波数に当たるクロックを発生する位相同期ループ（ＰＬ
Ｌ）回路と、 前記発生されたクロックに応じて入力信号をディジタル
信号形態に変換させて前記複合位相濾波器に供給するＡ
／Ｄ変換手段とを更に含み、 前記入力信号は前記ＰＬＬ回路から発生したクロックに
より一次的にタイミング誤差を補い前記複合位相濾波器
に供給することを特徴とする請求項１１に記載のタイミ
ング誤差補償装置。 - 【請求項１４】 前記位相検出手段は入力信号のゼロク
ロッシングされる隣接した二つのサンプルデータが同位
相であるかを検出するゼロクロッシング検出器と、 前記入力信号の単位サンプルを遅延するサンプル遅延器
と、 前記遅延されたサンプルデータと現在サンプルデータと
の差を求める減算器と、 前記求められた差を前記ゼロクロッシング検出器の出力
と乗算する乗算器と、 前記乗算された結果を累積し正数で除算した結果を前記
複合位相濾波器に濾波器選択信号として供給する平均値
計算器とを含むことを特徴とする請求項１１に記載のタ
イミング誤差補償装置。 - 【請求項１５】 前記位相検出手段は前記Ａ／Ｄ変換手
段から出力される信号のゼロクロッシングされる隣接し
た二つのサンプルデータが同位相であるかを検出するゼ
ロクロッシング検出器と、 前記Ａ／Ｄ変換手段から出力される信号の単位サンプル
を遅延するサンプル遅延器と、 前記Ａ／Ｄ変換手段から出力される現在サンプルデータ
と前記サンプル遅延器の遅延されたサンプルデータとの
差を求める減算器と、 前記求められた差を前記ゼロクロッシング検出器の出力
と乗算する乗算器と、 前記乗算された結果を累積し正数で除算した結果を前記
複合位相濾波器に濾波器選択信号として供給する平均値
計算器とを含むことを特徴とする請求項１３に記載のタ
イミング誤差補償装置。 - 【請求項１６】 入力信号の位相誤差及びタイミング誤
差を補う方法において、 （ａ）ゼロクロッシングされる隣接した二つのサンプル
データの絶対値を用いて入力信号の位相誤差及びタイミ
ング誤差を検出する段階と、 （ｂ）サンプリング周波数がＦｓで、ｎが正数である
時、Ｆｓ／２ｎの通過帯域を有する母体濾波器のインパ
ルス応答特性を求める段階と、 （ｃ）前記求められたインパルス応答特性を２＊π／ｎ
ずつの位相差を有する複数のクロックに再サンプリング
する段階と、 （ｄ）前記再サンプリングして求められる各インパルス
応答を各要素濾波器の伝達特性にして相異なる群遅延特
性を有する一連の濾波器集合を生成する段階と、 （ｅ）前記（ａ）段階から検出された位相誤差及びタイ
ミング誤差に対応した群遅延を補うために前記（ｄ）段
階で生成された濾波器集合のうち一つの濾波器を選択す
る段階と、 （ｆ）前記入力信号を前記（ｅ）段階で選択された濾波
器により濾波する段階とを含むことを特徴とするタイミ
ング誤差補償方法。 - 【請求項１７】 前記複数のクロックの位相は群遅延特
性に比例する関係を有することを特徴とする請求項１６
に記載のタイミング誤差補償方法。 - 【請求項１８】 入力データの位相誤差及びタイミング
誤差を補う方法において、 （ａ１）ゼロクロッシングされる隣接した二つのサンプ
ルデータの絶対値を用いて入力データの位相誤差及びタ
イミング誤差を検出する段階と、 （ｂ１）相異なる群遅延特性を有する濾波器集合の各要
素濾波器別に予め蓄えられた濾波器係数のうちで前記検
出された位相誤差及びタイミング誤差に対応する群遅延
を補う要素濾波器の係数を読出する段階と、 （ｃ１）複数のサンプル遅延器を用い入力データを遅延
することにより複数の遅延データを出力する段階と、 （ｄ１）現在の入力データと複数の遅延データを前記
（ｂ１）段階で読出された要素濾波器の係数とそれぞれ
乗算し、その結果を合せて位相誤差及びタイミング誤差
の補われた出力を生成する段階とを含むことを特徴とす
るタイミング誤差補償方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950038240A KR0170301B1 (ko) | 1995-10-30 | 1995-10-30 | 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법 |
| KR38240/1995 | 1995-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09200042A JPH09200042A (ja) | 1997-07-31 |
| JP2986745B2 true JP2986745B2 (ja) | 1999-12-06 |
Family
ID=19432012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8279720A Expired - Lifetime JP2986745B2 (ja) | 1995-10-30 | 1996-10-22 | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5917735A (ja) |
| JP (1) | JP2986745B2 (ja) |
| KR (1) | KR0170301B1 (ja) |
| CN (1) | CN1077743C (ja) |
| GB (1) | GB2306823B (ja) |
| NL (1) | NL1004377C2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474995B1 (ko) * | 1997-08-21 | 2005-06-07 | 삼성전자주식회사 | Pr４ 신호처리 채널의 신호 전처리 영역에서의 adc 클럭 타이밍 에러 복구 회로 및 복구 방법 |
| US6356569B1 (en) * | 1997-12-31 | 2002-03-12 | At&T Corp | Digital channelizer with arbitrary output sampling frequency |
| US6218896B1 (en) * | 1999-08-27 | 2001-04-17 | Tachyon, Inc. | Vectored demodulation and frequency estimation apparatus and method |
| US6628923B1 (en) | 2000-05-03 | 2003-09-30 | Nokia Networks Oy | Adaptive phase and amplitude linearization method and apparatus |
| US6857002B1 (en) * | 2000-07-05 | 2005-02-15 | Cirrus Logic, Inc. | Integrated circuit with a mode control selecting settled and unsettled output from a filter |
| US6914950B1 (en) | 2000-07-31 | 2005-07-05 | Lyrtech Inc. | Multi-protocol receiver |
| US7113552B1 (en) * | 2000-12-21 | 2006-09-26 | Sirf Technology, Inc. | Phase sampling techniques using amplitude bits for digital receivers |
| FR2825552B1 (fr) * | 2001-05-30 | 2004-07-09 | Mitsubishi Electric Inf Tech | Dispositif et procede de demodulation numerique d'un signal recu par selection d'un filtre et recepteur de communication numerique le comportant |
| FR2825550B1 (fr) * | 2001-05-30 | 2003-09-05 | Mitsubishi Electric Inf Tech | Dispositif et procede de demodulation numerique d'un signal recu par selection d'un filtre et recepteur de communication numerique le comportant |
| KR100398879B1 (ko) * | 2001-07-09 | 2003-09-19 | 삼성전자주식회사 | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 |
| US8284886B2 (en) * | 2003-01-17 | 2012-10-09 | Texas Instruments Incorporated | Radio frequency built-in self test for quality monitoring of local oscillator and transmitter |
| DE10353958A1 (de) * | 2003-11-19 | 2005-06-09 | Rohde & Schwarz Gmbh & Co. Kg | Spektrumanalysator mit über einen Phasen-Variationsparameter einstellbarem Auflösungsfilter |
| AU2005228155B2 (en) * | 2004-03-25 | 2010-06-24 | Optichron, Inc. | Digital linearizing system |
| CN1997999B (zh) * | 2004-03-29 | 2010-09-08 | 彼德·T·杰尔曼 | 用于确定材料弹性的系统和方法 |
| US7450659B2 (en) * | 2004-03-29 | 2008-11-11 | Agilent Technologies, Inc. | Digital modulator employing a polyphase up-converter structure |
| WO2005122394A1 (en) * | 2004-06-07 | 2005-12-22 | Koninklijke Philips Electronics N.V. | Signal processing arrangement comprising a filter |
| US7027942B1 (en) | 2004-10-26 | 2006-04-11 | The Mitre Corporation | Multirate spectral analyzer with adjustable time-frequency resolution |
| US7480689B2 (en) * | 2004-11-19 | 2009-01-20 | Massachusetts Institute Of Technology | Systolic de-multiplexed finite impulse response filter array architecture for linear and non-linear implementations |
| US8000423B2 (en) * | 2005-10-07 | 2011-08-16 | Zoran Corporation | Adaptive sample rate converter |
| US7411531B2 (en) * | 2006-06-30 | 2008-08-12 | Agere Systems Inc. | Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate |
| WO2008101045A1 (en) * | 2007-02-15 | 2008-08-21 | Massachusetts Institute Of Technology | Architecture for systolic nonlinear filter processors |
| CN101488845B (zh) * | 2009-02-24 | 2011-06-15 | 豪威国际控股有限公司 | 应用于接收机的多相位匹配系统 |
| DE102011054614A1 (de) * | 2011-10-19 | 2013-04-25 | Intel Mobile Communications GmbH | Empfängerschaltung und Verfahren zum Betreiben einer Empfängerschaltung |
| US9252743B2 (en) * | 2012-09-28 | 2016-02-02 | Intel Corporation | Distributed polyphase filter |
| US10318308B2 (en) * | 2012-10-31 | 2019-06-11 | Mobileye Vision Technologies Ltd. | Arithmetic logic unit |
| US8971447B1 (en) * | 2013-10-17 | 2015-03-03 | Fujitsu Limited | Variable delay of data signals |
| CN104682978B (zh) * | 2013-12-02 | 2017-08-29 | 上海东软载波微电子有限公司 | 载波频偏处理方法和装置及接收机 |
| US10128959B1 (en) * | 2016-10-24 | 2018-11-13 | Inphi Corporation | Tap centerer method and structure for coherent optical receiver |
| US9966977B1 (en) | 2016-10-25 | 2018-05-08 | Samsung Electronics Co., Ltd | Efficient polyphase architecture for interpolator and decimator |
| CN109889692B (zh) * | 2019-02-21 | 2021-05-04 | 无锡中感微电子股份有限公司 | 一种电视信号重采样处理方法及装置 |
| US20230143318A1 (en) * | 2021-11-09 | 2023-05-11 | Landis+Gyr Innovations, Inc. | Sampling rate converter with line frequency and phase locked loops for energy metering |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780892A (en) * | 1984-10-05 | 1988-10-25 | Willi Studer Ag | Scanning frequency synchronization method and apparatus |
| US4791597A (en) * | 1986-10-27 | 1988-12-13 | North American Philips Corporation | Multiplierless FIR digital filter with two to the Nth power coefficients |
| US4881191A (en) * | 1987-01-13 | 1989-11-14 | Hewlett-Packard Company | Multichannel decimation/interpolation filter |
| US5084902A (en) * | 1989-03-14 | 1992-01-28 | Nec Corporation | Jitter canceller with an initial value setting circuit for an adaptive filter |
| JPH05335888A (ja) * | 1991-04-17 | 1993-12-17 | Lsi Logic Kk | デジタルフィルタ装置とそれを用いたサンプリング周波数変換装置およびｍｕｓｅデコーダ |
| JP3065133B2 (ja) * | 1991-08-21 | 2000-07-12 | 富士通株式会社 | ジッタ補償装置 |
| US5269313A (en) * | 1991-09-09 | 1993-12-14 | Sherwood Medical Company | Filter and method for filtering baseline wander |
| GB9206582D0 (en) * | 1992-03-25 | 1992-05-06 | Questech Ltd | Improvements in digital signal processing |
| US5274372A (en) * | 1992-10-23 | 1993-12-28 | Tektronix, Inc. | Sampling rate conversion using polyphase filters with interpolation |
| US5504785A (en) * | 1993-05-28 | 1996-04-02 | Tv/Com Technologies, Inc. | Digital receiver for variable symbol rate communications |
| US5537435A (en) * | 1994-04-08 | 1996-07-16 | Carney; Ronald | Transceiver apparatus employing wideband FFT channelizer with output sample timing adjustment and inverse FFT combiner for multichannel communication network |
| US5600379A (en) * | 1994-10-13 | 1997-02-04 | Yves C. Faroudia | Television digital signal processing apparatus employing time-base correction |
| US5500811A (en) * | 1995-01-23 | 1996-03-19 | Microunity Systems Engineering, Inc. | Finite impulse response filter |
-
1995
- 1995-10-30 KR KR1019950038240A patent/KR0170301B1/ko not_active IP Right Cessation
-
1996
- 1996-10-22 JP JP8279720A patent/JP2986745B2/ja not_active Expired - Lifetime
- 1996-10-28 GB GB9622422A patent/GB2306823B/en not_active Expired - Fee Related
- 1996-10-29 CN CN96112482A patent/CN1077743C/zh not_active Expired - Fee Related
- 1996-10-29 NL NL1004377A patent/NL1004377C2/nl not_active IP Right Cessation
- 1996-10-30 US US08/741,122 patent/US5917735A/en not_active Expired - Lifetime
-
1998
- 1998-06-17 US US09/098,356 patent/US5982832A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「ディジタルフィルタの設計」、武部 幹、東海大学出版会、１９８８年６月１５日、ｐａｇｅ６５ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5917735A (en) | 1999-06-29 |
| GB2306823B (en) | 1999-09-29 |
| US5982832A (en) | 1999-11-09 |
| NL1004377A1 (nl) | 1997-05-13 |
| NL1004377C2 (nl) | 2001-08-14 |
| CN1157506A (zh) | 1997-08-20 |
| GB9622422D0 (en) | 1997-01-08 |
| CN1077743C (zh) | 2002-01-09 |
| JPH09200042A (ja) | 1997-07-31 |
| KR0170301B1 (ko) | 1999-04-15 |
| GB2306823A (en) | 1997-05-07 |
| KR970023217A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986745B2 (ja) | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 | |
| EP0663118B1 (en) | Asynchronous digital sample rate converter | |
| US7262716B2 (en) | Asynchronous sample rate converter and method | |
| EP0695032B1 (en) | Digital-to-digital sample rate converter | |
| US7411525B2 (en) | Sampling rate converting method and circuit | |
| JP3089104B2 (ja) | 移動平均フィルタ、及びこれを用いたａ／ｄ変換器 | |
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| US6032171A (en) | Fir filter architecture with precise timing acquisition | |
| EP1684428A1 (en) | Sample rate converter | |
| EP2771973B1 (en) | Asynchronous sample rate converter | |
| EP0300633B1 (en) | Time base corrector | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| US7609181B2 (en) | Sampling frequency conversion apparatus | |
| US7225213B2 (en) | Interpolation filter and method for digitally interpolating a digital signal | |
| US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
| US5838600A (en) | DC gain invariant filter implementation | |
| JP7333423B2 (ja) | サンプリングレート変換器、サンプリングレート変換方法及び通信システム | |
| JP3097599B2 (ja) | ディジタルフィルタ | |
| JPH0590897A (ja) | オーバーサンプリングフイルタ回路 | |
| Park et al. | An asynchronous sample-rate converter from CD to DAT | |
| JPS61184993A (ja) | 速度誤差の補正装置 | |
| KR0176205B1 (ko) | 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터 | |
| EP1681766B1 (en) | Sample rate converter | |
| JP2010021860A (ja) | 帯域分離フィルタ及び帯域分離方法 | |
| JPS63300616A (ja) | ディジタル補間器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |