CN100416693C - 具有相位选定电路的时钟数据回复电路 - Google Patents
具有相位选定电路的时钟数据回复电路 Download PDFInfo
- Publication number
- CN100416693C CN100416693C CNB2005101290638A CN200510129063A CN100416693C CN 100416693 C CN100416693 C CN 100416693C CN B2005101290638 A CNB2005101290638 A CN B2005101290638A CN 200510129063 A CN200510129063 A CN 200510129063A CN 100416693 C CN100416693 C CN 100416693C
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- phase
- phase region
- downward
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 44
- 238000005070 sampling Methods 0.000 claims abstract description 21
- 238000006757 chemical reactions by type Methods 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供一种具有反馈式相位选定功能的时钟数据回复电路，其可产生B个位的输出信号并包括取样器、相域选定(phase region decision)电路、相域状态移位寄存器(phase region status shift register)以及多工器，取样器利用取样时钟信号对数据输入信号进行超取样，每个周期取k*B个位的数据，相域选定电路依据超取样后的数据输入信号与当前相域状态信号(current region status signal)产生多个二元的上-下选定信号(binaryup-down decision signal)，相域状态移位寄存器依据二元的上-下选定信号产生当前相域状态信号，多工器依据当前相域状态信号从超取样后的数据输入信号选出B个位的数据。
Description
技术领域
本发明是有关于时钟数据回复，且特别是有关于具有相位选定电路的时钟数据回复电路。
背景技术
有些数据流的传送(特别是高速的串行数据流，如：磁盘驱动器的磁头所传出的原始数据流)并未有时钟的伴随，接收器利用锁相回路(phase lockedloop)以参考频率产生时钟，并将其相位与数据流的信号切换同步，为了让此机制可以运作，数据流必须切换得够频繁以矫正锁相回路的震荡器所产生的飘移(drift)，因此时钟数据回复电路是接收器中一个极具关键性的电路区块。
图1显示一传统的时钟数据回复电路，该时钟数据回复电路被揭露于“A0.5um CMOS 4Gbit/s Serial Link Transceiver with Data Recovery UsingOversampling”，IEEE J.Solid-State Circuits，vol.33，pp713-722，May.1998，by C.K.Yang and M.Horowitz，且其包括取样器110、异或(XOR)电路区块120、移位寄存器(shift register)130、投票机(voter)140、多工器150以及后端处理逻辑电路160，取样器110接收输入数据流IN以及取样时钟信号CLK，并对输入数据流IN进行超取样(oversampling)，异或(XOR)电路区块120耦接至取样器110，并接收超取样过后的输入数据流IN’，移位寄存器130耦接至异或(XOR)电路区块120，投票机140耦接至移位寄存器130并依据超取样过后的输入数据流IN’产生投票结果，多工器150耦接至投票机140，并依据投票结果从超取样过后的输入数据流IN’选出数据，选定的数据经过后端处理逻辑电路160进行数据处理而得出输出信号，在此传统的时钟数据回复电路中，投票的量必须够大，投票出错的比例才会降低，此外，硬件所占用的面积较大，成本也较高。
图2显示另一传统的时钟数据回复电路，该时钟数据回复电路被揭露于“Multi-Gigabit-Rate Clock and Data Recovery Based on BlindOversampling”，IEEE Communication Magazine，pp.68-74，Dec.2003，byJ.Kim and D.K.Jeong，且其包括取样器210、异或(XOR)电路区块220、第一投票机(voter)230、移位寄存器(shift register)240、第二投票机(voter)250、多工器260以及后端处理逻辑电路270，取样器210接收输入数据流IN以及取样时钟信号CLK，并对输入数据流IN进行超取样，异或(XOR)电路区块220耦接至取样器210，并接收超取样过后的输入数据流IN’，第一投票机230耦接至异或(XOR)电路区块220，并进行第一轮投票，移位寄存器240耦接至第一投票机230，并接收第一轮投票结果，第二投票机250耦接至移位寄存器240并依据移位寄存器240的输出信号产生第二轮投票结果，多工器260耦接至第二投票机250，并依据第二轮投票结果从超取样过后的输入数据流IN’选出数据，选定的数据经过后端处理逻辑电路270进行数据处理而得出一输出信号，在此传统的时钟数据回复电路中，投票的量必须够大，投票出错的比例才会降低，此外，硬件所占用的面积虽然比前一传统的时钟数据回复电路要小，但仍相当大，成本也仍可观。
发明内容
本发明提供一种具有反馈式相位选定功能的时钟数据回复电路，其可产生B个位的输出信号并包括取样器、相域选定(phase region decision)电路、相域状态移位寄存器(phase region status shift register)以及多工器，取样器利用取样时钟信号对数据输入信号进行超取样，每个周期取k*B个位的数据，相域选定电路依据超取样后的数据输入信号与当前相域状态信号(current region status signal)产生多个二元的上-下选定信号(binaryup-down decision signal)，相域状态移位寄存器依据二元的上-下选定信号产生当前相域状态信号，多工器依据当前相域状态信号从超取样后的数据输入信号选出B个位的数据，多工器会选择在相位Φn5取样的数据，其中n5为nx5/k的余数，而nx5为k与m的和，二元的上-下选定信号包括第一向上信号、第一向下信号、第二向上信号以及第二向下信号，当超取样后的数据输入信号的相位为Rn1，则第一向上信号为1，其中n1为nx1/k的余数，nx1为n+1、n+2、...n+ny1之一，且ny1为1、2、...、m之一，当超取样后的数据输入信号的相位为Rn2，则第一向下信号为1，其中n2为nx2/k的余数，nx2为n、n-1、...、n-ny2之一，且ny2为0、1、...、m之一，当超取样后的数据输入信号的相位为Rn3，则第二向上信号为1，其中n3为nx3/k的余数，nx 3为n、n+1、...、n+ny3之一，且ny3为0、1、...、m之一，当超取样后的数据输入信号的相位为Rn4，则第二向下信号为1，其中n4为nx4/k的余数，nx4为n-1、n-2、...n-ny4之一，且ny4为1、2、...、m之一，Rn为当前相域状态信号，n为0、1、...、k-1之一，而m为
且为整数。
本发明提供另一种具有反馈式相位选定功能的时钟数据回复电路，其可产生B个位的输出信号并包括取样器、相域选定(phase region decision)电路、相域状态移位寄存器(phase region status shift register)以及多工器，取样器利用取样时钟信号对数据输入信号进行超取样，每个周期取k*B个位的数据，相域选定电路依据超取样后的数据输入信号与当前相域状态信号(current region status signal)产生多个二元的上-下选定信号(binaryup-down decision signal)，相域状态移位寄存器依据二元的上-下选定信号产生当前相域状态信号，多工器依据当前相域状态信号从超取样后的数据输入信号选出B个位的数据，多工器会选择在相位Φn取样的数据，二元的上-下选定信号包括向上信号以及向下信号，当超取样后的数据输入信号的相位为Rn1，则向上信号为1，其中n1为nx1/k的余数，nx1为n-m+1、...、n-m+1+ny1之一，且ny1为0、1、...、m-1之一，当超取样后的数据输入信号的相位为Rn2，则向下信号为1，其中n2为nx2/k的余数，nx2为n+m、n+m-1、...、n+m-ny2之一，且ny2为0、1、...、m-1之一，Rn为当前相域状态信号，n为0、1、...、k-1之一，而m为
且为整数。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1显示一传统的时钟数据回复电路，该时钟数据回复电路被揭露于“A0.5um CMOS 4Gbit/s Serial Link Transceiver with Data Recovery UsingOversampling”，IEEE J.Solid-State Circuits，vol.33，pp713-722，May.1998，by C.K.Yang and M.Horowitz。
图2显示另一传统的时钟数据回复电路，该时钟数据回复电路被揭露于“Multi-Gigabit-Rate Clock and Data Recovery Based on BlindOversampling”，IEEE Communication Magazine，pp.68-74，Dec.2003，byJ.Kim and D.K.Jeong。
图3A为依据本发明一实施例的具有反馈式相位选定功能的时钟数据回复电路。
图3B为图3A中时钟数据回复电路的变形。
图4为说明第3A与3B图中异或电路区块的功能的示意图。
图5为说明第3A与3B图中投票机的功能的示意图。
图6为以一范例说明第3A与3B图中时钟数据回复电路操作的示意图。
图7A与7B所示为后端处理逻辑电路进行数据处理的示意图。
图8A为依据本发明另一实施例的具有反馈式相位选定功能的时钟数据回复电路。
图8B为图8A中时钟数据回复电路的变形。
图9为以一范例说明第8A与8B图中时钟数据回复电路操作的示意图。
图10A为依据本发明一实施例的相域选定电路。
图10B显示图10A的相域选定电路的变形。
图11A为依据本发明一实施例的相域选定电路。
图11B显示图11A的相域选定电路的变形。
[主要元件标号说明]
110～取样器； 120～异或(XOR)电路区块；
130～移位寄存器； 140～投票机；
150～多工器； 160～后端处理逻辑电路；
210～取样器； 220～异或(XOR)电路区块；
230～第一投票机； 240～移位寄存器；
250～第二投票机； 260～多工器；
270～后端处理逻辑电路； 310～取样器；
320～异或(XOR)电路区块； 330～相域选定电路；
335～投票机； 338～比较器；
340、340’～相域比较器；
345、345’～1/N电路； 350～相域状态移位寄存器；
360～多工器； 370～后端处理逻辑电路；
380～统计电路； 390～取样电路。
具体实施方式
图3A为依据本发明一实施例的具有反馈式相位选定功能的时钟数据回复电路，其可产生B个位的输出信号并包括取样器310、异或(XOR)电路区块320、相域选定(phase region decision)电路330、相域状态移位寄存器(phaseregion status shift register)350、多工器360以及后端处理逻辑电路370，取样器310接收串行的输入数据流IN以及取样时钟信号CLK，并对输入数据流IN进行超取样(oversampling)，产生超取样后的输入数据流IN’，异或(XOR)电路区块320耦接至取样器310，并接收超取样过后的输入数据流IN’，相域选定电路330耦接至异或(XOR)电路区块320，依据超取样后的数据输入信号IN’与当前相域状态信号(current region status signal)CRS产生多个二元的上-下选定信号(binary up-down decision signal)，相域选定电路330包括投票机335、相域比较器(phase region comparator)340以及两个1/N电路(divided by N circuits)345、345’，投票机335耦接至异或(XOR)电路区块320，并依据超取样过后的输入数据流IN’产生投票结果，相域比较器(phase region comparator)340耦接至投票机335，并依据投票结果产生二元的上-下选定信号，两个1/N电路(divided by N circuits)345、345’耦接至相域比较器(phase region comparator)340，相域状态移位寄存器350耦接至两个1/N电路(divided by N circuits)345、345’，并依据二元的上-下选定信号产生当前相域状态信号CRS，多工器360耦接至相域状态移位寄存器350、相域选定电路330以及取样器310，并依据当前相域状态信号CRS从超取样后的输入数据流IN’选出B个位的数据，后端处理逻辑电路370依据当前相域状态信号CRS产生输出信号OUT。
在图3A中，取样器310对串行的输入数据流IN进行超取样，每个位周期中所取样的次数称为超取样比例(oversampling ratio)k，标号B代表一个周期中被取样的位数，由于在一个周期当中有k*B次取样时钟切换，超取样后的输入数据流IN’在一个周期中有k*B个位，超取样后的输入数据流IN’中，每对相邻两数据位会被送至异或(XOR)电路区块320中的异或(XOR)逻辑门，如图4所示，在图4中，超取样后的输入数据流IN’的数据位以Sxyz表示，其中x代表取样的周期，y代表一个取样周期内输入数据流IN的第y个位，z代表取样发生所在的相位，当输入数据流IN于两次连续的取样间切换时，异或(XOR)逻辑门的输出信号Xx’y’z’便等于1，换句话说，异或(XOR)逻辑门可以检测输入数据流IN于哪一个相域发生，举例而言，若X213为1，则输入数据流IN的第1个位于第三相域内发生，在投票机335内，数个对应于同一相域的异或(XOR)逻辑门(更明确地说总数为B个)的输出信号会被加总，如图5所示，每一区域内的加总数字被送至投票机335内的比较器338，比较器338会决定出数据切换最可能发生的区域，投票机335的投票结果再送至相域比较器340，相域比较器340将当前相域状态与投票结果作比较，并产生出二元的上-下选定信号，二元的上-下选定信号包括第一向上信号UP1、第一向下信号DN1、第二向上信号UP2以及第二向下信号DN2，当超取样后的数据输入信号的相位为Rn1，则第一向上信号UP1为1，其中n1为nx1/k的余数，nx1为n+1、n+2、...n+ny1之一，且ny1为1、2、...、m之一，当超取样后的数据输入信号的相位为Rn2，则第一向下信号DN1为1，其中n2为nx2/k的余数，nx2为n、n-1、...、n-ny2之一，且ny2为0、1、...、m之一，当超取样后的数据输入信号的相位为Rn3，则第二向上信号UP2为1，其中n3为nx3/k的余数，nx3为n、n+1、...、n+ny3之一，且ny3为0、1、...、m之一，当超取样后的数据输入信号的相位为Rn4，则第二向下信号DN2为1，其中n4为nx4/k的余数，nx4为n-1、n-2、...n-ny4之一，且ny4为1、2、...、m之一，Rn为当前相域状态信号，n为0、1、...、k-1之一，而m为
且为整数。
第一1/N电路345接收第一向上信号UP1与第一向下信号DN1，并产生相位调升(phase-up)信号PH_UP与第一相位维持(phase-hold)信号PH_hold1，第二1/N电路345’接收第二向上信号UP2与第二向下信号DN2，并产生相位调降(phase-down)信号PH_DN与第二相位维持(phase-hold)信号PH_hold2，相域状态移位寄存器350依据相位调升信号、相位调降信号以及相位维持信号动态地调整当前相域状态信号CRS，以指明输出信号该取自哪个相域，当前相域状态信号CRS会反馈至相域比较器340，使得相域比较器340得以知道当前相域是否需改变，当前相域状态信号CRS同时也是输出信号该取自何一相域的指标，于是多工器360依据当前相域状态信号CRS从超取样后的输入数据流IN’中选择B个位的数据，更明确地说，多工器360会选择在相位Φn5取样的数据，其中n5为nx5/k的余数，而nx5为k与m的和。
以超取样比例k为3(k＝3)为例，如图6所示，假若当前相域状态为第一区域R1，则相域比较器340的选定准则如后所述，当投票结果为第2相域(R2)，第一向上信号UP1被相域比较器340定义为1；当投票结果为第1相域(R1)或是第0相位(R0)与第1相域(R1)之一，第一向下信号DN1被定义为1；当投票结果为第1相域(R1)或是第1相位(R1)与第2相域(R2)之一，第二向上信号UP2被定义为1；当投票结果为第0相域(R0)，第二向下信号DN2被定义为1，经过两个1/N电路345与345’、两个或逻辑门346与346’以及相域状态移位寄存器350的处理，信号会反馈至相域比较器340与多工器360，因此，多工器360会选择在相位Φ2取样的数据，换言之，数据位是选自离数据切换时最远的一个相位。
图7A与7B所示为后端处理逻辑电路370进行数据处理的示意图，后端处理逻辑电路370用于当数据来源的相位发生改变时对数据进行处理，举例而言，若超取样比例为5(k＝5)，当数据原本取样自相位Φ0转成相位Φ4时，会发生下限溢位(underflow)，如图7A所示，后端处理逻辑电路会将一个额外的位插入数据流，超取样后的输入数据流自S200至S290皆取样于相位Φ0，而超取样后的输入数据流自S300至S394皆取样于相位Φ4；相反地，当数据原本取样自相位Φ4转成相位Φ0时，会发生上限溢位(overflow)，如图7B所示，后端处理逻辑电路会将一个位(未示于图7B)抽出数据流外，超取样后的输入数据流自S204至S294皆取样于相位Φ4，而超取样后的输入数据流自S310至S390皆取样于相位Φ0。
图3B显示图3A中时钟数据回复电路的变形，其差异在于相域选定电路330包括多个相域比较器(phase region comparator)340、第一与第二投票机335与335’、以及两个1/N电路(divided by N circuits)345、345’，相域比较器(phase region comparator)340耦接至异或(XOR)电路区块320，且分别依据超取样后的数据输入信号IN’经异或运算的结果产生多个二元的上-下选定信号(binary up-down decision signal)，多个二元的上-下选定信号(binary up-down decision signal)的内容与图3A相同，第一投票机335接收第一向上与第一向下信号，并产生第一向上投票信号UPX1与第一向下投票信号DNX1，当第一向上信号UP1的和超过第一向下信号DN1的和，第一向上投票信号UPX1为1，当第一向上信号UP1的和等于第一向下信号DN1的和，第一向上投票信号UPX1为0，当第一向下信号DN1的和超过第一向上信号UP1的和，第一向下投票信号DNX1为1，当第一向上信号UP1的和等于第一向下信号DN1的和，第一向下投票信号DNX1为0；第二投票机335’接收第二向上与第二向下信号，并产生第二向上投票信号UPX2与第二向下投票信号DNX2，当第二向上信号UP2的和超过第二向下信号DN2的和，第二向上投票信号UPX2为1，当第二向上信号UP2的和等于第二向下信号DN2的和，第二向上投票信号UPX2为0，当第二向下信号DN2的和超过第二向上信号UP2的和，第二向下投票信号DNX2为1，当第二向上信号UP2的和等于第二向下信号DN2的和，第二向下投票信号DNX2为0，两个1/N电路(divided by Ncircuits)345、345’分别耦接于第一、第二投票机335、335’与相域状态移位寄存器350之间，并产生相位调升信号、相位调降信号以及相位维持信号。
图8A为依据本发明另一实施例的具有反馈式相位选定功能的时钟数据回复电路，其可产生B个位的输出信号并包括取样器310、异或(XOR)电路区块320、相域选定(phase region decision)电路330、相域状态移位寄存器(phase region status shift register)350、多工器360以及后端处理逻辑电路370，取样器310接收串行的输入数据流IN以及取样时钟信号CLK，并对输入数据流IN进行超取样(oversampling)，产生超取样后的输入数据流IN’，异或(XOR)电路区块320耦接至取样器310，并接收超取样过后的输入数据流IN’，相域选定电路330耦接至异或(XOR)电路区块320，依据超取样后的数据输入信号IN’与当前相域状态信号(current region statussignal)CRS产生多个二元的上-下选定信号(binary up-down decisionsignal)，相域选定电路330包括投票机335、相域比较器(phase regioncomparator)340以及一个1/N电路(divided by N circuits)345，投票机335耦接至异或(XOR)电路区块320，并依据超取样过后的输入数据流IN’产生投票结果，相域比较器(phase region comparator)340耦接至投票机335，并依据投票结果产生二元的上-下选定信号，1/N电路(divided by Ncircuits)345耦接至相域比较器(phase region comparator)340，相域状态移位寄存器350耦接至1/N电路(divided by N circuits)345，并依据二元的上-下选定信号产生当前相域状态信号CRS，多工器360耦接至相域状态移位寄存器350、相域选定电路330以及取样器310，并依据当前相域状态信号CRS从超取样后的输入数据流IN’选出B个位的数据，后端处理逻辑电路370耦接至取样器310、相域选定(phase region decision)电路330以及多工器360，并依据当前相域状态信号CRS产生输出信号OUT。
此一实施例中的大部分电路区块都与第一实施例相同，因此，此处仅对相域选定电路330与相域状态移位寄存器350作深入介绍，在投票机335内，数个对应于同一相域的异或(XOR)逻辑门(更明确地说总数为B个)的输出信号会被加总，如图5所示，每一区域内的加总数字被送至投票机335内的比较器338，比较器338会决定出数据切换最可能发生的区域，投票机335的投票结果再送至相域比较器340，相域比较器340将当前相域状态与投票结果作比较，并产生出二元的上-下选定信号，二元的上-下选定信号包括向上信号UP以及向下信号DN，当超取样后的数据输入信号的相位为Rn1，则向上信号UP为1，其中n1为nx1/k的余数，nx1为n-m+1、...、n-m+1+ny1之一，且ny1为0、1、...、m-1之一，当超取样后的数据输入信号的相位为Rn2，则向下信号DN为1，其中n2为nx2/k的余数，nx2为n+m、n+m-1、...、n+m-ny2之一，且ny2为0、1、...、m-1之一，当前相域状态信号CRS为一相域Rn，n为0、1、...、k-1之一，而m为
且为整数。
1/N电路345接收向上信号UP与向下信号DN，并产生相位调升(phase-up)信号PH_UP与相位调降(phase-down)信号PH_DN，相域状态移位寄存器350依据相位调升信号以及相位调降信号动态地调整当前相域状态信号CRS，以指明输出信号该取自哪个相域，当前相域状态信号CRS会反馈至相域比较器340，使得相域比较器340得以知道当前相域是否需改变，当前相域状态信号CRS同时也是输出信号该取自何一相域的指标，于是多工器360依据当前相域状态信号CRS从超取样后的输入数据流IN’中选择B个位的数据，更明确地说，多工器360会选择在相位Φn取样的数据。
以超取样比例k为4(k＝4)为例，如图9所示，假若当前相域状态为第一区域R1，则相域比较器340的选定准则如后所述，当投票结果为第0相域(R0)或是第0相位(R0)与第1相域(R1)之一，向上信号UP被相域比较器340定义为1；当投票结果为第3相域(R3)或是第3相位(R3)与第2相域(R2)之一，向下信号DN被定义为1；经过1/N电路345、或逻辑门346以及相域状态移位寄存器350处理，信号会反馈至相域比较器340与多工器360，因此，多工器360会选择在相位Φ1取样的数据，换言之，数据位是选自离数据切换时最远的一个相位。
图8B显示图8A中时钟数据回复电路的变形，其差异在于相域选定电路330包括多个相域比较器(phase region comparator)340’、投票机335、以及1/N电路(divided by N circuits)345，相域比较器(phase regioncomparator)340’耦接至耦接至异或(XOR)电路区块320，且分别依据超取样后的数据输入信号IN’经异或运算的结果产生多个二元的上-下选定信号(binary up-down decision signal)，多个二元的上-下选定信号(binaryup-down decision signal)的内容与图8A相同，投票机335接收向上与向下信号，并产生向上投票信号UPX与向下投票信号DNX，当向上信号UP的和超过向下信号DN的和，向上投票信号UPX为1，当向上信号UP的和等于向下信号DN的和，向上投票信号UPX为0，当向下信号DN的和超过向上信号UP的和，向下投票信号DNX为1，当向上信号UP的和等于向下信号DN的和，向下投票信号DN为0，1/N电路(divided by N circuits)345耦接于投票机335与相域状态移位寄存器350之间，并产生相位调升信号UPX以及相位调降信号DNX。
图10A为依据本发明一实施例的相域选定电路，本实施例的操作与图3A相同，其中，取样电路390包括取样器310与异或电路320，相域选定电路330包括相域比较器以及统计电路，相域选定电路340依据超取样后的输入数据流产生至少一组上下选定信号，上下选定信号包括第一向上信号UP1、第一向下信号DN1、第二向上信号UP2以及第二向下信号DN2，统计电路380产生一组相位调升信号PH_UP以及相位调降信号PH_DN给相域状态寄存器350，相域状态寄存器350提供当前相位信号CPS给相域比较器340，相域比较器接收该组上下选定信号340，统计电路380并产生当前相位信号CPS给相域比较器340作比较，并给多工器以便其将选择电路390输出的超取样后的输入数据流对应于当前相域信号CPS的数据挑出来作输出，再者统计电路380包括两1/N电路345与345’以及两或电路(OR circuits)，两1/N电路345与345’耦接至相域比较器340并接收上下选定信号，两或电路346与346’分别耦接至1/N电路345与345’。
图10B显示图10A的相域选定电路的变形，本实施例的操作与图3B相同，其中，取样电路390包括取样器310与异或电路320，相域选定电路330包括相域比较器以及统计电路，相域选定电路340依据超取样后的输入数据流产生至少一组上下选定信号，上下选定信号包括第一向上信号UP1、第一向下信号DN1、第二向上信号UP2以及第二向下信号DN2，统计电路380产生一组相位调升信号PH_UP以及相位调降信号PH_DN给相域状态寄存器350，相域状态寄存器350提供当前相位信号CPS给相域比较器340，相域比较器接收该组上下选定信号340，统计电路380并产生当前相位信号CPS给相域比较器340作比较，并给多工器以便其将选择电路390输出的超取样后的输入数据流对应于当前相域信号CPS的数据挑出来作输出，再者统计电路380包括两1/N电路345与345’以及两或电路(OR circuits)，两1/N电路345与345’耦接至相域比较器340并接收上下选定信号，两或电路346与346’分别耦接至1/N电路345与345’。图10B与图10A的差异在于相域选定电路330包括多个相域比较器(phase region comparator)340、第一与第二投票机335与335’、以及两个1/N电路(divided by N circuits)345、345’，相域比较器(phase region comparator)340耦接至耦接至异或(XOR)电路区块320，且分别依据超取样后的数据输入信号IN’经异或运算的结果产生多个二元的上-下选定信号(binary up-down decision signal)，多个二元的上-下选定信号(binary up-down decision signal)的内容与图3A相同，第一投票机335接收第一向上与第一向下信号，并产生第一向上投票信号UPX1与第一向下投票信号DNX1，当第一向上信号UP1的和超过第一向下信号DN1的和，第一向上投票信号UPX1为1，当第一向上信号UP1的和等于第一向下信号DN1的和，第一向上投票信号UPX1为0，当第一向下信号DN1的和超过第一向上信号UP1的和，第一向下投票信号DNX1为1，当第一向上信号UP1的和等于第一向下信号DN1的和，第一向下投票信号DNX1为0；第二投票机335’接收第二向上与第二向下信号，并产生第二向上投票信号UPX2与第二向下投票信号DNX2，当第二向上信号UP2的和超过第二向下信号DN2的和，第二向上投票信号UPX2为1，当第二向上信号UP2的和等于第二向下信号DN2的和，第二向上投票信号UPX2为0，当第二向下信号DN2的和超过第二向上信号UP2的和，第二向下投票信号DNX2为1，当第二向上信号UP2的和等于第二向下信号DN2的和，第二向下投票信号DNX2为0，两个1/N电路(divided by Ncircuits)345、345’分别耦接于第一、第二投票机335、335’与相域状态移位寄存器350之间，并产生相位调升信号、相位调降信号以及相位维持信号。
图11A为依据本发明一实施例的相域选定电路，本实施例的操作与图8A相同，其中，取样电路390包括取样器310与异或电路320，相域选定电路330包括相域比较器以及统计电路，相域选定电路340依据超取样后的输入数据流产生至少一组上下选定信号，上下选定信号包括第一向上信号UP1以及第一向下信号DN1，统计电路380产生一组相位调升信号PH_UP以及相位调降信号PH_DN给相域状态寄存器350，相域状态寄存器350提供当前相位信号CPS给相域比较器340，相域比较器接收该组上下选定信号340，统计电路380并产生当前相位信号CPS给相域比较器340作比较，并给多工器以便其将选择电路390输出的超取样后的输入数据流对应于当前相域信号CPS的数据挑出来作输出，再者统计电路380包括两1/N电路345与345’以及两或电路(OR circuits)，两1/N电路345与345’耦接至相域比较器340并接收上下选定信号，两或电路346与346’分别耦接至1/N电路345与345’。
图11B显示图11A的相域选定电路的变形，本实施例的操作与图8B相同，其中，取样电路390包括取样器310与异或电路320，相域选定电路330包括相域比较器以及统计电路，相域选定电路340依据超取样后的输入数据流产生至少一组上下选定信号，上下选定信号包括第一向上信号UP1以及第一向下信号DN1，统计电路380产生一组相位调升信号PH_UP以及相位调降信号PH_DN给相域状态寄存器350，相域状态寄存器350提供当前相位信号CPS给相域比较器340，相域比较器接收该组上下选定信号340，统计电路380并产生当前相位信号CPS给相域比较器340作比较，并给多工器以便其将选择电路390输出的超取样后的输入数据流对应于当前相域信号CPS的数据挑出来作输出，再者统计电路380包括两1/N电路345与345’以及两或电路(ORcircuits)，两1/N电路345与345’耦接至相域比较器340并接收上下选定信号，两或电路346与346’分别耦接至1/N电路345与345’，图11B与图11A之差异在于相域选定电路330包括多个相域比较器(phase regioncomparator)340、第一与第二投票机335与335’、以及两个1/N电路(dividedby N circuits)345、345’，相域比较器(phase region comparator)340耦接至耦接至异或(XOR)电路区块320，且分别依据超取样后的数据输入信号IN’经异或运算的结果产生多个二元的上-下选定信号(binary up-downdecision signal)，多个二元的上-下选定信号(binary up-down decisionsignal)的内容与图3A相同，第一投票机335接收第一向上与第一向下信号，并产生第一向上投票信号UPX1与第一向下投票信号DNX1，当第一向上信号UP1的和超过第一向下信号DN1的和，第一向上投票信号UPX1为1，当第一向上信号UP1的和等于第一向下信号DN1的和，第一向上投票信号UPX1为0，当第一向下信号DN1的和超过第一向上信号UP1的和，第一向下投票信号DNX1为1，当第一向上信号UP1的和等于第一向下信号DN1的和，第一向下投票信号DNX1为0；第二投票机335’接收第二向上与第二向下信号，并产生第二向上投票信号UPX2与第二向下投票信号DNX2，当第二向上信号UP2的和超过第二向下信号DN2的和，第二向上投票信号UPX2为1，当第二向上信号UP2的和等于第二向下信号DN2的和，第二向上投票信号UPX2为0，当第二向下信号DN2的和超过第二向上信号UP2的和，第二向下投票信号DNX2为1，当第二向上信号UP2的和等于第二向下信号DN2的和，第二向下投票信号DNX2为0，两个1/N电路(divided by N circuits)345、345’分别耦接于第一、第二投票机335、335’与相域状态移位寄存器350之间，并产生相位调升信号、相位调降信号以及相位维持信号。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (10)
1. 一种时钟数据回复电路，具有反馈式相位选定功能，可产生B个位的输出信号，并包括：
取样器，利用取样时钟信号对串行的输入数据流进行超取样，每个周期取k*B个位的数据；
相域选定电路，依据超取样后的输入数据流与当前相域状态信号产生多个二元的上-下选定信号；
相域状态移位寄存器，依据所述多个二元的上-下选定信号产生该当前相域状态信号；以及
多工器，依据该当前相域状态信号从该超取样后的数据输入信号选出B个位的数据；
其中该多工器会选择在相位Φn5取样的数据，其中n5为nx5/k的余数，而nx5为k与m的和，且二元的上-下选定信号包括：
第一向上信号，其值于超取样后的数据输入信号的相位为Rn1时为1，其中n1为nx1/k的余数，nx1为n+1、n+2、…n+ny1之一，且ny1为1、2、…、m之一；
第一向下信号，其值于超取样后的数据输入信号的相位为Rn2时为1，其中n2为nx2/k的余数，nx2为n、n-1、…、n-ny2之一，且ny2为0、1、…、m之一；
第二向上信号，其值于超取样后的数据输入信号的相位为Rn3时为1，其中n3为nx3/k的余数，nx3为n、n+1、…、n+ny3之一，且ny3为0、1、…、m之一；
第二向下信号，其值于超取样后的数据输入信号的相位为Rn4时为1，其中n4为nx4/k的余数，nx4为n-1、n-2、…n-ny4之一，且ny4为1、2、…、m之一；
其中当前相域状态信号的值为Rn，n为0、1、…、k-1之一，而m为
且为整数。
2. 根据权利要求1所述的时钟数据回复电路，其中，该相域选定电路包括投票机依据超取样过后的输入数据流产生投票结果、相域比较器依据投票结果产生二元的上-下选定信号以及两个1/N电路耦接于该相域比较器与该相域状态移位寄存器之间。
3. 根据权利要求1所述的时钟数据回复电路，其中，相域选定电路包括多个相域比较器、第一与第二投票机以及两个1/N电路，所述多个相域比较器分别依据超取样后的输入数据流产生多个二元的上-下选定信号，第一与第二投票机分别依据所述多个二元的上-下选定信号产生投票结果，两个1/N电路分别耦接于该第一与第二投票机与该相域状态移位寄存器之间，其中该第一投票机的投票结果包括：
第一向上投票信号，其值于该第一向上信号的和超过该第一向下信号的和时为1，并于该第一向上信号的和等于该第一向下信号的和时为0；
第一向下投票信号，其值于该第一向下信号的和超过该第一向上信号的和时为1，并于该第一向上信号的和等于该第一向下信号的和时为0；且
该第二投票机的投票结果包括：
第二向上投票信号，其值于该第二向上信号的和超过该第二向下信号的和时为1，并于该第二向上信号的和等于该第二向下信号的和时为0；
第二向下投票信号，其值于该第二向下信号的和超过该第二向上信号的和时为1，并于该第二向上信号的和等于该第二向下信号的和时为0。
4. 根据权利要求1所述的时钟数据回复电路，还包括异或电路区块耦接于该取样器与该相域选定电路之间。
5. 根据权利要求1所述的时钟数据回复电路，还包括后端处理逻辑电路依据该数据与该当前相域状态信号产生该输出信号。
6. 一种时钟数据回复电路，具有反馈式相位选定功能，可产生B个位的输出信号，并包括：
取样器，利用取样时钟信号对串行的输入数据流进行超取样，每个周期取k*B个位的数据；
相域选定电路，依据超取样后的输入数据流与当前相域状态信号产生多个二元的上-下选定信号；
相域状态移位寄存器，依据所述多个二元的上-下选定信号产生该当前相域状态信号；以及
多工器，依据该当前相域状态信号从该超取样后的数据输入信号选出B个位的数据；
其中该多工器会选择在相位Φn取样的数据，且二元的上-下选定信号包括：
向上信号，其值于超取样后的数据输入信号的相位为Rn1时为1，其中n1为nx1/k的余数，nx1为n-m+1、…、n-m+1+ny1之一，且ny1为0、1、…、m-1之一；
向下信号，其值于超取样后的数据输入信号的相位为Rn2时为1，其中n2为nx2/k的余数，nx2为n+m、n+m-1、…、n+m-ny2之一，且ny2为0、1、…、m-1之一；
其中当前相域状态信号的值为Rn，n为0、1、…、k-1之一，而m为
且为整数。
7. 根据权利要求1所述的时钟数据回复电路，其中，该相域选定电路包括投票机依据超取样过后的输入数据流产生投票结果、相域比较器依据投票结果产生二元的上-下选定信号以及一个1/N电路耦接于该相域比较器与该相域状态移位寄存器之间。
8. 根据权利要求1所述的时钟数据回复电路，其中，相域选定电路包括多个相域比较器、一投票机以及一个1/N电路，所述多个相域比较器分别依据超取样后的输入数据流产生多个二元的上-下选定信号，该投票机依据所述多个二元的上-下选定信号产生投票结果，该1/N电路耦接于该投票机与该相域状态移位寄存器之间，其中该投票机的投票结果包括：
向上投票信号，其值于该向上信号的和超过该向下信号的和时为1，并于该向上信号的和等于该向下信号的和时为0；
向下投票信号，其值于该向下信号的和超过该向上信号的和时为1，并于该向上信号的和等于该向下信号的和时为0。
9. 根据权利要求1所述的时钟数据回复电路，还包括异或电路区块耦接于该取样器与该相域选定电路之间。
10. 根据权利要求1所述的时钟数据回复电路，还包括后端处理逻辑电路依据该数据与该当前相域状态信号产生该输出信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63144704P | 2004-11-29 | 2004-11-29 | |
| US60/631,447 | 2004-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1815610A CN1815610A (zh) | 2006-08-09 |
| CN100416693C true CN100416693C (zh) | 2008-09-03 |
Family
ID=36907749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101290638A Active CN100416693C (zh) | 2004-11-29 | 2005-11-29 | 具有相位选定电路的时钟数据回复电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7505533B2 (zh) |
| CN (1) | CN100416693C (zh) |
| TW (1) | TWI320992B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090180783A1 (en) * | 2008-01-11 | 2009-07-16 | Tellabs Petaluma, Inc. | Method, network, apparatus and computer program for using leaky counters in clock and data recovery circuits |
| US20090202026A1 (en) * | 2008-02-08 | 2009-08-13 | Tellabs Petaluma, Inc. | Method, network, apparatus and computer program for using qualifying circuits in clock and data recovery circuits |
| GB0806157D0 (en) * | 2008-04-04 | 2008-05-14 | Nxp Bv | Improved clock recovery of serial data signal |
| TWI423588B (zh) | 2010-12-23 | 2014-01-11 | Ind Tech Res Inst | 位準變遷判斷電路及其方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939912A (en) * | 1997-06-18 | 1999-08-17 | Lsi Logic Corporation | Recovery circuit having long hold time and phase range |
| CN1308802A (zh) * | 1998-06-30 | 2001-08-15 | 因芬尼昂技术股份公司 | 数字时钟恢复和选择滤波的方法 |
| CN1479973A (zh) * | 2000-12-07 | 2004-03-03 | �����ɷ� | 由资料信号回复时脉信号的锁相回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020085656A1 (en) * | 2000-08-30 | 2002-07-04 | Lee Sang-Hyun | Data recovery using data eye tracking |
| US7409031B1 (en) * | 2002-10-04 | 2008-08-05 | Silicon Image, Inc. | Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization |
| DE102004014695B4 (de) * | 2003-03-26 | 2007-08-16 | Infineon Technologies Ag | Takt- und Datenwiedergewinnungseinheit |
-
2005
- 2005-11-29 TW TW094142016A patent/TWI320992B/zh active
- 2005-11-29 CN CNB2005101290638A patent/CN100416693C/zh active Active
- 2005-11-29 US US11/288,787 patent/US7505533B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939912A (en) * | 1997-06-18 | 1999-08-17 | Lsi Logic Corporation | Recovery circuit having long hold time and phase range |
| CN1308802A (zh) * | 1998-06-30 | 2001-08-15 | 因芬尼昂技术股份公司 | 数字时钟恢复和选择滤波的方法 |
| CN1479973A (zh) * | 2000-12-07 | 2004-03-03 | �����ɷ� | 由资料信号回复时脉信号的锁相回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1815610A (zh) | 2006-08-09 |
| US20060115020A1 (en) | 2006-06-01 |
| TW200633364A (en) | 2006-09-16 |
| US7505533B2 (en) | 2009-03-17 |
| TWI320992B (en) | 2010-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693985B2 (en) | Clock and data recovery method and apparatus | |
| US7020227B1 (en) | Method and apparatus for high-speed clock data recovery using low-speed circuits | |
| US5850422A (en) | Apparatus and method for recovering a clock signal which is embedded in an incoming data stream | |
| US6002279A (en) | Clock recovery circuit | |
| EP0653860B1 (en) | Digital phase alignment and integrated multichannel transceiver employing same | |
| US7630467B2 (en) | Data recovery circuits using oversampling for best data sample selection | |
| US8634503B2 (en) | Fast lock clock-data recovery for phase steps | |
| KR20090010579A (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
| US8315347B2 (en) | I/O link with configurable forwarded and derived clocks | |
| US7474716B2 (en) | Data recovery circuits using oversampling for maverick edge detection/suppression | |
| US7978801B2 (en) | Clock and data recovery method and corresponding device | |
| CN100416693C (zh) | 具有相位选定电路的时钟数据回复电路 | |
| EP1009125A2 (en) | Bit synchronization circuit oversampling received data to determine content thereof | |
| CA2122904C (en) | Method and apparatus for decoding manchester encoded data | |
| US20050135518A1 (en) | Improvements to data recovery circuits using oversampling for isi compensation | |
| JP3813151B2 (ja) | 遷移検出、妥当正確認および記憶回路 | |
| US6421404B1 (en) | Phase-difference detector and clock-recovery circuit using the same | |
| CN103716124B (zh) | 数据传送方法和数据恢复方法 | |
| US7113560B1 (en) | Serial link scheme based on delay lock loop | |
| US6934347B2 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
| US7016441B1 (en) | Bit synchronizing circuit | |
| EP1545046B1 (en) | Improvements to data recovery circuits using oversampling for best data sample selection | |
| EP1545047B1 (en) | Improvements to data recovery circuits using oversampling for ISI compensation | |
| JP3378831B2 (ja) | ビット同期回路 | |
| JP3150071B2 (ja) | データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |