CN108134606A

CN108134606A - 一种基于数字校准的流水线adc

Info

Publication number: CN108134606A
Application number: CN201810034625.8A
Authority: CN
Inventors: 彭析竹; 包晴晴; 唐鹤
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2018-01-15
Filing date: 2018-01-15
Publication date: 2018-06-08
Anticipated expiration: 2038-01-15
Also published as: CN108134606B

Abstract

一种基于数字校准的流水线ADC，属于模拟集成电路技术领域。包括数字延迟阵列、数字校准电路、依次串联的N‑1级流水线式ADC和最后一级闪存式ADC、以及串联在闪存式ADC之前的冗余级，其中冗余级包括R级串联的流水线式ADC；流水线式ADC输出的模拟信号作为其下一级ADC的输入信号，其输出的数字信号连接数字延迟阵列的输入端，第一级流水线式ADC的输入信号为外部模拟信号，最后一级流水线式ADC输出的模拟信号连接闪存式ADC的输入端；闪存式ADC输出的数字信号连接所述数字延迟阵列的输入端；数字校准电路的输入端连接数字延迟阵列的输出端，其输出端作为流水线ADC的输出端。本发明了降低量化噪声对数字校准的影响，改善了级间增益的校准精度，提高了整体性能。

Description

一种基于数字校准的流水线ADC

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种基于数字校准的流水线ADC。

背景技术

流水线ADC(Pipelined ADC)兼顾高速度和高精度，被广泛地运用于视频成像系统、通信系统和测试设备中。流水线ADC由工作在双相不交叠时钟下的结构相同的转换子级级联而成，各转换子级则由基于运算放大器(OPAMP)和开关电容电路构成的MDAC以及基于比较器的子ADC构成。子级中存在开关的电荷注入效应、采样电容失配、运算放大器的有限增益和非线性效应、比较器失调等非理想因素，这些因素限制了转换器最终能够达到的精度。为了降低非理想因素的影响，通常需要对ADC进行模拟域或数字域的校准。在模拟域消除这些误差通常需要增加修调小电容网络，加大了电路的设计难度和复杂度；此外，数字电路技术的发展和CMOS工艺的改进，实现了数字电路面积和功耗的大幅度下降，因此，利用现有技术解决该难题最好的方法就是在数字域进行校准。与模拟校准技术相比，数字校准技术先将误差影响进行量化，然后在数字域对输出码字进行补偿。由于对工艺的依赖性小，数字校准是目前最流行和研究最多的校准技术。

PN(Pseudo-random Noise，伪随机噪声)注入数字校准技术只需要对模拟电路稍作修改就能够提高ADC的性能，因此被广泛的应用于流水线ADC中。这种校准技术首先将PN序列注入到子DAC中，然后在流水线ADC的输出端注入相同的PN序列，通过对数字输出D_out和PN序列做自相关运算，提取级间增益误差，从而实现对级间增益的校准。传统的PN注入数字校准技术中，数字输出D_out中的与PN不相关的量均视为白噪声，由于受到量化噪声等PN非相关项的干扰，级间增益误差提取速度慢，且随校准级数的增加，级间增益误差的提取速度呈下降趋势，从而限制了ADC的精度和收敛速度。

图1为传统流水线ADC和其中每级流水线式ADC的结构示意图。假设该流水线一共含有N级电路，其中前(N-1)级均为m比特流水线式ADC，最后一级为k比特闪存式(FLASH)ADC。前(N-1)级流水线式ADC主要包含两个模块，即子ADC和MDAC。第i级的输入信号同时连接到子ADC和MDAC，其中1≤i≤N-1，子ADC将输入信号与参考电压进行比较，得到2^m-1位温度计码。2^m-1位温度计码经过相应的编码得到m位数字码Douti。同时，2^m-1位温度计码与时钟信号经过相应的处理，所得结果作为MDAC中子DAC的控制信号连接到子DAC的输入端。子DAC输出结果与输入信号的差值作为运算放大器的输入信号，经过运算放大器的放大，所得结果输入到下一级作为下一级的输入信号Vresi。

如图1所示，在未考虑PN序列注入的情况下，对于整体的流水线ADC，数字输出的理想值可以表示为：

D_i表示第i级ADC对应的数字输出，W_i表示第i级数字输出对应的权重，G₀代表前端采样保持电路的增益值，实际电路中一般取为1，G_j为第j级冗余放大器的级间增益，0≤j≤i-1，N表示整体ADC的总级数。

发明内容

针对上述由ADC量化噪声引起的PN注入校准技术收敛速度慢、收敛精度低的缺陷，本发明提出了一种基于数字校准的流水线ADC，通过增加冗余级在没有额外增加设计难度和电路复杂度的基础上，有效地降低了整体ADC的量化噪声，从而提高了级间增益的校准精度，提升了ADC的性能。

本发明的技术方案为：

一种基于数字校准的流水线ADC，包括依次串联的N-1级流水线式ADC和最后一级闪存式ADC，其中N为大于1的正整数；

还包括串联在所述闪存式ADC之前的冗余级，所述冗余级包括R级串联的流水线式ADC，其中R为正整数；

所述流水线ADC还包括数字延迟阵列和数字校准电路，所述流水线式ADC输出的模拟信号作为其下一级ADC的输入信号，其输出的数字信号连接所述数字延迟阵列的输入端，第一级流水线式ADC的输入信号为外部模拟信号，最后一级流水线式ADC输出的模拟信号连接所述闪存式ADC的输入端；所述闪存式ADC输出的数字信号连接所述数字延迟阵列的输入端；

所述数字校准电路的输入端连接所述数字延迟阵列的输出端，其输出端作为所述流水线ADC的输出端。

具体的，所述流水线式ADC为m比特，其中m为2或3。

具体的，所述闪存式ADC为k比特，其中2≤k≤4。

具体的，所述R为2或3。

具体的，所述冗余级接在所述第N-1级流水线式ADC和所述闪存式ADC之间。

具体的，所述流水线式ADC的结构均相同。

本发明的工作过程为：

本发明提供的流水线ADC，共N+R级，可以达到n位分辨率，其中N为能够输出n位分辨率的流水线ADC的必须级数(包含额外用于数字校准的技术，流水线ADC在应用数字校准时必须提供额外的级数以存储误差量)，R为在额外用于数字校准的级数之外再“额外”增加的冗余级数。外部模拟信号输入到前端的流水线式ADC，经过流水线式ADC产生m(N+R-1)位数字值，接着流水线式ADC最后一级输出的模拟值输入到闪存式ADC中，并输出相应的k位数字值。所以外部模拟信号经过整体流水线ADC后共输出m(N+R-1)+k位数字值，将这m(N+R-1)+k位数字值输入到数字延迟阵列，产生延迟对齐的数字输出。同时将延迟对齐的数字输出和PN序列(伪随机序列)输入到数字校准电路，延迟对齐的数字输出与经由数字校准的各级数字输出对应的权重值相乘求和，再截去该和中高于n位的精度，便得到了n位的有效数字输出。

进一步地，假设设计要求校准前M级增益，M<N，则将PN序列输入到需要校准的M级流水线式ADC中，将经过处理的子ADC的输出结果连接到子DAC的输入端，同时PN序列连接到子DAC的输出端，流水线式ADC的输入信号与子DAC输出结果的差值作为运算放大器的输入信号，经过运算放大器的放大，所得结果输入到下一级作为下一级的输入信号。对其中后(N+R-M-1)级未校准的流水线式ADC则采用完全相同的电路结构，区别是无PN码注入。(N+R-M-1)级未校准的流水线式ADC中，其中R级为增加的冗余级。

本发明有益效果为：由于增加了冗余级，可以在校准过程中有效的降低整体ADC的量化噪声；同时在没有额外增加设计复杂度的基础上，通过合理的选择冗余级数，实现了节省功耗，提高了级间增益的校准速度和校准精度，从而有效提升了整体ADC的性能；。

附图说明

图1为传统流水线ADC中每级流水线式ADC的结构示意图。

图2为本发明中产生数字输出的结构示意图。

图3为采用传统数字校准技术的流水线ADC的结构示意图。

图4为本发明提出的一种基于数字校准的流水线ADC结构示意图。

图5为本发明提出的一种基于数字校准的流水线ADC中的数字校准电路的示意图。

具体实施方式

下面结合附图和具体实施例，对本发明进行详细的描述。

如图4所示为本发明提出的一种基于数字校准的流水线ADC结构示意图，包括依次串联的N-1级流水线式ADC和最后一级闪存式ADC，其中N为大于1的正整数；还包括串联在所述闪存式ADC之前的冗余级，所述冗余级包括R级串联的流水线式ADC，其中R为正整数；所述流水线ADC还包括数字延迟阵列和数字校准电路，所述流水线式ADC输出的模拟信号作为其下一级ADC的输入信号，其输出的数字信号连接所述数字延迟阵列的输入端，第一级流水线式ADC的输入信号为外部模拟信号，最后一级流水线式ADC输出的模拟信号连接所述闪存式ADC的输入端；所述闪存式ADC输出的数字信号连接所述数字延迟阵列的输入端；所述数字校准电路的输入端连接所述数字延迟阵列的输出端，其输出端作为所述流水线ADC的输出端。

其中，流水线式ADC为m比特，闪存式ADC为k比特，一些实施例中中m为2或3，一些实施例中2≤k≤4。

一些实施例中冗余级中的流水线式ADC和未加冗余级的流水线ADC中的前N-1级流水线式ADC的结构相同，这样便于实现且最节约硬件资源。

由于未加冗余级时，第N-1级流水线式ADC是面积最小的级数，所以一些实施例中将冗余级接在第N-1级流水线式ADC和闪存式ADC之间，使得耗费面积最小。

为了提供更高的校准精度，提高数字校准技术的适用范围，本实施例以冗余级接在第N-1级流水线式ADC和闪存式ADC之间，且流水线式ADC结构均相同为例具体说明本实施例的工作原理。

假设校准前M级增益，M<N，图2为本发明中前M级流水线式ADC产生数字输出的结构示意图。第i级的输入信号为第i-1级输出的模拟信号V_res(i-1)，由流水线ADC第i级及其后端ADC对该输入信号V_res(i-1)进行量化，对应的数字输出Douti的理想值具体表示为：

其中，D_i为第i级产生的数字码，D_BE为后端ADC量化产生的数字码，r为所注入PN序列的系数。D_i和D_BE在模拟域可以分别表示为：

D_i＝V_in,i-Q_i(4)

D_BE＝G_i·(Q_i+r·PN_i)+Q_i,BE(5)

其中，V_in，i为经过运算放大器放大后产生的第i-1级的余量电压，Q_i为第i级的量化误差，Q_i,BE为后端ADC引入的量化噪声。

由于各级流水线ADC的级间增益未知，因此可以用级间增益的估计值G_i近似表示为：

校准中，后端ADC被看做理想ADC时，有D_BE≈D_BE'，D_BE为后端ADC量化产生的数字码的理想值，D_BE'为D_BE的实际值，因此式(6)在模拟域可以表示为：

当i取1时，D_out，i即为整体ADC的数字输出。利用PN序列自相关以及与其他信号不相关的特性，将D_out，i和PN_i序列做相关处理，D_out，i中与PN_i不相关的部分趋近于0，则：

藉由式(8)可计算出级间增益的偏差(G_i/G_i-1)实现校准。校准过程实际上可视为从噪声中过滤信号的过程。(7)中与PN无关的部分均可以视为白噪声，通过增加PN序列的长度，可以将白噪声全部过滤掉，提取出有用信号(实际增益和增益的估计值之间的偏差)。通过迭代的方法，实现增益的估计值逐渐向实际增益值收敛的过程。白噪声越多，滤波所需要的时间就越多，校准的收敛时间就越长，校准结果越不准确。因此，为了得到较好的收敛结果必须降低PN无关项。

现有的降低PN无关项的技术包括“劈分ADC”和“数字高位削减”，这些技术可以有效降低(7)式中的V_in，i，但对量化噪声项Q_i,BE/G_i无效。对ADC中的量化噪声进行分析可知，将第i级后端的ADC视为一个整体，其量化噪声可以表示为：

LSB_i是该整体的最低有效位，表示为：

其中V_FSi为ADC从第i级往后看输入电压的满量程，N_i为第i级至最后一级对应的有效位数，也可以表示为：

其中G_flash为k比特闪存式(FLASH)ADC等效的级间增益，数值大小为2^k。以上三式说明对于流水线ADC结构中靠后的级数，等效量化噪声更大(N_i更小)。因此在采用伪随机码校准技术对其级间增益进行校准的时候，靠后的级间增益的估计值收敛结果更不精确。尤其是当采用“劈分ADC”和“数字高位削减”这类技术降低了其余PN无关项的时候，量化噪声成为了影响校准精度和速度的主要因素。

本发明提出的一种基于数字校准的流水线ADC，可以降低等效量化噪声。分析式(9)、式(10)和式(11)可知，减少第i级以后整体的等效LSB(LSB_i)可降低量化噪声。而LSB_i的大小由该整体的有效位数决定，因此在该整体中插入结构相同的流水线冗余级数，可增加有效位数，大幅度减小量化噪声。加入冗余级的流水线ADC结构如图4所示。通过对比图3(未加冗余级的流水线ADC)和图4可知，本发明中的数字校准技术相较于传统的数字校准技术多加了R级冗余级，冗余级的增加降低了LSB_i，进一步降低了Q_i，BE，因此式(5)中后端ADC所引入的量化噪声Q_i，BE所占的比例降低，有利于增益校准精度的提高。

对于进行校准的前M级流水线式ADC，在对第i级进行校准的过程中，将第i(1≤i≤M)级及其后端的ADC视为一个整体，冗余级的增加可以降低该整体的固有量化噪声，从而提高校准精度。然而，校准原理中，将该ADC视为理想ADC，但实际运算中由于该部分未校准，输出码字的加权和与理想ADC有细微的偏移。冗余级的增加相当于引入了新的不确定因素，会导致后端ADC偏离理想值的加权和增加，对校准精度带来负面影响。因此，需要根据具体的电路进行数值分析，对所加冗余级的级数进行折衷，使偏离值的增加量小于量化噪声的减少量。此时，可以达到最高的校准精度。

如图4所示，本实施例提出的流水线ADC中共含有N+R级，其中R为增加的冗余级数，冗余级设置在第N-1级流水线式ADC和闪存式ADC之间。对前M级流水线式ADC的级间增益进行数字校准时，将经过处理的子ADC的输出结果和PN序列同时作为输入信号连接到子DAC的输入端，输入信号与子DAC输出结果的差值作为运算放大器的输入信号，经过运算放大器的放大，所得结果输入到下一级作为下一级的输入信号。对其中后(N+R-M-1)级未校准的流水线式ADC则采用完全相同的电路结构，区别是无PN码注入。将每级的数字输出与经由数字校准电路的各级数字输出对应的权重值相乘求和，再截去该和中高于n比特的精度，便得到了n位的有效数字输出，如下式所示：

由(12)可知，对于增加了冗余级的流水线ADC，数字输出D_out的精度高于n比特，因此需要对其进行截位，最终保留n位精度。加入的冗余级与正常的流水线级在结构上完全相同，因此本发明在实现上非常容易，仅仅略微增加了一些版图面积。

图5为本发明中流水线ADC数字校准电路的实现框图。在对级间增益的估计值进行校准的过程中，前级流水线式ADC的数字输出与后级注入的PN序列不相关，因此本发明中首先通过高位削减将前级流水线式ADC的输出减去，实现快速收敛。校准第i级时，高位削减后的D_out，i可以表示为：

从D_c，i中提取出实际增益和增益的估计值之间的偏差，通过迭代的方法，实现对级间增益的校准。

以一块实际设计的12比特流水线ADC为例，该流水线ADC在不加冗余级的情况下，共9级，包括8级流水线式ADC和1级快闪式ADC。在不考虑未校准级的级间增益和最后一级需要校准的级间增益的偏差的情况下，在第8级流水式ADC后增加1～3级冗余级，在matlab中对流水线ADC进行仿真，并对最终的数字输出进行FFT分析，以流水线ADC的有效位数(ENOB)作为指标对校准结果进行衡量，仿真结果如表1所示。

表1.冗余级的级间增益不加偏差时的校准结果

	不加冗余	1级冗余	2级冗余	3级冗余
					ENOB(bit)	11.45	11.75	11.9	11.91

由表1可知，随着冗余级数的增加，含冗余级的流水线ADC的有效位数逐渐提高。结合式(9)-式(11)进行理论分析可知，与不加冗余级相比较，该流水线ADC有效位数提高的原因为式(7)中量化噪声项的降低。但是随着冗余级的增加，有效位数增加的幅度逐渐降低，当冗余级较多时，量化噪声项已经足够小，继续增加冗余级带来的量化噪声项的减小可以忽略不计，此时达到了该校准技术校准精度的上限。

由于受到工艺的影响以及寄生效应、温漂等非理想因素的限制，流水线ADC在实际制造过程中，未校准的各级流水线式ADC中的级间增益会存在一定的偏差。引入冗余级在降低量化噪声影响的同时，也进一步增加的后级ADC输出(D_BE)的总偏差。该偏差会对校准的收敛精度带来不利影响。在不加冗余级的情况下，考虑式(3)和式(6)中由实际增益值估计增益值造成的两种表达方式之间的偏差，可知：

通过对比两个公式可知：

考虑冗余级时，随着冗余级数的增加，式(15)中前两项保持不变，后两项中Q_i，BE和D'_BE,i-D_BE,i发生改变。其中Q_i，BE的改变如式(9)-式(11)所示，D'_BE,i-D_BE,i则可以表示为：

对式(15)中的Q_i，BE和D'_BE,i-D_BE,i进行简要分析。假设量化噪声在[-LSB/2，+LSB/2]中满足均匀分布，因此V_in，i也可以认为是均匀分布的。取每级流水线式ADC的数字输出D_i的平均值为(2^m-1)/2(每级产生一个m位数字输出)，D_flash的平均值是(2^k-1)/2。同时，根据经验性的结论，实际工艺中每级增益偏差的标准差σ<4％，取未校准级的级间增益偏差为5％，分别计算式(15)中Q_i，BE和D'_BE,i-D_BE,i的改变量，如表2所示。

表2.量化误差和偏移量的数据对比

	不加冗余	1级冗余	2级冗余	3级冗余
					量化噪声	11.21721	3.44297	1.10992	0.34068
偏移量	-2.39948	-2.70477	-2.83109	-2.87455

由表2可以看出，不加冗余级时，量化噪声的值远大于偏移量，此时量化噪声的影响较大。而冗余级的增加，较大幅度地降低了量化噪声，偏差略微增加，整体性能得到提高。但是，若冗余级继续增加，则量化噪声的影响变得很小，偏移量的影响逐渐成为主要因素，此时冗余级的增加，反而会导致整体性能的下降。

对带误差的ADC进行多次蒙特卡洛仿真并通过FFT分析计算有效位数，结果的平均值如表3所示。

表3.冗余级的级间增益加偏差时的校准结果

	不加冗余	1级冗余	2级冗余	3级冗余
					ENOB(bit)	11.7	11.72	11.84	11.8

结合式(14)-式(16)可知，随着冗余级的增加，量化噪声Q_i，BE会逐渐降低，但是冗余级数的增加会导致D_c，i中D'_BE,i偏离理想值D_BE,i的量增加。如表3所示，在冗余级数较少时，随着冗余级的增加，有效位数得到提高，此时量化噪声的减小占主要因素。当冗余级数比较多时，继续增加冗余级，尽管量化噪声会继续降低，但此时量化噪声已经足够小，因此冗余级数增加导致的D_c，i中D'_BE,i偏离理想值D_BE,i的量占主要因素，使得最终的有效位数反而降低。因此量化噪声的减小和偏离值的增加之间存在折衷，选取合适的冗余级数R可以同时实现节省功耗和提高校准速度和校准精度。对一般的设计参数而言，冗余级数R取2或3时效果最好。

综上所述，本发明在传统流水线ADC的基础上，提出了在应用数字校准所需的额外级数之外，再额外增加冗余级的流水线ADC的电路结构。与传统的数字校准技术相比，本发明在没有增加数字校准难度和电路设计复杂度的基础上，减少了量化噪声的比例，增加了校准系数的精度，提升了ADC的性能。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims

1.一种基于数字校准的流水线ADC，包括依次串联的N-1级流水线式ADC和最后一级闪存式ADC，其中N为大于1的正整数；

其特征在于，还包括串联在所述闪存式ADC之前的冗余级，所述冗余级包括R级串联的流水线式ADC，其中R为正整数；

2.根据权利要求1所述的基于数字校准的流水线ADC，其特征在于，所述流水线式ADC为m比特，其中m为2或3。

3.根据权利要求2所述的基于数字校准的流水线ADC，其特征在于，所述闪存式ADC为k比特，其中2≤k≤4。

4.根据权利要求1或3所述的基于数字校准的流水线ADC，其特征在于，所述R为2或3。

5.根据权利要求1所述的基于数字校准的流水线ADC，其特征在于，所述冗余级接在所述第N-1级流水线式ADC和所述闪存式ADC之间。

6.根据权利要求1所述的基于数字校准的流水线ADC，其特征在于，所述流水线式ADC的结构均相同。