CN115425974B - 时域交织型模数转换器时间偏差的数字校准系统及方法 - Google Patents

Abstract

本发明请求保护一种应用于时域交织型模数转换器之中，将通道间的时钟偏差消除，解决了时域交织型模数转换器由于时钟偏差的存在降低ADC性能的问题。其中，所述方法通过将四个通道的数字输出码提取出来，按顺序排列之后，以第一个输出的数字码作为基准，将第一个通道的输出码与其他三个通道的数字码进行运算，通过若干个乘加单元，将每个通道与第一个通道的时钟偏差计算出来，利用电压与微分的关系，将由于时钟偏差产生的误差电压去除，以达到消除时钟偏差对于ADC的动态性能的影响。该校准方法无需额外参考通道，对于输入信号无特定要求，只需要一个校准周期就能将多个通道同时校准完成，控制逻辑简单，可以达到以较小的代价快速校准时钟偏差的目的。

Description

时域交织型模数转换器时间偏差的数字校准系统及方法

技术领域

本发明属于模拟集成电路设计技术领域，特别涉及一种时域交织型模数转换器(Time-interleaved Analog to Digital Converter,TI ADC)时间偏差的数字校准方法，用于校准TI ADC各个子通道之间的失配参数产生的影响，以提高TI ADC的性能指标。

背景技术

数字电路是专门为处理数字信号所设计的电路，相比于模拟信号而言，数字信号抗干扰能力更强，可靠性更高，而且数字电路可以做到更高的集成度，大规模的开发也更加容易，因此，在信号处理等领域数字电路有更广泛的应用。但在自然界中，绝大多数的信号为模拟信号，为了利用数字电路对信号进行分析与处理的优势，需要使用模数转换器(Analog to Digital Converter,ADC)将模拟信号转换成数字信号。根据电路结构不同，ADC可分为Sigma-delta ADC，逐次逼近型ADC，流水线型ADC，以及快闪型ADC。

随着无线通信系统的发展，速度的需求变得越来越高，应用于这些系统中的模数转换器的需求也越来越高，由于TI ADC具有高速的特点，在当前的无线通信系统中对于TIADC的需求愈发强烈。TI ADC通过将多个相同的子ADC并联形成一个新的ADC，在原定的周期中，通过多通道的并联，可以实现一个采样周期内进行多次采样，输出的数字码按通道的顺序输出，一个N通道的TI ADC即将采样率提高至单个ADC的N倍，所以整个ADC系统的采样速度提高数倍。然而，TI ADC中，通道间的带宽失配，失调失配，增益失配以及时钟偏差会大大降低了TI ADC的性能，因此针对TI ADC受到时钟偏差的影响，本发明提出了一种TI ADC的时钟偏差的校准方法。

CN111817718A，一种时域交织模数转换器及电子设备，该时域交织模数转换器包括多个并联设置的子ADC转换器、参考ADC转换器以及多个校准模块，其中，多个校准模块与多个子ADC转换器一一连接，形成多个子ADC通道，参考ADC转换器将各子ADC转换器采样的模拟信号同时转化为参考数字信号并输出至对应的校准模块，每一校准模块根据接收到的数字信号以及对应的参考数字信号进行自校准工作，通过控制时钟信号使得参考ADC的采样时刻与各子ADC转换器的采样时刻不断的对齐，使得各个校准模块循环迭代的进行自校准，使得各个子ADC通道的传输特性与参考ADC转换器的传输特性无限接近，从而解决各个子ADC通道之间的失配的问题。参考文献中描述的校准方法是通过参考通道来进行校准的，这种方法会使得我们在做电路的设计中需要额外设计一个参考通道，这种方法会增加额外的电路功耗，同时，每一次校准只能够对一个通道进行校准，为了克服这种问题，我们提出了专利这种技术，通过将将所有的通道校准成一个一模一样的时钟偏差，我们也可以说是将时钟偏差进行了消除，同时，为了能够将所有通道进行并列操作，我们可以通过改变线性表达式中的权重来对不同顺序的通道进行校准，完成并行校准提高校准效率。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种时域交织型模数转换器时间偏差的数字校准系统及方法。本发明的技术方案如下：

一种时域交织型模数转换器时间偏差的数字校准系统，，包括时钟偏差探测模块与时钟偏差校准模块，时钟偏差探测模块根据四个通道的数字输出码D1，D2，D3，D4，以第一个输出的数字码D1作为基准，将第一个通道的输出码与其他三个通道的数字码进行运算，通过若干个乘加单元，将每个通道与第一个通道的时钟偏差计算出来；

利用电压与微分的关系，再通过时钟偏差校准模块将得到的时钟偏差转换成对应的误差电压值，用得到的数字输出码减去对应的误差电压值，完成校准时钟交织型模数转换器原始转换器数据中时钟偏差引入的误差值；

所述时钟偏差探测模块包括两个延迟单元，两个延迟单元接在数字码的输入之后，延迟单元的作用是将每个通道的奇数次采样和偶数次采样分离，将第一个通道的奇数次采样提取出来之后，进入一个乘法器之中，将需要处理的两个数组进行乘法处理，相乘之后再经过一个加法器，将关于时钟偏差的线性值给计算出来；经过这两个器件之后，再经过一个累加求平均的模块，就可以将时钟偏差给计算出来；

两个数组分别为：XR1、XR2，XR1、XR2分别表示由XR1(n)的结果组成的数组，XR2(n)的结果组成的数组，XR1(n)表示的是R₁乘积累加的结果，XR2(n)表示的是R₂乘积累加的结果，R₁表示的是第一个通道的第n次采样点和第二个通道的第n次采样点的乘积结果，R₂表示的是第二个通道的第n次采样点与第一个通道的第n+1次采样点乘积的结果。

进一步的，所述时钟偏差校准模块主要包括若干个乘法器和加法器组成，如图1(c)所示，乘法器的作用是将所求的时钟偏差与输入信号相乘，获得对应的误差电压值，加法器的作用是将误差电压值与实际电压值相加，将实际的电压值校准成为目标电压值。

一种基于任一项所述系统的校准方法，其包括以下步骤：

步骤一，将整个电路复位，使得时钟偏差估计模块和校准模块中的存储值清零；

步骤二，校准开始后，估计模块同时将多个通道的数字输出码进行排序，将第一个通道，即参考通道的数字输出码的奇数次采样提取出来，再将其他三个通道的偶数次采样提取出来；

步骤三，将提取出来的通道一的奇数次采样与另外三个通道的偶数次采样依次乘积；

步骤四，将获取的乘积做一个加法，获得的值经过累加求和之后，即为时钟偏差的一个线性函数，通过线性函数即可取得其时钟偏差；

步骤五，将获得的时钟偏差导入时钟校准模块，进行误差的去除；

步骤六，将新得到的信号重新输入道时钟偏差估计模块进行估计，若时钟偏差仍大于设定阈值，则重复步骤一到六；

步骤七，重复步骤一到步骤六若干次后，时钟偏差的影响被基本消除，校准完成，TI ADC的输出进行了完全校准。

进一步的，步骤二中，当输入信号为正弦信号时，则此时所有提取出来的信号为D_1,k＝Asin(w_in·k·t_s)，D_1,k+1＝Asin(w_in·(k+3)·t_s)，D_2,k＝Asin(w_in·((k+2)·t_s+Δt)),其中k代表的是ADC的第k次采样，Δt代表的是存在的时钟偏差，w_in表示的是输入信号的角频率、t_s表示的是采样时间间隔，D_1,k表示的是第一个通道的第K次采样的输出，D_2,k表示的是第二个通道第K次采样的输出分别表示。

进一步的，所述步骤三具体包括：将提取出来的通道一的奇数次采样与另外三个通道的偶数次采样依次乘积，通道一和通道二的乘积就变成

R₁＝x_1,n·x_2,n＝A⁴sin(w_in·((n+2)·t_s+Δt)sin(w_in·n·t_s)

R₂＝x_1,n+1·x_2,n＝A⁴sin(w_in·((n+2)·t_s+Δt)sin(w_in·(n+3)·t_s)

n表示第n次采样的采样点，R₁表示的是第一个通道的第n次采样点和第二个通道的第n次采样点的乘积结果，R₂表示的是第二个通道的第n次采样点与第一个通道的第n+1次采样点乘积的结果，x_1,n表示的是第一个通道的第n次采样点的结果，x_2,n表示的是第二个通道的第n次采样点的结果，由于选取的是其数次采样的连续采样点，和偶数次采样的一个点，其时间偏差的差值为2Δt。

进一步的，所述步骤四具体包括：，将获取的乘积做一个加法，获得的值经过累加求和之后，即为时钟偏差的一个线性函数，通过线性函数即可取得其时钟偏差，通过乘积累加求和之后，其结果变为

再通过将两者进行求和平均之后可以得到

代入上述式子，可以得到一个与时钟偏差呈线性关系的函数，具体如下所示

XR1(n)表示的是R₁乘积累加的结果、XR2(n)表示的是R₂乘积累加的加过、XR1、XR2分别表示由XR1(n)的结果组成的数组，XR2(n)的结果组成的数组。

本发明的优点及有益效果如下：

本发明为一种后台校准方法，校准过程中不需要中断ADC的正常工作，在输入信号未知的前提下进行失配参数的提取和误差的补偿，避免了前台校准方法需要中断ADC的正常工作来进行校准的弊端以及需要理想的输入信号来辅助校准的限制。

本发明的TI ADC时钟偏差校准的数字校准电路结构示意图如图1所示，其主要包括时钟偏差探测模块与时钟偏差校准模块。其中，根据TI ADC设计子通道数量的不同，时钟偏差估计模块会额外增加相应数量的乘加单元，同时，校准模块也会变成多路并行的结构。

芯片上电并复位后，TI ADC开始进入采样转换的过程。校准开始信号有效后，通过校准电路对转换数据进行校准，并在若干个时钟后输出校准后的转换数据，在每次校准单元完成后，通过反馈重新测试其时钟偏差，若不满足要求则再进行校准，经过若干次迭代后，将正确的结果输出。

本发明的主要创新是权利要求的步骤三到步骤五的结合，巧妙利用了不同通道采样信号的相关特性，可以减少一个额外的参考ADC的使用，只需要所设计ADC的内部电路进行自我校准，可以降低功耗。同时，可以将多个通道同时进行校准，而利用额外参考通道的校准方法，每一次只能对一个通道进行校准，相比之下，所提出的技术能够提高的校准的效率。

附图说明

图1是本发明提供优选实施例校准算法结构框图。

图2本发明校准流程示意图。

图3校准的时序图

图4采样点选取示意图

图5校准过程原理图

图6校准算法的仿真结果

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是：

图1所示为校准算法的结构框图，主要包括时钟偏差估计模块，时钟偏差校正模块。图2为时钟偏差的具体校准流程图，分为初步消除，判断，迭代三个主要部分。

本次说明以一个8bit四通道的TI ADC为例。任意两个通道间的校准，其主要步骤为：

步骤一，将整个电路复位，使得时钟偏差估计模块和校准模块中的存储值清零。此时D₁＝0，D₂＝0.

步骤二，校准开始后，估计模块同时将多个通道的数字输出码进行排序，将第一个通道，即参考通道的数字输出码的奇数次采样提取出来，再将其他三个通道的偶数次采样提取出来。输入信号以正弦信号为例，则此时所有提取出来的信号为D_1,k＝Asin(w_in·k·t_s)，D_1,k+1＝Asin(w_in·(k+3)·t_s)，D_2,k＝Asin(w_in·((k+2)·t_s+Δt))。其中k代表的是ADC的第k次采样，Δt代表的是存在的时钟偏差

步骤三，将提取出来的通道一的奇数次采样与另外三个通道的偶数次采样依次乘积。这样的话，通道一和通道二的乘积就可以变成

R₁＝x_1,n·x_2,n＝A⁴sin(w_in·((n+2)·t_s+Δt)sin(w_in·n·t_s)

R₂＝x_1,n+1·x_2,n＝A⁴sin(w_in·((n+2)·t_s+Δt)sin(w_in·(n+3)·t_s)

由于我们选取的是其数次采样的连续采样点，和偶数次采样的一个点，从图4中可以看出，其时间偏差的差值为2Δt

步骤四，将获取的乘积做一个加法，获得的值经过累加求和之后，即为时钟偏差的一个线性函数，通过线性函数即可取得其时钟偏差。通过乘积累加求和之后，其结果变为

再通过将两者进行求和平均之后可以得到

代入上述式子，可以得到一个与时钟偏差呈线性关系的函数，具体如下所示

步骤五，将获得的时钟偏差导入时钟校准模块，进行误差的去除。时钟校准模块的原理如图5所示，从图中可以看出，由于函数的微分性质，将时域的偏差转换成电压值的偏差，通过将这个偏差去除来去除时域上的偏差。具体的校准操作如图1(c)所示

步骤六，将新得到的信号重新输入道时钟偏差估计模块进行估计，若时钟偏差仍大于我们的容忍范围，则重复步骤一到六。

步骤七，重复步骤一到六一定次数后，时钟偏差的影响被基本消除，校准完成，TIADC的输出进行了完全校准。

仿真结果

如图6所示，为本发明所设计的校准算法的仿真结果。其中，(a)图为校准前的对输出信号的FFT仿真波形，(b)图为校准后的对输出信号的FFT仿真波形，加上时钟偏差后，SNDR仅为46.97dB，SFDR为53.44dB，校准完成之后，整个TI ADC的SNDR从46.97dB变为49.38dB，SFDR从53.44dB变为59.67dB。校准完成之后的动态性能能够满足我们ADC设计的要求，有效的解决TI ADC因时钟偏差导致的性能降低的问题。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (6)

1.一种时域交织型模数转换器时间偏差的数字校准系统，其特征在于，包括时钟偏差探测模块与时钟偏差校准模块，时钟偏差探测模块根据四个通道的数字输出码D1，D2，D3，D4，以第一个输出的数字码D1作为基准，将第一个通道的输出码与其他三个通道的数字码进行运算，通过若干个乘加单元，将每个通道与第一个通道的时钟偏差计算出来；

利用电压与微分的关系，再通过时钟偏差校准模块将得到的时钟偏差转换成对应的误差电压值，用得到的数字输出码减去对应的误差电压值，完成校准时钟交织型模数转换器原始转换器数据中时钟偏差引入的误差值；

所述时钟偏差探测模块包括两个延迟单元，两个延迟单元接在数字码的输入之后，延迟单元的作用是将每个通道的奇数次采样和偶数次采样分离，将第一个通道的奇数次采样提取出来之后，进入一个乘法器之中，将需要处理的两个数组进行乘法处理，相乘之后再经过一个加法器，将关于时钟偏差的线性值给计算出来；经过这两个器件之后，再经过一个累加求平均的模块，就可以将时钟偏差给计算出来；

两个数组分别为：XR1、XR2，XR1、XR2分别表示由XR1(n)的结果组成的数组，XR2(n)的结果组成的数组，XR1(n)表示的是R₁乘积累加的结果，XR2(n)表示的是R₂乘积累加的结果，R₁表示的是第一个通道的第n次采样点和第二个通道的第n次采样点的乘积结果，R₂表示的是第二个通道的第n次采样点与第一个通道的第n+1次采样点乘积的结果。

2.根据权利要求1所述的时域交织型模数转换器时间偏差的数字校准系统，其特征在于，所述时钟偏差校准模块主要包括若干个乘法器和加法器组成，乘法器的作用是将所求的时钟偏差与输入信号相乘，获得对应的误差电压值，加法器的作用是将误差电压值与实际电压值相加，将实际的电压值校准成为目标电压值。

3.一种基于权利要求1-2任一项所述系统的校准方法，其特征在于，包括以下步骤：

步骤一，将整个电路复位，使得时钟偏差估计模块和校准模块中的存储值清零；

步骤二，校准开始后，时钟偏差估计模块同时将多个通道的数字输出码进行排序，将第一个通道，即参考通道的数字输出码的奇数次采样提取出来，再将其他三个通道的偶数次采样提取出来；

步骤三，将提取出来的通道一的奇数次采样与另外三个通道的偶数次采样依次乘积；

步骤四，将获取的乘积做一个加法，获得的值经过累加求和之后，即为时钟偏差的一个线性函数，通过线性函数即可取得其时钟偏差；

步骤五，将获得的时钟偏差导入时钟校准模块，进行误差的去除；

步骤六，将新得到的信号重新输入道时钟偏差估计模块进行估计，若时钟偏差仍大于设定阈值，则重复步骤一到六；

步骤七，重复步骤一到步骤六若干次后，时钟偏差的影响被基本消除，校准完成，TIADC的输出进行了完全校准。

4.根据权利要求3所述的校准方法，其特征在于，步骤二中，当输入信号为正弦信号时，则此时所有提取出来的信号为D_1,k＝Asin(w_in·k·t_s)，D_1,k+1＝Asin(w_in·(k+3)·t_s)，D_2,k＝Asin(w_in·((k+2)·t_s+Δt)),其中k代表的是ADC的第k次采样，Δt代表的是存在的时钟偏差，w_in表示的是输入信号的角频率，t_s表示的是采样时间间隔，D_1,k表示的是第一个通道的第K次采样的输出，D_2,k表示的是第二个通道第K次采样的输出。

5.根据权利要求4所述的校准方法，其特征在于，所述步骤三具体包括：将提取出来的通道一的奇数次采样与另外三个通道的偶数次采样依次乘积，通道一和通道二的乘积就变成

R₁＝x_1,n·x_2,n＝A⁴sin(w_in·((n+2)·t_s+Δt)sin(w_in·n·t_s)

R₂＝x_1,n+1·x_2,n＝A⁴sin(w_in·((n+2)·t_s+Δt)sin(w_in·(n+3)·t_s)

n表示第n次采样的采样点，R₁表示的是第一个通道的第n次采样点和第二个通道的第n次采样点的乘积结果，R₂表示的是第二个通道的第n次采样点与第一个通道的第n+1次采样点乘积的结果，x_1,n表示的是第一个通道的第n次采样点的结果，x_2,n表示的是第二个通道的第n次采样点的结果，由于选取的是其数次采样的连续采样点，和偶数次采样的一个点，其时间偏差的差值为2Δt。

6.根据权利要求5所述的校准方法，其特征在于，所述步骤四具体包括：，将获取的乘积做一个加法，获得的值经过累加求和之后，即为时钟偏差的一个线性函数，通过线性函数即可取得其时钟偏差，通过乘积累加求和之后，其结果变为

再通过将两者进行求和平均之后可以得到

代入上述式子，可以得到一个与时钟偏差呈线性关系的函数，具体如下所示

XR1(n)表示的是R₁乘积累加的结果，XR2(n)表示的是R₂乘积累加的结果，XR1、XR2分别表示由XR1(n)的结果组成的数组，XR2(n)的结果组成的数组。