CN115765736A - 一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法 - Google Patents
一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法 Download PDFInfo
- Publication number
- CN115765736A CN115765736A CN202211269199.9A CN202211269199A CN115765736A CN 115765736 A CN115765736 A CN 115765736A CN 202211269199 A CN202211269199 A CN 202211269199A CN 115765736 A CN115765736 A CN 115765736A
- Authority
- CN
- China
- Prior art keywords
- error
- sampling time
- tiadc
- filter
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提出一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法,该方法使用已知斜率的斜坡信号输入到TIADC系统中交替采样,对比实际输出与理想输出计算系统在不同频率下的相对采样时间失配误差,以误差表的形式存储在系统的存储模块,当信号输入到TIADC系统中时,根据频率读取误差表中的误差值,将其作为Farrow结构滤波器的分数延时量参数输入到Farrow结构滤波器中实现对信号的分数延时校准。本方法使用误差表和Farrow结构滤波器进行误差的校准,降低了校正系统的复杂度和硬件实现的难度,具有校准速度快、精度高、节省资源的优点。
Description
技术领域
本发明涉及通信技术领域,具体而言,涉及一种采样时间误差估计及校准方法。
背景技术
通信系统、雷达、图像/视频处理等现代电子系统需要高速、高精度的模数转换器。传统的单通道模数转换器(ADC)由于架构和工艺的限制,很难同时满足高速度、高分辨率和低功耗要求,难以实现高精度和高速度的性能要求,时间交织模数转换器(TIADC)的提出可以解决高精度高速度的需求,突破芯片的工艺限制,使其能达到GSPS级的超高速模数转换速度。
然而在实际的TIADC系统中,由于各个ADC的物理和电学特性并不完全相同,TIADC系统的性能受到偏置失配、增益失配、采样时间失配误差的影响。其中,偏置失配和增益失配误差的校准相对较容易,采样时间失配误差是TIADC系统校准的重点和难点。
目前针对采样时间误差的校准基本使用的是频域的处理方法,算法的复杂度高,实现难度、采集成本和算法计算量都较大。
发明内容
本发明的目的在于克服现有技术的不足,提供一种基于误差表和Farrow滤波器的TIADC系统的采样时间失配误差的校准方法,不仅可以有效的对采样时间误差进行校准,而且该校准方法极大降低了硬件复杂度和实现难度以及校正系统的功耗。
本发明采用如下技术方案:
一种基于误差表和Farrow滤波器的TIADC系统的采样时间失配误差的校准方法,其思想是,使用已知斜率的斜坡信号输入到TIADC系统中交替采样,通过实际TIADC的输出对比预期的理想输出即可得到不同频率下的采样时间失配误差,以误差表的形式存储在系统的存储模块,输入信号输入到系统中时,根据频率读取误差表中的误差值,使用Farrow结构的滤波器对该误差进行校准。具体步骤如下:
(1)使用不同频率的测试信号获取采样时间失配误差
对于子ADC采样频率fs的M通道TIADC系统,受限于子ADC的采样频率,需选用频率范围为[0,fs]的斜坡测试信号输入到TIADC系统中进行交替采样以保证最佳的采样效果,得到M个通道的数字信号{y0,y2,…,yi,…,yM-1},其中yi表示第i个通道的数字信号,再将M个通道的数字信号{y0,y2,…,yi,…,yM-1},进行复合处理得到复合数字信号y,i=0,1,2,…,M-1,M为系统的通道数。
对于TIADC系统的采样时间失配误差,其大小与输入信号频率强相关,当输入不同频率的测试信号时,TIADC系统的采样时间失配误差不同。采样时间失配误差会导致实际采样点偏离理想采样点,因此对于一个已知斜率的周期性斜坡信号被提供给TIADC量化,则理想情况下,TIADC的输出也都是能预期的。通过实际TIADC的输出对比预期的理想输出,就能得到对应的采样时间失配。
ΔTi表示ADC的采样时间失配误差,ΔDi表示ADC实际输出与理想输出的差值,k表示输入信号的斜率。
使用不同频率的斜坡信号作为测试信号,通过对比实际TIADC的输出与预期的理想输出,根据上面的公式,我们可以得到TIADC系统的采样时间失配误差{ΔT0,ΔT2,…,ΔTi,…,ΔTM-1},
(2)建立不同频率下的相对采样时间失配误差表
在系统的采样时间失配误差值ΔTi已知的情况下,可利用采样时间失配误差值与子ADC的采样周期的比值关系:
ΔTi=riTS
求解系统的相对采样时间失配误差ri,其中TS为子ADC的采样周期,进而可生成基于频率的相对采样时间失配误差表,并将其存储在系统的存储模块中;在系统中建立频率与误差值的对应关系,在进行误差表的读取时,需要依据频率在系统的存储模块中进行误差值的索引和找寻;
(3)使用Farrow结构滤波器进行采样时间失配误差的校准
根据输入信号的频率读取误差表中相对采样时间失配误差值ri,将其作为Farrow结构滤波器的分数延时量参数输入到Farrow结构滤波器中实现对信号的分数延时校准;通过使用Farrow结构滤波器可实现系统各通道采样时间失配误差的校准,相对采样时间失配误差ri即为Farrow结构滤波器所需的分数延时量。
对于存在采样时间失配误差ΔTi的TIADC系统,根据傅里叶变换的时移性质可知,采样时间失配误差ΔTi=riTs,则对应的频域变化为频域值乘以exp(jωri);采用多项式逼近的Farrow结构的分数延迟滤波器实现采样时间失配误差的校准,利用相对采样时间失配误差ri的P阶多项式来近似滤波器的系数hd(n)。
基于z域的Farrow结构的分数延迟滤波器的传递函数为:
Farrow结构滤波器的传递函数可视为分数延时量对P+1个子滤波器加权乘权求和,可使用多个固定系数的FIR滤波器来并行实现。
本发明的有益效果是:
校准速度快:本发明中系统的误差值由误差表中读取,不经过其他模块进行处理;
精度高:本发明的系统误差在时域中进行估计计算得到,精度高于频域估计;
复杂度低,节省资源:本发明的误差的获取不需要复杂的数学运算,滤波器不需实时更新滤波器抽头系数,可完成任意延时参数的数字延时,操作性强,硬件实现难度低,节省资源;
附图说明
图1为含有采样时间失配误差的4通道的TIADC结构图。
图2为四通道的TIADC的采样时间失配误差的校正方法的整体校正结构。
图3为基于测试信号的采样时间失配误差的估计算法示意图。
图4为Farrow结构滤波器的结构示意图。
具体实施方式
下面将结合附图详细说明本发明的具体实施方式。假设TIADC系统的通道数为4。
图1为含有采样时间失配误差的4通道的TIADC结构图。
TIADC系统的单个子ADC的采样时间间隔Ts,参数r0,r1,r2,r3分别为ADC-0,ADC-1,ADC-2,ADC-3的相对采样时间失配误差,在理想情况下r0=r1=r2=r3=0,然而实际情况下r0≠r1≠r2≠r3≠0。模拟输入信号为x(t),经过四通道的TIADC并行交替采样得到ADC-0,ADC-1,ADC-2,ADC-3的数字采样值分别为y0[n],y1[n],y2[n],y3[n],通过多路选择器MUX之后得到整个TIADC交替采样的输出y[n],其中y[n]为含有采样时间失配误差的输入信号的采样值。
图2为四通道的TIADC的采样时间失配误差的校正方法的整体校正结构。
本发明中所述的是四通道的TIADC的采样时间失配误差的校正方法,为了更好的表述本发明方法,将分成采样时间失配误差的获取、误差表的生成和采样时间失配误差的校准三部分完成具体实施。
为了实验的方便,在本发明的具体实施中,TIADC采样系统是由相对采样时间失配误差分别为0.02,0.01,0.02和0.01的ADC-0,ADC-1,ADC-2,ADC-3并行交替组成,其中子ADC的采样频率为250MHz,采样精度为12比特,TIADC系统的采样频率为1GHz。测试信号Vt的频率ft为50MHz、100MHz、150MHz200MHz,幅度为2的斜坡信号。
首先将频率为50MHz的测试信号输入到TIADC系统中,通过对比实际采样点和理想采样点的位置求解出4个子ADC实际输出与理想输出的差值。
根据公式
其中ΔTi表示ADC的采样时间失配误差,ΔDi表示ADC实际输出与理想输出的差值,k表示输入信号的斜率。
可求得系统采样时间失配误差值ΔT0,ΔT1,ΔT2,ΔT3。
又由于ΔTi=riTs,
其中,ri相对采样时间失配误差,TS为子ADC的采样周期
可以得到把不同测试信号下ADC-0,ADC-1,ADC-2,ADC-3的相对采样时间误差r0,r1,r2,r3。基于不同测试信号频率下系统的相对采样时间失配误差值,我们可以搭建4X4的误差表,将其存储在系统的存储模块里。
表1不同信号频率下子ADC的相对采样时间失配误差值
50MHz | 100MHz | 150MHz | 200MHz | |
ADC-0 | r<sub>11</sub> | r<sub>12</sub> | r<sub>13</sub> | r<sub>14</sub> |
ADC-1 | r<sub>21</sub> | r<sub>22</sub> | r<sub>23</sub> | r<sub>24</sub> |
ADC-2 | r<sub>31</sub> | r<sub>32</sub> | r<sub>33</sub> | r<sub>34</sub> |
ADC-3 | r<sub>41</sub> | r<sub>42</sub> | r<sub>43</sub> | r<sub>44</sub> |
表1为50MHz,100MHz,150MHz,200MHz的测试信号输入到4通道TIADC系统时,通过对比理想输出和利用采样时间失配误差和相对采样时间失配误差的比例关系计算出的各通道子ADC的相对采样时间失配误差值。
由于该误差值与频率相关,因此以信号频率为自变量,相对采样时间失配误差值为因变量生成基于输出信号频率的相对采样时间失配误差表,并将其存储在系统的存储模块中;通过在系统中建立频率与误差值的地址对应关系,可实现根据输入信号的频率在系统的误差表中索引出对应的相对采样时间失配误差值,并将其用于下一步误差校准过程中。
校准的具体实施方法是根据输入信号的频率读取误差表中相对时间失配误差值r0,r1,r2,r3,将其作为滤波器的分数延时量参数输入到Farrow结构滤波器中进行采样时间失配误差的校准,经多路选择器MUX后可得校正后的采样值y[n]。
Claims (3)
1.一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法,其特征在于:使用已知斜率的斜坡信号输入到TIADC系统中交替采样,通过实际TIADC的输出对比预期的理想输出即得到不同频率下的采样时间失配误差,以误差表的形式存储在系统的存储模块,当信号输入到TIADC系统中时,根据频率读取误差表中的误差值,使用Farrow结构的滤波器对该误差进行校准。
2.根据权利要求1所述的方法,其特征在于,具体实施步骤如下:
步骤一,使用不同频率的测试信号获取采样时间失配误差:
对于子ADC采样频率fs的M通道TIADC系统,受限于子ADC的采样频率,需选用频率范围为[0,fs]的斜坡测试信号输入到TIADC系统中进行交替采样以保证最佳的采样效果,对比实际TIADC的输出对比预期的理想输出得到ADC实际输出与理想输出的差值ΔDi;
若第i个子ADC的时钟存在偏移,则第i个子ADC的采样时间失配误差通过以下公式得到:
ΔTi表示ADC的采样时间失配误差,ΔDi表示ADC实际输出与理想输出的差值,k表示输入信号的斜率,i=0,1,2,…,M-1,M为TIADC系统的通道数;在频率范围[0,fs]中选用不同频率的斜坡测试信号作为TIADC系统的输入,采用同样的方法获取系统的采样时间失配误差值;
步骤二,建立不同频率下的相对采样时间误差表:
在系统的采样时间失配误差值ΔTi已知的情况下,利用采样时间失配误差值与子ADC的采样周期的比值关系:
ΔTi=riTS
求解TIADC系统的相对采样时间失配误差ri,其中TS为子ADC的采样周期,进而生成基于频率的相对采样时间失配误差表,并将其存储在系统的存储模块中;在系统中建立频率与误差值的对应关系,在进行误差表的读取时,需要依据频率在系统的存储模块中进行误差值的索引和找寻;
步骤三,使用Farrow结构滤波器进行采样时间失配误差的校准:
根据输入信号的频率读取误差表中相对采样时间失配误差值ri,将其作为Farrow结构滤波器的分数延时量参数输入到Farrow结构滤波器中实现对信号的分数延时校准;通过使用Farrow结构滤波器实现系统各通道采样时间失配误差的校准,相对采样时间失配误差ri即为Farrow结构滤波器所需的分数延时量。
3.根据权利要求2所述的方法,其特征在于,Farrow结构滤波器的分数延时量的输入端的值由系统的相对采样时间失配误差ri提供,采用多项式逼近的Farrow结构的分数延迟滤波器实现采样时间失配误差的校准,利用相对采样时间失配误差ri的P阶多项式来近似滤波器的系数hd(n);
基于z域的Farrow结构的分数延迟滤波器的传递函数为:
M为TIADC系统的通道数,P为多项式的阶数,bm(n)为多项式的系数;将hd(n)代入到传递函数中得:
Farrow结构滤波器的传递函数视为分数延时量对P+1个子滤波器加权乘权求和,使用多个固定系数的FIR滤波器来并行实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211269199.9A CN115765736A (zh) | 2022-10-17 | 2022-10-17 | 一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211269199.9A CN115765736A (zh) | 2022-10-17 | 2022-10-17 | 一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115765736A true CN115765736A (zh) | 2023-03-07 |
Family
ID=85351635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211269199.9A Pending CN115765736A (zh) | 2022-10-17 | 2022-10-17 | 一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115765736A (zh) |
-
2022
- 2022-10-17 CN CN202211269199.9A patent/CN115765736A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101671024B1 (ko) | 2채널의 타임 인터리빙 아날로그 디지털 변환기 및 그의 오차 측정 및 정정 방법 | |
US7026968B1 (en) | Analog-to-digital converter and method with switched capacitors for reduced memory effect | |
US7138933B2 (en) | Time-interleaved signal converter systems with reduced timing skews | |
US20070146181A1 (en) | Digital background calibration for time-interlaced analog-to-digital converters | |
US8269657B2 (en) | Background calibration of offsets in interleaved analog to digital converters | |
JP2014023164A (ja) | 時間インタリーブadcの不整合補正方法 | |
CN108055039B (zh) | 一种用于tiadc采样时间误差的全数字校准模块及其校准方法 | |
CN115425974B (zh) | 时域交织型模数转换器时间偏差的数字校准系统及方法 | |
CN102668383A (zh) | 适用于多种标准,软件定义无线电和/或认知无线电所使用的并行模数转换器的模拟缺陷的校正方法 | |
CN115776299A (zh) | 一种低复杂度的tiadc时间失配误差校准方法 | |
US9748967B1 (en) | Periodic signal averaging with a time interleaving analog to digital converter | |
CN108494403A (zh) | 一种双通道tiadc采样保持电路失配自适应校准方法 | |
CN115765736A (zh) | 一种基于误差表和Farrow滤波器的TIADC时间误差的校准方法 | |
CN115913231B (zh) | 一种tiadc的采样时间误差数字估计方法 | |
CN108322217B (zh) | 用于时间交错式模拟数字转换器的校正电路与校正方法 | |
Liu et al. | An efficient blind calibration method for nonlinearity mis-matches in M-channel TIADCs | |
Mendel et al. | A compensation method for magnitude response mismatches in two-channel time-interleaved analog-to-digital converters | |
CN115459770A (zh) | 一种多通道时间交织adc采样时间失配的校正方法 | |
CN115001494A (zh) | 一种交织采样的后台自适应自校准方法 | |
KR101691367B1 (ko) | M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치 | |
WO2005041417A2 (en) | Digital input signals constructor providing analog representation thereof | |
Chen et al. | A low complexity all-digital background calibration technique for time-interleaved ADCs | |
Wei et al. | Explicit analysis of nonlinearities in time-interleaved ADC | |
US10333538B1 (en) | Time interleaved ADC adaptive filtering | |
CN111697968A (zh) | 信号处理系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |