CN108322217B - 用于时间交错式模拟数字转换器的校正电路与校正方法 - Google Patents
用于时间交错式模拟数字转换器的校正电路与校正方法 Download PDFInfo
- Publication number
- CN108322217B CN108322217B CN201710035820.8A CN201710035820A CN108322217B CN 108322217 B CN108322217 B CN 108322217B CN 201710035820 A CN201710035820 A CN 201710035820A CN 108322217 B CN108322217 B CN 108322217B
- Authority
- CN
- China
- Prior art keywords
- signal
- interference signal
- circuit
- frequency
- generate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
Abstract
本申请公开了一种用于时间交错式模拟数字转换器的校正电路与校正方法。校正电路包含滤波电路与计算电路。滤波电路用于接收第一信号并将第一信号进行信号重建以产生第二信号。第一信号包含镜像干扰信号,第二信号包含重建镜像干扰信号。重建镜像干扰信号的频率与镜像干扰信号的频率相同。计算电路用于根据第二信号消除第一信号的镜像干扰信号。
Description
技术领域
本案是关于一种校正技术,且特别是关于一种用于时间交错式模拟数字转换器的校正电路与校正方法。
背景技术
于高速数据撷取的应用当中,时间交错式模拟数字转换器(Time-interleavedanalog-to-digital converter,TI ADC)是具有竞争力的技术。然而,可能由于制程的变异性,导致时间交错式模拟数字转换器的信道彼此不匹配(例如增益不匹配(gainmismatch)、偏移不匹配(offset mismatch)、取样时间的偏差(sample-time errors)与频宽不匹配(bandwidth mismatch)),进而造成取样数据失真并降低时间交错式模拟数字转换器的整体效能。
发明内容
本案的一方面是提供一种校正电路,用于时间交错式模拟数字转换器。校正电路包含滤波电路与计算电路。滤波电路用于接收第一信号并将第一信号进行信号重建以产生第二信号。第一信号包含镜像干扰信号,第二信号包含重建镜像干扰信号。重建镜像干扰信号的频率与镜像干扰信号的频率相同。计算电路用于根据第二信号消除第一信号的镜像干扰信号。
本案的另一方面是提供一种校正方法,用于时间交错式模拟数字转换器。校正方法包含以下步骤。通过滤波电路将第一信号的干扰信号进行信号重建以产生第二信号的重建镜像干扰信号。第一信号包含镜像干扰信号。重建镜像干扰信号的频率与镜像干扰信号的频率相同。通过计算电路根据第二信号的重建镜像干扰信号消除第一信号的镜像干扰信号。
综上所述,本案的目的在于由于改善时间交错式模拟数字转换器的取样数据失真问题。本案提供的校正电路与校正方法可有效消除由于时间交错式模拟数字转换器的信道不匹配造成的镜像干扰信号,因此改善取样数据的失真问题并提升时间交错式模拟数字转换器效能。
附图说明
为让本案的上述和其它目的、特征、优点与实施例能更明显易懂,所附图式的说明如下:
图1是根据本案一实施例绘示的校正电路的示意图;
图2A~2D是根据本案一实施例绘示的频谱示意图;
图3是根据本案一实施例绘示的校正电路的示意图;
图4是根据本案一实施例绘示的校正电路的示意图;
图5是根据本案一实施例绘示的校正电路的示意图;以及
图6是说明本案一实施例的校正方法流程图。
具体实施方式
以下公开提供了许多不同实施例或例证用于实施本发明的特征。本公开在不同例证中可能重复引用数字符号且/或字母,这些重复皆为了简化及阐述,其本身并未指定以下讨论中不同实施例且/或配置之间的关系。
关于本文中所使用的『耦接』或『连接』,均可指二或多个组件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而『耦接』或『连接』还可指二或多个组件相互操作或动作。
参阅图1,图1是根据本案一实施例绘示的校正电路100的示意图。校正电路100包含滤波电路110与计算电路120。为了方便,本实施例以两个通道的时间交错式模拟数字转换器(Time-interleaved analog-to-digital converter,TI ADC)进行说明,然而本案不以此为限。
如图1所示,频率为fin的信号x(t)输入时间交错式模拟数字转换器,通过多任务器MUX1切换至模拟数字转换器ADC1、ADC2以分别产生取样数据D1、D2。须说明的是,若模拟数字转换器ADC1、ADC2的取样频率均为fs/2(例如80MHz),则时间交错式模拟数字转换器的取样频率则为fs(例如160MHz)。
在一些实施例中,信号x(t)亦可称为测试信号,测试信号用于仿真干扰信号。
如前述,由于制程差异造成的通道不匹配可能导致取样数据D1、D2失真。因此,补偿电路130可对取样数据进行补偿(例如偏移(offset)补偿、增益补偿、取样时间补偿)以产生数据D1’、D2’,而多任务器MUX2于是根据资料D1’、D2’产生第一信号Sig1。须说明的是,由于时间交错式模拟数字转换器的非理想效应中包含有与频率相关的镜像干扰信号,因此通过补偿电路130补偿的第一信号Sig1仍可能有镜像干扰信号。
请参阅图2A~2D,图2A~2D是根据本案一实施例绘示的频谱示意图。第一信号Sig1(亦即节点A)的频谱如图2A所示。干扰信号211、212分别位于频率fin、-fin上,而镜像干扰信号213、214则位于频率fin-fs/2与-fin+fs/2上,并且位于内频带-fs/4至fs/4之内。因此,镜像干扰信号213、214难以通过数字滤波器除去。滤波电路110用于接收第一信号Sig1,并将第一信号Sig1进行信号重建以产生第二信号Sig2。如图2C所示,第二信号Sig2包含频率fin-fs/2与-fin+fs/2的重建镜像干扰信号231、232。
于一实施例中,滤波电路110包含频率位移器112与信号重建滤波器114。频率位移器112用于将干扰信号211、212的频率(即频率fin与-fin)位移至镜像干扰信号213、214的频率(即频率fin-fs/2与-fin+fs/2)以产生位移干扰信号221、222,如图2B所示。换言之,频率位移器112将第一信号Sig1的频率位移fs/2以产生节点B的信号。
接着,信号重建滤波器114用于根据镜像干扰信号213、214及位移干扰信号221、222产生第二信号Sig2。具体而言,滤波电路110的信号重建滤波器114进一步用于将位移干扰信号221、222的振幅与相位调整为镜像干扰信号213、214的振幅与相位以产生图2C的第二信号Sig2。换言之,信号重建滤波器114将节点B的位移干扰信号221、222与位移镜像干扰信号223、224(如第2B图所示)分别调整为节点C的重建镜像干扰信号231、232与重建干扰信号233、234(如图2C所示)。须说明的是,节点C的重建镜像干扰信号231、232振幅、相位与节点A的镜像干扰信号213、214振幅、相位相同。
计算电路120(例如消除器)用于根据第二信号Sig2的重建镜像干扰信号231、232消除第一信号Sig1的镜像干扰信号213、214。如图2D所示,节点D信号的非理想效应只有校正后的干扰信号251、252,而没有任何镜像干扰信号。由于校正后的干扰信号251、252位于内频带-fs/4至fs/4之外,因此可通过滤波器(例如数字滤波器)去除。
如此一来,本案的校正电路100可去除补偿电路难以补偿的镜像干扰频率213、214,因此改善取样数据的失真情形,进而提升时间交错式模拟数字转换器的效能。
在一实施例中,上述信号重建滤波器114进一步用于通过将第一信号Sig1通过时域的滤波器系数{a0,a1,a2,a3,…,an}进行信号重建以产生第二信号Sig2。通过对测试信号x1(t)~xn(t)进行频率位移与快速傅立叶转换(fast Fourier transform,FFT)以产生第一中间信号Xm1~Xmn,并且通过对测试信号x1(t)~xn(t)进行快速傅立叶转换以产生第二中间信号Ym1~Ymn。时域滤波器系数{a0,a1,a2,a3,…,an}是通过将第一中间信号Xm1~Xmn与第二中间信号Ym1~Ymn相除,并进行快速傅立叶逆转换(inverse fast Fouriertransform,IFFT)而产生。具体而言,单一频率的测试信号x1(t)以第一信号Sig1为例,第一信号Sig1的干扰信号211、212的频率位移至镜像干扰信号213、214的频率(亦即频率fin-fs/2与-fin+fs/2)上以产生位移干扰信号221、222。接着,位移干扰信号221、222经由单点快速傅立叶转换产生频域的位移干扰信号Xm1,镜像干扰信号213、214经由单点快速傅立叶转换产生频域的镜像干扰信号Ym1。频域的位移干扰信号Xm1、频域的镜像干扰信号Ym1相除后产生频域的滤波器系数Hm1(亦即Hm1=Ym1/Xm1)。须说明的是,频域的滤波器系数Hm1对应单一频率的信号x1(t)。为了产生时域的滤波器系数{a0,a1,a2,a3,…,an},将多个不同频率f1~fn的信号x1(t)~xn(t)依上述方式产生频域的滤波器系数Hm1~Hmn,接着将频域的滤波器系数Hm1~Hmn进行快速傅立叶逆转换以产生时域的滤波器系数{a0,a1,a2,a3,…,an}。
如此一来,信号重建滤波器114可根据滤波器系数{a0,a1,a2,a3,…,an}将位移干扰信号221、222重建为第二信号Sig2的重建镜像干扰信号231、232,并且将位移镜像干扰信号223、224重建为第二信号Sig2的重建干扰信号233、234。重建镜像干扰信号231、232与镜像干扰信号213、214的振福与相位均相同。因此,计算电路120(例如消除器)进一步用于将第一信号Sig1与第二信号Sig2相减以消除第一信号Sig1的镜像干扰信号213、214。
于另一实施例中,可改变前述滤波器系数{a0,a1,a2,a3,…,an}以省略频率位移器112,请参阅图3。图3是根据本案一实施例绘示的校正电路300的示意图。图3的校正电路300包含滤波电路310与计算电路320。为了方便,本实施例以两个通道的时间交错式模拟数字转换器进行说明,然而本案不以此为限。
滤波电路310可包含信号重建滤波器。由于上述频率位移fs/2可通过将滤波器系数{a0,a1,a2,a3,…,an}乘以{+1,-1}的循环序列来实现,因此滤波电路310通过将第一信号Sig1通过滤波器系数{a0,-a1,a2,-a3,…,an}进行信号重建以产生第二信号Sig2,而无须频率位移器。
计算电路320(例如加法器)用于将第一信号Sig1与第二信号Sig2相减以消除第一信号Sig1的镜像干扰信号213、214。如图2D所示,节点D的非理想效应仅有校正后的干扰信号251、252,而没有镜像干扰信号。由于校正后的干扰信号251、252位于内频带-fs/4至fs/4之外,因此可通过滤波器(例如数字滤波器)去除。
本案的校正电路亦适用于不同通道数的时间交错式模拟数字转换器。以四个信道的时间交错式模拟数字转换器为例,如图4所示,每个模拟数字转换器ADC1~ADC4的取样频率为fs/4,则图4的时间交错式模拟数字转换器取样频率为fs。须说明的是,经过补偿电路430补偿的第一信号Sig1仍可能存在频率为fin-fs/2、-fin+fs/2、fin-fs/4与-fin+fs/4的镜像干扰信号。因此,相较于两个通道的时间交错式模拟数字转换器,四个通道的时间交错式模拟数字转换器额外有频率为fin-fs/4与-fin+fs/4的镜像干扰信号。
请参阅图4。图4是根据本案一实施例绘示的校正电路400的示意图。校正电路400架构与校正电路100大致上相同,但更包含滤波电路440。类似于滤波电路110,滤波电路440用于将第一信号Sig1进行信号重建,以供消除第一信号Sig1当中频率为fin-fs/4与-fin+fs/4的镜像干扰信号。
在一实施例中,滤波电路440包含频率位移器442与信号重建滤波器444。类似于频率位移器112与信号重建滤波器114,频率位移器442用于将第一信号Sig1的干扰信号211、212频率位移至镜像干扰信号(未绘示)的频率fin-fs/4与-fin+fs/4(亦即频率位移fs/4)以产生位移干扰信号。信号重建滤波器444用于根据频率fin-fs/4与-fin+fs/4的镜像干扰信号重建上述位移干扰信号以产生重建镜像干扰信号。如上述,重建镜像干扰信号的振幅、相位与镜像干扰信号的振幅、相位相同。如此一来,计算电路120(例如消除器)用于根据滤波电路110、440产生的重建镜像干扰信号消除第一信号Sig1当中频率fin-fs/2、-fin+fs/2、fin-fs/4与-fin+fs/4的镜像干扰信号。信号重建滤波器444通过滤波器系数{b0,b1,b2,b3,…,bn}来对第一信号Sig1进行信号重建的过程以及滤波器系数{b0,b1,b2,b3,…,bn}的产生方式类似于信号重建滤波器114的上述说明,此处不再重复。
在另一实施例中,可改变前述滤波器系数{b0,b1,b2,b3,…,bn}以省略频率位移器442,请参阅图5。图5是根据本案一实施例绘示的校正电路500的示意图。校正电路500架构与校正电路300大致上相同,除了还包含滤波电路540。为了方便,本实施例以四个通道的时间交错式模拟数字转换器进行说明,然而本案不以此为限。
滤波电路540可包含信号重建滤波器。由于上述频率位移fs/4可通过将滤波器系数{b0,b1,b2,b3,…,bn}乘以{+1,0,-1,0}的循环序列来实现,因此滤波电路540通过将第一信号Sig1通过滤波器系数{b0,0,-b2,0,…,bn}进行信号重建以产生重建镜像干扰信号,而无须频率位移器。如此一来,计算电路320(例如加法器)用于将第一信号Sig1与滤波电路310、540产生的重建镜像干扰信号相加以消除第一信号Sig1当中频率fin-fs/2、-fin+fs/2、fin-fs/4与-fin+fs/4的镜像干扰信号。
实践中,滤波电路110、310、440、540与计算电路120、320、频率位移器112、442、信号重建滤波器114、444可实作为集成电路。
图6是说明本案一实施例的校正方法600流程图。校正方法600具有多个步骤S602~S604,其可应用于如图1、3、4、5所示的校正电路100、300、400、500。然熟习本案的技术人员应了解到,在上述实施例中所提及的步骤,除特别叙明其顺序者外,均可依实际需要调整其前后顺序,甚至可同时或部分同时执行。
于步骤S602,通过滤波电路将第一信号Sig1的干扰信号211、212进行信号重建以产生第二信号Sig2的重建镜像干扰信号231、232。如上述,第一信号Sig1包含镜像干扰信号213、214,重建镜像干扰信号231、232的频率与镜像干扰信号213、214的频率相同。
于步骤S604,通过计算电路根据第二信号Sig2的重建镜像干扰信号231、232以消除第一信号Sig1的镜像干扰信号213、214。
综上所述,本案提供可消除镜像干扰信号的校正电路与校正方法。本案提供的校正电路与校正方法可有效消除由于时间交错式模拟数字转换器的信道不匹配造成的镜像干扰信号,因此改善取样数据的失真问题并提升时间交错式模拟数字转换器效能。
虽然本案已以实施方式公开如上,然其并非用于限定本案,任何熟习此技术者,在不脱离本案的精神和范围内,当可作各种修改与润饰,因此本案的保护范围当视后附的申请专利范围所界定的为准。
【符号说明】
100、300、400、500:校正电路
110、310、440、540:滤波电路
112、442:频率位移器
114、444:信号重建滤波器
120、320:计算电路
130、430:补偿电路
MUX1、MUX2:多任务器
ADC1、ADC2、ADC3、ADC4:模拟数字转换器
D1、D2、D1’、D2’:资料
A、B、C、D:节点
Sig1、Sig2、x(t):信号
211、212:干扰信号
213、214:镜像干扰信号
221、222:位移干扰信号
223、224:位移镜像干扰信号
231、232:重建镜像干扰信号
233、234:重建干扰信号
251、252:校正后的干扰信号
600:校正方法
S602~S604:步骤。
Claims (9)
1.一种校正电路,用于时间交错式模拟数字转换器,该校正电路包含:
一滤波电路,用于接收一第一信号并将所述第一信号进行信号重建以产生一第二信号,其中所述第一信号包含一镜像干扰信号,所述第二信号包含一重建镜像干扰信号,所述重建镜像干扰信号的频率与所述镜像干扰信号的频率相同;以及
一计算电路,用于根据所述第二信号消除所述第一信号的所述镜像干扰信号;
其中所述第一信号包含一干扰信号,所述滤波电路进一步用于将所述干扰信号的频率位移至所述镜像干扰信号的频率以产生一位移干扰信号,并根据所述镜像干扰信号及所述位移干扰信号以产生所述第二信号。
2.如权利要求1所述的校正电路,其中所述滤波电路进一步用于通过将所述第一信号通过一滤波器系数进行信号重建以产生所述第二信号,所述计算电路进一步用于将所述第一信号与所述第二信号相加以消除所述第一信号的所述镜像干扰信号。
3.如权利要求2所述的校正电路,其中通过对复数个测试信号进行频率位移与快速傅立叶转换以产生复数个第一中间信号,并且通过对该些测试信号进行快速傅立叶转换以产生复数个第二中间信号,所述滤波器系数是通过将该些第一中间信号与该些第二中间信号相除并进行快速傅立叶逆转换而产生。
4.如权利要求2所述的校正电路,其中所述计算电路为一加法器。
5.如权利要求1所述的校正电路,其中所述滤波电路进一步用于根据所述时间交错式模拟数字转换器的一取样频率对所述第一信号进行频率位移以产生所述位移干扰信号。
6.如权利要求1所述的校正电路,其中所述滤波电路进一步用于将所述位移干扰信号的振幅与相位调整为所述镜像干扰信号的振幅与相位以产生所述第二信号。
7.如权利要求1所述的校正电路,其中所述滤波电路包含:
一频率位移器,用于将所述干扰信号的频率位移至所述镜像干扰信号的频率以产生所述位移干扰信号;以及
一信号重建滤波器,用于根据所述镜像干扰信号重建所述位移干扰信号以产生所述第二信号。
8.如权利要求1所述的校正电路,其中所述计算电路进一步用于将所述第一信号与所述第二信号相减以消除所述第一信号的所述镜像干扰信号。
9.一种校正方法,用于时间交错式模拟数字转换器,所述校正方法包含:
通过一滤波电路将一第一信号的一干扰信号进行信号重建以产生一第二信号的一重建镜像干扰信号,其中所述第一信号包含一镜像干扰信号,所述重建镜像干扰信号的频率与所述镜像干扰信号的频率相同;以及
通过一计算电路根据所述第二信号的所述重建镜像干扰信号消除所述第一信号的所述镜像干扰信号;
其中所述第一信号包含一干扰信号,所述滤波电路进一步用于将所述干扰信号的频率位移至所述镜像干扰信号的频率以产生一位移干扰信号,并根据所述镜像干扰信号及所述位移干扰信号以产生所述第二信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710035820.8A CN108322217B (zh) | 2017-01-17 | 2017-01-17 | 用于时间交错式模拟数字转换器的校正电路与校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710035820.8A CN108322217B (zh) | 2017-01-17 | 2017-01-17 | 用于时间交错式模拟数字转换器的校正电路与校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108322217A CN108322217A (zh) | 2018-07-24 |
CN108322217B true CN108322217B (zh) | 2021-03-09 |
Family
ID=62891233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710035820.8A Active CN108322217B (zh) | 2017-01-17 | 2017-01-17 | 用于时间交错式模拟数字转换器的校正电路与校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108322217B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113273106B (zh) * | 2018-11-06 | 2024-01-12 | 诺基亚通信公司 | 上行链路数据流的处理 |
TWI685208B (zh) * | 2018-12-07 | 2020-02-11 | 財團法人工業技術研究院 | 位置編碼裝置與方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102904574A (zh) * | 2011-07-29 | 2013-01-30 | 富士通半导体股份有限公司 | 模数转换器 |
US8482445B1 (en) * | 2011-07-22 | 2013-07-09 | Fredric J. Harris | Time-interleaved analog-to-digital converter |
CN103312328A (zh) * | 2012-03-13 | 2013-09-18 | 富士通半导体股份有限公司 | 模数转换器(adc)和校正电路及其校正方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2828051T3 (es) * | 2012-12-18 | 2021-05-25 | Teledyne Signal Proc Devices Sweden Ab | Métodos y dispositivos para manejar discrepancias de canales de una señal convertida en descenso I/Q y un TI-ADC de dos canales |
US9178525B2 (en) * | 2014-03-12 | 2015-11-03 | Texas Instruments Incorporated | Mismatch corrector |
-
2017
- 2017-01-17 CN CN201710035820.8A patent/CN108322217B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482445B1 (en) * | 2011-07-22 | 2013-07-09 | Fredric J. Harris | Time-interleaved analog-to-digital converter |
CN102904574A (zh) * | 2011-07-29 | 2013-01-30 | 富士通半导体股份有限公司 | 模数转换器 |
CN103312328A (zh) * | 2012-03-13 | 2013-09-18 | 富士通半导体股份有限公司 | 模数转换器(adc)和校正电路及其校正方法 |
Non-Patent Citations (2)
Title |
---|
"12位时间交织流水线ADC的设计及通道失配研究";宋琳;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160215(第02期);第I135-417页 * |
"Analysis, Blind Identification, and Correction of Frequency Response Mismatch in Two-Channel Time-Interleaved ADCs";Simran Singh等;《IEEE Transactions on Microwave Theory and Techniques》;20150320;第63卷(第5期);第1721-1734页 * |
Also Published As
Publication number | Publication date |
---|---|
CN108322217A (zh) | 2018-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101838298B1 (ko) | 타임인터리빙된 아날로그디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법 | |
US6771198B2 (en) | Method and apparatus for converting between analog and digital domains using frequency interleaving | |
US6384756B1 (en) | High-speed waveform digitizer with a phase correcting means and a method therefor | |
JP2006129499A (ja) | 交互adcを利用したサンプル・レートの倍加方法およびシステム | |
WO2006093541A2 (en) | Method and apparatus for artifact signal reduction in systems of mismatched interleaved digitizers | |
CN109936366B (zh) | 信号路径线性化 | |
CN106526268B (zh) | 包括数字化器和线性时间周期滤波器的测试和测量仪器 | |
JP2013500662A (ja) | 特にマルチスタンダードなソフトウェア無線、および/またはコグニティブ無線の使用のための並列アナログ−デジタル変換器中のアナログ欠陥の訂正方法 | |
WO2012118543A2 (en) | Method and apparatus for complex in-phase quadrature polyphase nonlinear equalization | |
CN108322217B (zh) | 用于时间交错式模拟数字转换器的校正电路与校正方法 | |
JP3752237B2 (ja) | A/d変換装置 | |
Song et al. | Digital iterative harmonic rejection and image cancellation for LPF-less frequency-interleaved analog-to-digital converters | |
Liu et al. | Adaptive semiblind background calibration of timing mismatches in a two-channel time-interleaved analog-to-digital converter | |
Le Duc et al. | A fully digital background calibration of timing skew in undersampling TI-ADC | |
US9900019B1 (en) | Calibration circuit and calibration method for time-interleaved analog-to-digital converter | |
Khan et al. | A fully digital background calibration technique for M-channel time-interleaved ADCs | |
Park et al. | A calibration for the modulated wideband converter using sinusoids with unknown phases | |
JPWO2011118370A1 (ja) | 時間インターリーブ方式a/d変換装置 | |
Yi et al. | Digital compensation for timing mismatches in interleaved ADCs | |
Liu et al. | An efficient blind calibration method for nonlinearity mis-matches in M-channel TIADCs | |
Mendel et al. | A compensation method for magnitude response mismatches in two-channel time-interleaved analog-to-digital converters | |
CN114785343A (zh) | 相移采样模块和确定滤波系数的方法 | |
Singh et al. | A novel blind adaptive correction algorithm for 2-channel time-interleaved ADCs | |
KR101691367B1 (ko) | M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치 | |
Asami | Technique to improve the performance of time-interleaved AD converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |